JP6363540B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6363540B2
JP6363540B2 JP2015051679A JP2015051679A JP6363540B2 JP 6363540 B2 JP6363540 B2 JP 6363540B2 JP 2015051679 A JP2015051679 A JP 2015051679A JP 2015051679 A JP2015051679 A JP 2015051679A JP 6363540 B2 JP6363540 B2 JP 6363540B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
type
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015051679A
Other languages
English (en)
Other versions
JP2016171272A (ja
Inventor
尾原　亮一
亮一 尾原
野田　隆夫
隆夫 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2015051679A priority Critical patent/JP6363540B2/ja
Priority to CN201510536237.6A priority patent/CN105990402B/zh
Priority to US14/854,516 priority patent/US9620600B2/en
Publication of JP2016171272A publication Critical patent/JP2016171272A/ja
Application granted granted Critical
Publication of JP6363540B2 publication Critical patent/JP6363540B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Description

本発明の実施形態は、半導体装置に関する。
半導体デバイスの信頼性を劣化させる要因として、絶縁膜中に含まれる電荷による特性変動が知られている。絶縁膜中に含まれる電荷が半導体デバイスの動作、或いは待機中に半導体デバイス内を移動し、半導体デバイスの耐圧の変動やリーク電流の変動を引き起こす。
特開２０１１−１８７７６７号公報
本発明が解決しようとする課題は、信頼性の向上を可能とする半導体装置を提供することにある。
実施形態の半導体装置は、第１の面と第２の面を有する半導体基板と、前記半導体基板に設けられる素子領域と、前記素子領域の周囲の前記半導体基板に設けられる終端領域であって、前記半導体基板の第１の面に設けられる第１導電型の第１の半導体領域と、前記第１の半導体領域と前記第２の面との間に設けられる第２導電型の第２の半導体領域と、前記第１の半導体領域上に設けられる第１の絶縁膜と、前記第１の半導体領域上に設けられ、前記第１の絶縁膜の間にある第２の絶縁膜と、を有する終端領域と、前記素子領域の第１の面上に設けられ、前記第１の半導体領域に電気的に接続される第１の電極と、前記半導体基板の前記第２の面上に設けられる第２の電極と、を備え、前記第１の絶縁膜はシリコン酸化膜であり、前記第２の絶縁膜は樹脂膜である。
第１の実施形態の半導体装置の模式断面図である。 第１の実施形態の半導体装置の模式平面図である。 比較形態の半導体装置の模式断面図である。 第２の実施形態の半導体装置の模式断面図である。 第３の実施形態の半導体装置の模式断面図である。 第４の実施形態の半導体装置の模式断面図である。 第５の実施形態の半導体装置の模式断面図である。 第６の実施形態の半導体装置の模式断面図である。 第６の実施形態の半導体装置の模式平面図である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体装置は、第１の面と第２の面を有する半導体基板と、半導体基板に設けられる素子領域と、素子領域の周囲の前記半導体基板に設けられる終端領域であって、半導体基板の第１の面に設けられる第１導電型の第１の半導体領域と、第１の半導体領域と第２の面との間に設けられる第２導電型の第２の半導体領域と、第１の半導体領域上に設けられる第１の絶縁膜と、第１の半導体領域上に設けられ、第１の絶縁膜の間にある第２の絶縁膜と、を有する終端領域と、素子領域の第１の面上に設けられ、第１の半導体領域に電気的に接続される第１の電極と、半導体基板の前記第２の面上に設けられる第２の電極と、を備える。
図１は、本実施形態の半導体装置の模式断面図である。図２は、本実施形態の半導体装置の模式平面図である。図２は、半導体基板直上の絶縁膜のパターンを示す。図１は、図２のＡＡ’断面を示す。本実施形態の半導体装置はショットキーバリアダイオード（ＳＢＤ）である。
ＳＢＤ１００は、素子領域と、素子領域を囲む終端領域とを備える。素子領域は、ＳＢＤ１００の順方向バイアス時に主に電流が流れる領域として機能する。終端領域は、ＳＢＤ１００の逆方向バイアス時に、素子領域の端部に印加される電界の強度を緩和し、ＳＢＤ１００の素子耐圧を向上させる領域として機能する。
ＳＢＤ１００は、半導体基板１０、ｐ型のリサーフ領域（第１の半導体領域）１２、ｎ−型のドリフト領域（第２の半導体領域）１４、ｎ＋型のカソード領域１６、フィールド酸化膜（第１の絶縁膜）１８、アノード電極（第１の電極）２０、カソード電極（第２の電極）２２、及び、パッシベーション膜（第２の絶縁膜）２４を備える。
半導体基板１０は、第１の面と、第１の面に対向する第２の面を備えている。図１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
半導体基板１０は、例えば、４Ｈ−ＳｉＣ構造のＳｉＣ基板である。半導体基板１０の膜厚は、例えば、５μｍ以上６００μｍ以下である。
ｐ型のリサーフ領域（第１の半導体領域）１２は、半導体基板１０の第１の面に素子領域を囲んで設けられる。ｐ型のリサーフ領域１２は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ型不純物の不純物濃度は、例えば、１×１０１６ｃｍ−３以上１×１０１９ｃｍ−３以下である。
ｎ−型のドリフト領域（第２の半導体領域）１４は、ｐ型のリサーフ領域１２と第２の面との間に設けられる。素子領域の第１の面にもｎ−型のドリフト領域１４が設けられる。ｎ−型のドリフト領域１４は、ｎ型不純物を含有する。ｎ型不純物は、例えば、窒素（Ｎ）である。ｎ型不純物の不純物濃度は、例えば、５×１０１４ｃｍ−３以上５×１０１６ｃｍ−３以下である。
ｎ＋型のカソード領域１６は、半導体基板１０の第２の面に設けられる。ｎ＋型のカソード領域１６は、ｎ型不純物を含有する。ｎ型不純物は、例えば、窒素（Ｎ）である。ｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。
フィールド酸化膜（第１の絶縁膜）１８は、ｐ型のリサーフ領域１２上に設けられる。フィールド酸化膜１８は、素子領域に開口部（第１の開口部）を備える。また、フィールド酸化膜１８は、ｐ型のリサーフ領域１２上に開口部（第２の開口部）を備える。フィールド酸化膜１８は、例えば、シリコン酸化膜である。フィールド酸化膜１８の膜厚は、例えば、０．０１μｍ以上１０μｍ以下である。
アノード電極（第１の電極）２０は、フィールド酸化膜１８の開口部（第１の開口部）で、ｎ−型のドリフト領域１４とｐ型のリサーフ領域１２に接する。アノード電極２０とｎ−型のドリフト領域１４とのコンタクトは、ショットキーコンタクトである。アノード電極２０とｐ型のリサーフ領域１２とのコンタクトは、オーミックコンタクトであることが望ましい。
アノード電極２０は金属である。アノード電極２０は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層膜である。
カソード電極２２は、半導体基板１０の第２の面に接して設けられる。カソード電極２２は、ｎ＋型のカソード領域１６に接して設けられる。カソード電極２２とｎ＋型のカソード領域１６とのコンタクトは、オーミックコンタクトであることが望ましい。
カソード電極２２は金属である。カソード電極２２は、例えば、ニッケルシリサイドを含む積層膜から構成される。
パッシベーション膜（第２の絶縁膜）２４は、フィールド酸化膜１８上、及び、アノード電極２０上に設けられる。パッシベーション膜２４は、ｐ型のリサーフ領域１２上のフィールド酸化膜１８の開口部（第２の開口部）に埋め込まれ、ｐ型のリサーフ領域１２と接する。フィールド酸化膜１８の開口部（第２の開口部）において、パッシベーション膜２４はフィールド酸化膜１８の間に挟まれる。
図２に示すように、ｐ型のリサーフ領域１２に接する部分のパッシベーション膜２４は素子領域を囲む環状のパターンである。
パッシベーション膜２４は、例えば、樹脂膜である。パッシベーション膜２４は、例えば、ポリイミドである。
次に、本実施形態のＳＢＤ１００の作用及び効果について説明する。
図３は、比較形態の半導体装置の模式断面図である。比較形態の半導体装置は、ＳＢＤ９００である。ＳＢＤ９００は、パッシベーション膜２４がフィールド酸化膜１８に挟まれる構造を備えない以外は、第１の実施形態の半導体装置と同様である。
ＳＢＤ９００は、終端領域にｐ型のリサーフ領域１２を備える。ＳＢＤ９００の逆方向バイアス時には、ｐ型のリサーフ領域１２とｎ−型のドリフト領域１４との間のｐｎ接合に逆バイアスが印加される。逆バイアスが印加される際に、ｐ型のリサーフ領域１２が空乏化することにより素子領域の端部に印加される電界の強度が緩和され、ＳＢＤ１００の耐圧が向上する。
終端領域のフィールド酸化膜１８には、ｐｎ接合に逆バイアスが印加された際に、横方向の電界が印加される。横方向の電界により、フィールド酸化膜１８中の電荷が横方向に移動する。電荷がフィールド酸化膜１８中を移動することにより、終端領域のチャージバランスが崩れる。このため、耐圧変動や、リーク電流変動等の信頼性不良が生じる恐れがある。
フィールド酸化膜１８中を移動する電荷は、例えば、水素イオン、フッ素イオン、塩素イオン、又は、ナトリウムイオン等である。
本実施形態のＳＢＤ１００では、ｐ型のリサーフ領域１２に接し、フィールド酸化膜１８の間に挟まれるパッシベーション膜２４を設けることで、フィールド酸化膜１８を横方向に分断する。このため、フィールド酸化膜１８中の電荷が横方向に移動することが抑制される。したがって、終端領域のチャージバランスが崩れることを防止できる。よって、ＳＢＤ１００の特性変動が抑制され信頼性が向上する。
フィールド酸化膜１８中の電荷の横方向の移動の抑制は、フィールド酸化膜１８とパッシベーション膜２４との界面が、エネルギー障壁として機能することによる。
電荷の移動を、更に抑制する観点から、フィールド酸化膜１８に挟まれる部分のパッシベーション膜２４の幅（図１中の“ｗ”）が、１μｍ以上であることが望ましい。
ＳＢＤ１００では、ｐ型のリサーフ領域１２に接する部分のパッシベーション膜２４は、素子領域を囲む環状のパターンである。このため、フィールド酸化膜１８はｐ型のリサーフ領域１２上で、横方向に完全に分断されている。したがって、フィールド酸化膜１８中の電荷の横方向の移動が効果的に抑制される。
なお、ＳｉＣのように、シリコン（Ｓｉ）に比べバンドギャップの広い材料を用いたＳＢＤでは、材料自体の耐圧が高いため、基板中の電界強度も大きくなるよう設計される。このため、フィールド酸化膜１８中の電界強度も大きくなる。したがって、ワイドギャップ半導体を用いたＳＢＤでは、シリコンを用いたＳＢＤよりも、終端領域のチャージバランスが崩れることによる信頼性不良が発生しやすい。よって、本実施形態は、ＳｉＣのようなワイドギャップ半導体を用いたＳＢＤに、特に有効である。
本実施形態では、ｐ型のリサーフ領域１２に接する部分のパッシベーション膜２４が３個である場合を例に説明したが、必ずしも３個に限らず、１個又は２個、又は、４個以上であってもかまわない。
本実施形態では、ｐ型のリサーフ領域１２に接する部分のパッシベーション膜２４が環状である場合を例に説明したが、環状のパターンに限定されるものではない。フィールド酸化膜１８を横方向に一部でも分断するパターンであればかまわない。
本実施形態によれば、終端領域のフィールド酸化膜１８中の電荷の移動を抑制することにより、信頼性の向上を可能とするＳＢＤ１００が実現される。
（第２の実施形態）
本実施形態の半導体装置は、第１の半導体領域の第１の位置の第１導電型の不純物濃度が、第１の位置よりも素子領域から遠い第１の半導体領域の第２の位置の第１導電型の不純物濃度よりも高い以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図４は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＳＢＤ２００である。
ＳＢＤ２００は、ｐ型のリサーフ領域１２が、第１のｐ型領域１２ａ、第２のｐ型領域１２ｂ、第３のｐ型領域１２ｃを備える。ｐ型不純物の不純物濃度が、第１のｐ型領域１２ａ、第２のｐ型領域１２ｂ、第３のｐ型領域１２ｃの順で低下する。ｐ型のリサーフ領域１２内で、素子領域に近い位置（第１の位置）のｐ型不純物の不純物濃度が、素子領域よりも遠い位置（第２の位置）のｐ型不純物の不純物濃度よりも高い。
本実施形態によれば、第１の実施形態と同様、終端領域のフィールド酸化膜１８中の電荷の移動を抑制することにより、信頼性の向上を可能とするＳＢＤ２００が実現される。更に、ｐ型のリサーフ領域１２内に濃度分布を設けることで、ＳＢＤ２００の耐圧が向上する。
（第３の実施形態）
本実施形態の半導体装置は、第２の絶縁膜がパッシベーション膜と異なる膜である以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図５は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＳＢＤ３００である。
ＳＢＤ３００は、ｐ型のリサーフ領域１２に接し、フィールド酸化膜１８の間に挟まれる分離絶縁膜（第２の絶縁膜）２６を設ける。分離絶縁膜２６上にパッシベーション膜２４が設けられる。
分離絶縁膜２６は、例えば、窒化膜又は酸窒化膜である。分離絶縁膜２６は、例えば、シリコン窒化膜である。
本実施形態によれば、第１の実施形態と同様、終端領域のフィールド酸化膜１８中の電荷の移動を抑制することにより、信頼性の向上を可能とするＳＢＤ３００が実現される。更に、第２の絶縁膜をパッシベーション膜２４とは異なる膜とすることで、フィールド酸化膜１８を分断する膜の材料を、電荷移動抑制の観点から最適化できる。
（第４の実施形態）
本実施形態の半導体装置は、素子領域が、前記第１の面に設けられる第１導電型の第３の半導体領域を有し、第１の電極が第３の半導体領域に電気的に接続される以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図６は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＰＩＮダイオード４００である。
ＰＩＮダイオード４００は、素子領域が、第１の面に設けられるｐ型のアノード領域（第３の半導体領域）４０を備える。終端領域の構造は、第１の実施形態と同様である。
アノード電極（第１の電極）２０と、ｐ型のアノード領域（第３の半導体領域）４０は電気的に接続される。アノード電極（第１の電極）２０は、ｐ型のアノード領域（第３の半導体領域）４０に接する。
本実施形態によれば、第１の実施形態と同様、終端領域のフィールド酸化膜１８中の電荷の移動を抑制することにより、信頼性の向上を可能とするＰＩＮダイオード４００が実現される。
（第５の実施形態）
本実施形態の半導体装置は、素子領域が、第１の面に設けられる第１導電型の第３の半導体領域と、第３の半導体体領域内に設けられる第２導電型の第４の半導体領域と、第３の半導体領域上に設けられるゲート絶縁膜と、ゲート絶縁膜上に設けられるゲート電極とを有し、第１の電極が前記第３の半導体領域及び前記第４の半導体領域に電気的に接続されるる以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図７は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置はＭＯＳＦＥＴ５００である。
ＭＯＳＦＥＴ５００は、素子領域が、第１の面に設けられるｐ型のベース領域（第３の半導体領域）４２、ｎ＋型のソース領域（第４の半導体領域）４４、ゲート絶縁膜４６、ゲート電極４８、層間膜５０、ｎ＋型のドレイン領域１７、ソース電極（第１の電極）２１、ドレイン電極（第２の電極）２３を備える。
ソース電極（第１の電極）２１と、ｐ型のベース領域（第３の半導体領域）４２及びｎ＋型のソース領域（第４の半導体領域）４４は、電気的に接続される。ゲート電極４８と、ソース電極２１は、層間膜５０で絶縁される。
終端領域の構造は、第１の実施形態と同様である。
本実施形態によれば、第１の実施形態と同様、終端領域のフィールド酸化膜１８中の電荷の移動を抑制することにより、信頼性の向上を可能とするＭＯＳＦＥＴ５００が実現される。
（第６の実施形態）
本実施形態の半導体装置は、第１の面と第２の面を有する半導体基板と、半導体基板に設けられる素子領域と、素子領域の周囲の半導体基板に設けられる終端領域であって、半導体基板の第１の面に設けられる第１導電型の第１の半導体領域と、第１の半導体領域と第２の面との間に設けられる第２導電型の第２の半導体領域と、第１の半導体領域内に設けられ、第１の半導体領域よりも浅く、第１の半導体領域よりも不純物濃度の高い第１導電型の第３の半導体領域と、を有する終端領域と、素子領域の第１の面上に設けられ、第１の半導体領域に電気的に接続される第１の電極と、半導体基板の第２の面上に設けられる第２の電極と、を備える。
図８は、本実施形態の半導体装置の模式断面図である。図９は、本実施形態の半導体装置の模式平面図である。図９は、半導体基板表面の半導体領域のパターンを示す。図８は、図９のＢＢ’断面を示す。本実施形態の半導体装置はＳＢＤ６００である。
ＳＢＤ６００は、素子領域と、素子領域を囲む終端領域とを備える。素子領域は、ＳＢＤ６００の順方向バイアス時に主に電流が流れる領域として機能する。終端領域は、ＳＢＤ６００のが逆方向バイアス時に、素子領域の端部に印加される電界の強度を緩和し、ＳＢＤ６００の素子耐圧を向上させる領域として機能する。
ＳＢＤ６００は、半導体基板１０、ｐ型のリサーフ領域（第１の半導体領域）１２、ｎ−型のドリフト領域（第２の半導体領域）１４、ｎ＋型のカソード領域１６、フィールド酸化膜１８、アノード電極（第１の電極）２０、カソード電極（第２の電極）２２、パッシベーション膜２４、及び、ｐ＋型の分離領域（第３の半導体領域）３０を備える。
半導体基板１０は、第１の面と、第１の面に対向する第２の面を備えている。図８においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
半導体基板１０は、例えば、４Ｈ−ＳｉＣ構造のＳｉＣ基板である。半導体基板１０の膜厚は、例えば、５μｍ以上６００μｍ以下である。
ｐ型のリサーフ領域（第１の半導体領域）１２は、半導体基板１０の第１の面に素子領域を囲んで設けられる。ｐ型のリサーフ領域１２は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。ｐ型不純物の不純物濃度は、例えば、１×１０１６ｃｍ−３以上１×１０１９ｃｍ−３以下である。
ｎ−型のドリフト領域（第２の半導体領域）１４は、ｐ型のリサーフ領域１２と第２の面との間に設けられる。素子領域の第１の面にもｎ−型のドリフト領域１４が設けられる。ｎ−型のドリフト領域１４は、ｎ型不純物を含有する。ｎ型不純物は、例えば、窒素（Ｎ）である。ｎ型不純物の不純物濃度は、例えば、５×１０１４ｃｍ−３以上５×１０１６ｃｍ−３以下である。
ｎ＋型のカソード領域１６は、半導体基板１０の第２の面に設けられる。ｎ＋型のカソード領域１６は、ｎ型不純物を含有する。ｎ型不純物は、例えば、窒素（Ｎ）である。ｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。
フィールド酸化膜１８は、ｐ型のリサーフ領域１２上に設けられる。フィールド酸化膜１８は、素子領域に開口部を備える。フィールド酸化膜１８は、例えば、シリコン酸化膜である。フィールド酸化膜１８の膜厚は、例えば、０．０１μｍ以上１０μｍ以下である。
アノード電極（第１の電極）２０は、フィールド酸化膜１８の開口部で、ｎ−型のドリフト領域１４とｐ型のリサーフ領域１２に接する。アノード電極２０とｎ−型のドリフト領域１４とのコンタクトは、ショットキーコンタクトである。アノード電極２０とｐ型のリサーフ領域１２とのコンタクトは、オーミックコンタクトであることが望ましい。
アノード電極２０は金属である。アノード電極２０は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層膜である。
カソード電極２２は、半導体基板１０の第２の面に接して設けられる。カソード電極２２は、ｎ＋型のカソード領域１６に接して設けられる。カソード電極２２とｎ＋型のカソード領域１６とのコンタクトは、オーミックコンタクトであることが望ましい。
カソード電極２２は金属である。カソード電極２２は、例えば、ニッケルシリサイドを含む積層膜から構成される。
パッシベーション膜２４は、フィールド酸化膜１８上、及び、アノード電極２０上に設けられる。パッシベーション膜２４は、例えば、樹脂膜である。パッシベーション膜２４は、例えば、ポリイミドである。
ｐ＋型の分離領域（第３の半導体領域）３０は、ｐ型のリサーフ領域１２内に設けられる。ｐ＋型の分離領域（第３の半導体領域）３０は、半導体基板１０の第１の面に設けられる。ｐ＋型の分離領域３０は、ｐ型不純物を含有する。ｐ型不純物は、例えば、アルミニウム（Ａｌ）である。
ｐ＋型の分離領域３０は、ｐ型のリサーフ領域１２よりも浅く、ｐ型のリサーフ領域１２よりも不純物濃度が高い。ｐ＋型の分離領域３０の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。
ｐ＋型の分離領域３０は、ｐ型のリサーフ領域１２とｎ−型のドリフト領域１４との間に逆バイアスが印加される際に、完全に空乏化しないよう、不純物濃度、幅、深さ等が設定される。
図９に示すように、ｐ＋型の分離領域３０は素子領域を囲む環状のパターンである。
次に、本実施形態のＳＢＤ４００の作用及び効果について説明する。
終端領域のフィールド酸化膜１８には、ｐｎ接合に逆バイアスが印加された際に、横方向の電界が印加される。横方向の電界により、フィールド酸化膜１８中の電荷が横方向に移動する。電荷がフィールド酸化膜１８中を移動することにより、終端領域のチャージバランスが崩れる。このため、耐圧変動や、リーク電流変動等の信頼性不良が生じる恐れがある。
本実施形態のＳＢＤ６００では、ｐ型のリサーフ領域１２内に、ｐ型のリサーフ領域１２よりも浅く、ｐ型のリサーフ領域１２よりも不純物濃度が高いｐ＋型の分離領域３０を設ける。ｐ型のリサーフ領域１２とｎ−型のドリフト領域１４との間のｐｎ接合に逆バイアスが印加される際に、ｐ＋型の分離領域３０の少なくとも一部が空乏化しない。このため、ｐ＋型の分離領域３０中の空乏化しない領域には電界が発生しない。このため、ｐ＋型の分離領域３０直上のフィールド酸化膜１８中の横方向の電界が緩和され、フィールド酸化膜１８中の電荷が横方向に移動することを抑制される。したがって、終端領域のチャージバランスが崩れることを防止できる。よって、ＳＢＤ６００の特性変動が抑制され信頼性が向上する。
ＳＢＤ６００では、ｐ＋型の分離領域３０は素子領域を囲む環状のパターンである。このため、フィールド酸化膜１８中の電荷の横方向の移動が効果的に抑制される。
本実施形態では、ｐ＋型の分離領域３０が３個である場合を例に説明したが、必ずしも３個に限らず、１個又は２個、又は、４個以上であってもかまわない。
本実施形態では、ｐ＋型の分離領域３０が環状である場合を例に説明したが、環状のパターンに限定されるものではない。
本実施形態によれば、終端領域のフィールド酸化膜１８中の電荷の移動を抑制することにより、信頼性の向上を可能とするＳＢＤ６００が実現される。
以上、実施形態では、ＳｉＣの結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造のＳｉＣを用いたデバイスに適用することも可能である。また、ＳｉＣ以外の、シリコン、ＧａＮ系半導体等、その他の半導体を用いたデバイスに適用することも可能である。
また、実施形態では、主に、ＳＢＤを例に説明したが、素子領域の周囲に終端領域を備えるデバイスであれば、ＰＩＮダイオード、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｕｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等、その他のデバイスにも本発明を適用することが可能である。
また、実施形態では、第１導電型がｐ型、第２導電型がｎ型の場合を例に説明したが、第１導電型をｎ型、第２導電型をｐ型とすることも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体基板
１２ ｐ型のリサーフ領域（第１の半導体領域）
１４ ｎ−型のドリフト領域（第２の半導体領域）
１８ フィールド酸化膜（第１の絶縁膜）
２０ アノード電極（第１の電極）
２１ ソース電極（第１の電極）
２２ カソード電極（第２の電極）
２３ ドレイン電極（第２の電極）
２４ パッシベーション膜（第２の絶縁膜）
２６ 分離絶縁膜（第２の絶縁膜）
３０ ｐ＋型の分離領域（第３の半導体領域）
４０ ｐ型のアノード領域（第３の半導体領域）
４２ ｐ型のベース領域（第３の半導体領域）
４４ ｎ＋型のソース領域（第４の半導体領域）
４６ ゲート絶縁膜
４８ ゲート電極
１００ ＳＢＤ（半導体装置）
２００ ＳＢＤ（半導体装置）
３００ ＳＢＤ（半導体装置）
４００ ＰＩＮダイオード（半導体装置）
５００ ＭＯＳＦＥＴ（半導体装置）
６００ ＳＢＤ（半導体装置）

Claims (8)

  1. 第１の面と第２の面を有する半導体基板と、
    前記半導体基板に設けられる素子領域と、
    前記素子領域の周囲の前記半導体基板に設けられる終端領域であって、
    前記半導体基板の第１の面に設けられる第１導電型の第１の半導体領域と、
    前記第１の半導体領域と前記第２の面との間に設けられる第２導電型の第２の半導体領域と、
    前記第１の半導体領域上に設けられる第１の絶縁膜と、
    前記第１の半導体領域上に設けられ、前記第１の絶縁膜の間にある第２の絶縁膜と、を有する終端領域と、
    前記素子領域の第１の面上に設けられ、前記第１の半導体領域に電気的に接続される第１の電極と、
    前記半導体基板の前記第２の面上に設けられる第２の電極と、
    を備え、
    前記第１の絶縁膜はシリコン酸化膜であり、前記第２の絶縁膜は樹脂膜である半導体装置。
  2. 前記第１の半導体領域に接する部分の前記第２の絶縁膜は前記素子領域を囲む環状である請求項１記載の半導体装置。
  3. 前記第１の絶縁膜の間に挟まれる部分の前記第２の絶縁膜の幅は１μｍ以上である請求項１又は請求項２記載の半導体装置。
  4. 前記第１の半導体領域の第１の位置の第１導電型の不純物濃度が、前記第１の位置よりも前記素子領域から遠い前記第１の半導体領域の第２の位置の第１導電型の不純物濃度よりも高い請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記半導体基板はＳｉＣ基板である請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記素子領域の前記第１の面に前記第２の半導体領域が設けられ、
    前記第１の電極が前記第２の半導体領域に電気的に接続される請求項１乃至請求項５いずれか一項記載の半導体装置。
  7. 前記素子領域が、前記第１の面に設けられる第１導電型の第３の半導体領域を有し、
    前記第１の電極が前記第３の半導体領域に電気的に接続される請求項１乃至請求項６いずれか一項記載の半導体装置。
  8. 前記素子領域が、
    前記第１の面に設けられる第１導電型の第３の半導体領域と、
    前記第３の半導体領域内に設けられる第２導電型の第４の半導体領域と、
    前記第３の半導体領域上に設けられるゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられるゲート電極と、を有し、
    前記第１の電極が前記第３の半導体領域及び前記第４の半導体領域に電気的に接続される請求項１乃至請求項６いずれか一項記載の半導体装置。
JP2015051679A 2015-03-16 2015-03-16 半導体装置 Active JP6363540B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015051679A JP6363540B2 (ja) 2015-03-16 2015-03-16 半導体装置
CN201510536237.6A CN105990402B (zh) 2015-03-16 2015-08-27 半导体装置
US14/854,516 US9620600B2 (en) 2015-03-16 2015-09-15 Semiconductor device having termination region with laterally heterogeneous insulating films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015051679A JP6363540B2 (ja) 2015-03-16 2015-03-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2016171272A JP2016171272A (ja) 2016-09-23
JP6363540B2 true JP6363540B2 (ja) 2018-07-25

Family

ID=56923979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015051679A Active JP6363540B2 (ja) 2015-03-16 2015-03-16 半導体装置

Country Status (3)

Country Link
US (1) US9620600B2 (ja)
JP (1) JP6363540B2 (ja)
CN (1) CN105990402B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054170A (ja) * 2017-09-15 2019-04-04 株式会社東芝 半導体装置
DE102019100130B4 (de) 2018-04-10 2021-11-04 Infineon Technologies Ag Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements
DE112019006756T5 (de) * 2019-01-29 2021-10-14 Mitsubishi Electric Corporation Halbleiterelement und leistungswandlereinheit
EP3690957A1 (en) * 2019-02-01 2020-08-05 ABB Schweiz AG Passivation layer for spark prevention
EP3971987A1 (en) * 2020-09-21 2022-03-23 Infineon Technologies AG Silicon carbide device with stripe-shaped gate electrode and source metallization

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3006464B2 (ja) 1995-08-30 2000-02-07 日本電気株式会社 Ｂｉ−ＣＭＯＳ半導体装置の製造方法
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
US6940110B2 (en) 2002-11-29 2005-09-06 Matsushita Electric Industrial Co., Ltd. SiC-MISFET and method for fabricating the same
JP3689420B1 (ja) * 2004-03-29 2005-08-31 新電元工業株式会社 半導体装置
CN100578809C (zh) * 2004-10-21 2010-01-06 硅尼克斯科技公司 SiC器件的可焊接顶层金属
JP4921880B2 (ja) 2006-07-28 2012-04-25 株式会社東芝 高耐圧半導体装置
JP2008103529A (ja) * 2006-10-19 2008-05-01 Toyota Central R&D Labs Inc 半導体装置
JP5157276B2 (ja) 2007-06-19 2013-03-06 トヨタ自動車株式会社 半導体装置
CN101777556B (zh) * 2010-01-15 2011-07-20 无锡新洁能功率半导体有限公司 一种沟槽型大功率mos器件及其制造方法
JP5072991B2 (ja) 2010-03-10 2012-11-14 株式会社東芝 半導体装置
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
US8937319B2 (en) * 2011-03-07 2015-01-20 Shindengen Electric Manufacturing Co., Ltd. Schottky barrier diode
JP5716619B2 (ja) * 2011-09-21 2015-05-13 トヨタ自動車株式会社 半導体装置
US8592298B2 (en) * 2011-12-22 2013-11-26 Avogy, Inc. Fabrication of floating guard rings using selective regrowth
US8749015B2 (en) * 2011-11-17 2014-06-10 Avogy, Inc. Method and system for fabricating floating guard rings in GaN materials
CN104040720B (zh) * 2012-01-12 2016-12-14 丰田自动车株式会社 半导体装置及其制造方法
CN103887248B (zh) * 2012-12-21 2017-12-12 比亚迪股份有限公司 一种igbt结构及其制备方法
JP6248392B2 (ja) * 2013-01-17 2017-12-20 富士電機株式会社 半導体装置
CN104332494B (zh) * 2013-07-22 2018-09-21 无锡华润上华科技有限公司 一种绝缘栅双极晶体管及其制造方法
CN104409359A (zh) * 2014-12-02 2015-03-11 张家港凯思半导体有限公司 一种沟槽型半导体功率器件的制造方法

Also Published As

Publication number Publication date
JP2016171272A (ja) 2016-09-23
CN105990402B (zh) 2019-12-20
US9620600B2 (en) 2017-04-11
US20160276448A1 (en) 2016-09-22
CN105990402A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
US10297593B2 (en) Semiconductor device
JP6363540B2 (ja) 半導体装置
US10529805B2 (en) Semiconductor device
JP6524002B2 (ja) 半導体装置
JP2016174030A (ja) 半導体装置
JP2008227239A (ja) 半導体装置
TWI620251B (zh) Semiconductor device
JP2017139289A (ja) ダイオード
JP6408405B2 (ja) 半導体装置
JP6278048B2 (ja) 半導体装置
JP5685991B2 (ja) 半導体装置
JP6185504B2 (ja) 半導体装置
US11437506B2 (en) Wide-gap semiconductor device
CN109509790B (zh) 半导体装置
JP7249921B2 (ja) 半導体装置
JP2016174031A (ja) 半導体装置
JP2013069784A (ja) 電力用半導体装置
US20150221641A1 (en) Semiconductor device
JP2016207732A (ja) 半導体装置及びその製造方法
JP6441191B2 (ja) 半導体装置
US10153350B2 (en) Semiconductor device
JP2018018903A (ja) 半導体装置
JP2016149430A (ja) 逆導通ｉｇｂｔを備える電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170914

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180628

R150 Certificate of patent or registration of utility model

Ref document number: 6363540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150