CN100578809C - SiC器件的可焊接顶层金属 - Google Patents

SiC器件的可焊接顶层金属 Download PDF

Info

Publication number
CN100578809C
CN100578809C CN200580043774A CN200580043774A CN100578809C CN 100578809 C CN100578809 C CN 100578809C CN 200580043774 A CN200580043774 A CN 200580043774A CN 200580043774 A CN200580043774 A CN 200580043774A CN 100578809 C CN100578809 C CN 100578809C
Authority
CN
China
Prior art keywords
passivation layer
semiconductor device
solder contacts
face
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200580043774A
Other languages
English (en)
Other versions
CN101233617A (zh
Inventor
R·卡尔塔
L·贝莱莫
L·梅林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconix Technology CV
Original Assignee
Siliconix Technology CV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Technology CV filed Critical Siliconix Technology CV
Publication of CN101233617A publication Critical patent/CN101233617A/zh
Application granted granted Critical
Publication of CN100578809C publication Critical patent/CN100578809C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种碳化硅器件，该器件包括在其表面上的至少一个电源电极、形成在电源电极上的可焊接触点、以及至少一个钝化层，所述钝化层包围可焊接触点但与可焊接触点隔开，从而形成间隙。

Description

SiC器件的可焊接顶层金属
相关申请
本申请基于2004年10月21日提交的，标题为“Solderable Top Metal ForSiC Die”的美国临时申请60/620756，并要求其优先权，由此做出优先权的权利要求，并且其内容在此引用作为参考文献。
技术领域
本发明一般地涉及半导体器件，更具体地涉及碳化硅半导体器件的可焊接触点。
背景技术
碳化硅(SiC)已经成为高功率器件的一项成熟技术，例如，用于制造先进器件，如肖特基二极管、晶体管JFET和MOSFET。特别是，SiC器件可以封装，从而进行引线接合，例如，将器件的电极连接到器件封装引线架。但是，为了完全发挥SiC器件的高性能特征，所需的器件封装类型被要求例如使得器件的一个或多个电极直接电连接或机械连接到器件封装引线架，或者例如通过夹片/带(clip/strap)连接到器件封装引线架。这些类型的器件封装可以包括标准可焊接封装、倒装SiC封装、夹片连接封装以及
Figure C20058004377400051
封装。
特别是，为了形成与SiC器件电极的这些类型的直接连接，需要导电的粘合剂，例如焊料等等。但是，SiC器件的一个或多个电极常常是由金属制成，例如铝，它们不容易结合焊料。这样，为了形成与这些电极基于焊料的连接，例如，常常在电极和封装连接的表面直接形成可焊接触点，然后再连接到该可焊接触点上。作为示例，可焊接触点可以是含有银的合金。
正如公知的，通过绝缘钝化层可以将器件的电极与器件其它表面绝缘，例如器件端子。值得注意的是，形成如上所述的可靠钝化层以及可焊接触点是困难的。例如，形成可焊接触点所需的金属沉积、清洁和刻蚀步骤可能损坏或改变钝化/端子层。
另外，还发现在长时间暴露于电场和潮湿环境时，银离子，例如来自可焊接触点，可以迁移并形成树枝晶。该迁移称为金属电迁移。值得注意的是，例如，当焊料应用于可焊接触点表面以便将电极连接到器件封装时，焊料通常将会溶解沿触点表面暴露的银而形成焊料合金。结果，银被捕获在合金内而不能从可焊接触点迁移而形成树枝晶。
但是，器件的钝化层常常覆盖，例如，电极边缘。结果，钝化层可能邻接/接触给定电极的可焊接触点以及触点外表面的隐蔽部分，而防止这些表面的银在焊接过程中到达。这些银可能是迁移离子的来源，可以迁移越过钝化层并且形成树枝晶。随着时间流逝，这些树枝晶可能破坏钝化层，降低器件可靠性。作为示例，树枝晶可以在器件电极与器件端子之间形成导电桥。
因此，需要提供一种不影响SiC器件可靠性的可焊接触点。
发明内容
根据本发明实施例，SiC器件包括SiC衬底顶面的至少一个电源电极。器件可以是，例如，肖特基二极管。器件还包括覆盖，例如，电源电极的外周边边缘的半绝缘钝化层，特别是，可以包围电极的外周边边缘，对于肖特基二极管，此钝化层也可以延伸到包围电源电极的端子区。钝化层可以是非晶硅层。
器件还包括沉积在电源电极顶面的可焊接触点。可焊接触点可以是，例如，含银触点，例如含银的三金属堆(stack)。作为示例，三金属堆可以是钛/镍/银堆、铬/镍/银堆，或者本领域公知的其它一些传统的三金属堆。
根据本发明的实施例，可焊接触点的形成可以使可焊接触点的边缘/侧边距离非晶硅钝化层的面对/相邻的边缘/侧边一定距离，从而在可焊接触点与钝化层之间形成间隙/开口。优选地，此间隙垂直延伸到电极顶面，优选地包围可焊接触点的外周边。因此，例如，如果电极是由铝制成的，则此间隙在可焊接触点周围形成铝框架。此间隙可以是大约5μm到大约80μm宽，优选的是10μm宽。
根据本发明实施例，例如，当焊料应用于可焊接触点，将触点连接到器件封装引线架或夹片/带时，此间隙在焊料回流时有助于将焊料容纳在可焊接触点的区域内。因此，如果器件包括环绕端子区，例如，则该间隙有助于防止焊料进入端子区。另外，该间隙还使可焊接触点的整个顶面和侧面暴露，从而防止非晶硅钝化层隐蔽任何的触点表面。结果，当焊料应用于可焊接触点并回流时，焊料能覆盖可焊接触点的整个外露表面，从而溶解沿这些表面露出的银并形成银合金。以这种方式，将银完全捕获在合金内，抑制银离子电迁移和在钝化层形成树枝晶的影响。
根据本发明另一个实施例，在非晶硅钝化层的顶面上形成第二绝缘钝化层，特别是，优选地从上述间隙延伸到非晶硅钝化层的外末端/边缘。根据本发明的另外方面，第二钝化层可以延伸到非晶硅钝化层外末端/边缘以外。该第二钝化层可以在高粗糙度和需要可靠性的情况下增加，并且可以是，例如，光成像聚酰亚胺层、PSG(磷酸盐玻璃)氧化物层或氮化硅层。根据本发明，可焊接触点的边缘/侧面以及第二钝化层的面对/相邻的边缘/侧面用于进一步形成间隙。
根据本发明的一个实施例，第二钝化层优选的厚度是，钝化层的顶面至少具有与间隙区域内可焊接触点顶面相同的高度。以这种方式，第二钝化层的间隙和侧面/边缘还有助于在焊料回流时将焊料容纳在可焊接触点的区域内，如上所述。
根据本发明的半导体器件可以利用与形成可比较器件所用的工艺步骤相同的工艺步骤制造，例如，可比较器件是利用引线接合封装的(即，可接合器件)，从而使本发明器件的制造与当前SiC加工步骤兼容。例如，如果制造SiC肖特基二极管，可以利用制造可接合器件的工艺步骤制造肖特基触点、正电极、器件端子以及器件端子上面的非晶硅钝化层。此后，可以将可焊接顶层金属应用在器件顶面上，并蚀刻形成本发明的可焊接触点以及环绕间隙。如果可靠性/粗糙度存在问题，则在非晶硅钝化层上面形成第二钝化层。
特别是，根据本发明的器件，例如肖特基二极管，可以具有不同形式的端子，例如，包括不同形式的场板(field plate)、保护环(guard ring)(例如，单一、多重和浮动)以及JTE端子。另外，本发明能为SiC器件可靠地提供从300V到1600V的鲁棒的端子和钝化。
本发明的其它特征和优点将在下面参考附图的本发明说明中变得清楚。
附图说明
图1A是根据本发明实施例的部分半导体器件的剖视图；
图1B是图1A的半导体器件的俯视图，图1B表示了器件的整个顶面；
图1C是根据本发明另一个实施例的部分半导体器件的剖视图；
图2A和2B表示根据本发明实施例的用于将封装夹片连接到图1C所示半导体器件的电源电极的工艺步骤；
图3A、3B和3C表示根据本发明实施例的用于制造图1A和1C的半导体器件的工艺；
图4A、4B、4C和4E表示根据本发明实施例的部分半导体器件的剖视图，其中图4A、4B、4C和4E的器件具有不同端子。
具体实施方式
参看图1A，该图表示根据本发明的优选实施例的一小部分半导体器件100a的剖视图(注意，图1A所示的尺寸是为举例的目的，并且器件100a未按比例表示)。作为示例，器件100a是SiC肖特基二极管，具有单环场板端子和600V势垒电压，并且可以是具有大约1450×1450μm芯片尺寸的器件。尽管如此，本领域技术人员应该认识到，本发明并不限于SiC肖特基二极管，也不限于这些尺寸。
如图1A所示，器件100a包括SiC衬底102。作为示例，衬底102可以具有以下参数，但本领域一般技术人员将认识到，本发明并不限于这些参数：Cs bulk 0.019Ω/cm＝3E18T×350μ；Epi 7μ掺杂浓度9E15掺杂剂类型氮；以及Epi 7μm。在衬底102沿有源区150的顶面是肖特基势垒金属104，例如由钛制成，它与衬底102形成肖特基接触。作为示例，器件100a可以具有1.01eV的Ti势垒长度。在肖特基势垒金属104上面形成触点金属106。此触点金属，例如，可以由铝形成，并且其厚度可以是，例如，1μm。触点金属106形成器件100a的正电源电极，并作为扩散势垒，保护肖特基势垒金属104不与其它金属反应，例如可焊接触点110。
端子区152环绕有源区150的周边，并包括沿衬底102顶面形成的场氧化环108，此氧化物环的厚度可以是，例如，
Figure C20058004377400092
端子区152还包括在衬底102顶面内形成的P+导电性的保护环112。保护环沿场氧化环108延伸并处于一部分肖特基势垒金属104下面。如图1A所示，一部分触点金属/正极106延伸到端子区152内以及一部分场氧化环108顶面上面，从而形成场板114。半绝缘钝化层116覆盖场氧化环108和场板114的暴露顶面和侧面。钝化层116还延伸到正电源电极106的外周边边缘上面，并且以这种方式包围电极的外周边边缘。钝化层116的厚度可以是，例如，
Figure C20058004377400093
并且可以是，例如，非晶硅层。
沿衬底102底面的是形成负极的传统触点金属120。
器件100a还包括可焊接触点110，它沉积在正电极106的顶面，并且可以在衬底102顶面上延伸，例如，4.7μm。此可焊接触点可以是，例如，含银触点，如含银的三金属堆。作为示例，例如，三金属堆可以是每层厚度分别为
Figure C20058004377400101
的钛/镍/银堆。另外，三金属堆可以是铬/镍/银堆，或者本领域公知的一些其它传统三金属堆。
根据本发明的实施例并且如图1A所示，可焊接触点110可以形成而使得可焊接触点的边缘/侧面110a距离钝化层116的面对/相邻的边缘/侧面116a一定距离，从而在它们之间形成间隙/开口125。间隙125优选地垂直地延伸到正电极106的顶面，从而露出顶面和铝，假定电极由铝制成。如图1B所示，该图表示器件100a整个顶面的俯视图，间隙125优选地环绕可焊接触点110的外周边，从而在可焊接触点周围形成，例如，铝框架(注意，图1B的尺寸仅是为了给出示例)。间隙125可以从5μm到8μm宽，优选的是10μm宽。
重要的是，当器件100a的可焊接触点110通过焊接附加到器件封装的夹片/带或引线架，例如，间隙125有助于在焊料回流时将焊料容纳在可焊接触点区内，从而防止焊料进入端子区152。另外，间隙125暴露出可焊接触点110的整个顶面和侧面，从而防止钝化层116隐蔽任何可焊接触点表面。结果，当焊料应用于可焊接触点并回流时，焊料能覆盖可焊接触点的整个外露表面，从而溶解这些表面上露出的银，形成焊料合金。以这种方式，将银完全捕获在合金内，抑制银离子电迁移的影响以及在钝化层116上树枝晶的形成。
下面参看图1C，其中相同的数字表示相同的部分，并以剖视图表示根据本发明实施例的半导体器件100b的一部分。器件100b类似于器件100a，还包括在钝化层116上面形成的第二绝缘钝化层118。特别是，钝化层118从钝化层116的侧面/边缘116a沿其整个长度延伸。另外可以选择地并如图1C所示，例如，钝化层118可以延伸到钝化层116的末端116b以外，并伸入切割区154，例如用于密封整个端子层。在高粗糙度和需要可靠性的情况下可以增加钝化层118。钝化层118的厚度可以是，例如在其整个长度上大致是3μm，并且基于器件应用和/或器件可靠性要求可以是，例如，光成像聚酰亚胺层、PSG(磷酸盐玻璃)氧化物层或氮化硅层。根据本发明的实施例并且如图1C所示，与可焊接触点110的侧面/边缘110a相邻的钝化层118的边缘/侧面118a还用于形成间隙125。
钝化层118的厚度或高度基于形成钝化层的材料的钝化质量以及器件的势垒电压。但优选地，钝化层118的厚度使钝化层的顶面至少具有与间隙125区域内可焊接触点110的顶面相同的高度，如图1C所示。以这种方式，间隙125和钝化层118的侧面/边缘118a还在焊料回流时有助于将焊料容纳在可焊接触点110的区域内，从而防止焊料进入端子区。
一般地，本发明可以应用于需要可焊接触点的所有情况下，例如，参看图2A和2B，该图表示根据本发明实施例的固定在器件100b的可焊接触点110的夹片/带130(注意，夹片/带可以同样固定在器件100a)。例如，夹片/带130可以将正电极106连接到器件封装的引线架，例如TO220夹片连接封装(注意，图1C未表示夹片与引线架之间的中间连接)。如图2A所示，例如，首先将焊膏132置于可焊接触点110上，接着将夹片130直接置于可焊接触点的表面。然后，焊料回流，将夹片连接到可焊接触点上，如图2B所示。如图所示并如上所述，当焊料回流时，焊料覆盖可焊接触点110的整个外露表面，从而溶解这些表面上露出的银并形成焊料合金134，有助于防止树枝晶的形成。
作为另一个示例，对于具有顶侧引线架的封装，可以按照类似于图2A所示的方式将引线架直接置于可焊接触点110上，并按类似于图2B所示的方式固定。作为又一个示例，例如，对于SiC芯片倒装在衬底上的器件封装，可焊接触点110可以直接置于衬底的焊盘上并焊接在上面。
根据本发明的半导体器件可以利用与形成可比较器件所用的工艺步骤相同的工艺步骤制造，例如，可比较器件是利用引线接合封装的(即，可接合器件)，从而使本发明器件的制造与当前SiC加工步骤兼容。例如，参看图3A，该图表示代表器件100a和100b的部分制造的SiC肖特基二极管。如果需要可接合形式的二极管，则通过在器件底面上应用触点金属120形成负电极而完成器件。另外，为了形成本发明的可焊接触点110和可供选择的钝化层118，可以执行几个额外的制造步骤。
总之，作为示例，图3A所示的器件可以按照以下工艺制造。首先，例如，在SiC衬底102顶面形成氧化物基掩模，此掩模具有沿着一部分的端子区152和有源区150的开口，使衬底顶面露出。然后，例如，在衬底顶面通过开口进行硼注入。接着，例如，在衬底底面进行磷注入。然后，去掉衬底顶面的掩模，对硼和磷的注入进行退火。结果，在衬底顶面形成P+导电的保护环112，底面变成高度掺杂的，从而当触点金属120在底面沉积时形成欧姆接触。
接着，在衬底102顶面沉积，例如一层LTO TEOS，接着掩模并刻蚀来形成场氧化环108。接着，在器件顶面沉积肖特基势垒金属层104，例如钛，以及触点金属层106，例如铝，然后烧结，沿有源区150形成肖特基接触。然后，对肖特基势垒金属层和触点金属层进行掩模，并沿端子区152和切割区154进行刻蚀，接着去掉掩模，从而形成正电极106和场板114。
然后，在器件顶面上应用钝化层，例如非晶硅。接着以非晶硅层掩模，并沿有源区和切割区刻蚀，再去掉掩模。然后，烧结非晶硅，从而形成钝化层116，以及图3A所示的器件。另外，如果需要可接合形式的器件，则通过在其底面上形成负电极而完成器件。另外可供选择的，例如，可以利用以下的加工步骤形成本发明的可焊接触点110和可以选择的钝化层118。
参看图3B，在图3A所示的器件顶面上应用可焊接顶层金属136。另外，该可焊接的顶层金属可以是含银的三金属堆，例如每层相应的厚度是
Figure C20058004377400131
和
Figure C20058004377400132
的钛/镍/银堆。接着，例如，使用光刻法在可焊接顶层金属的表面上形成掩模(图中未表示)，接着刻蚀该金属，从端子区和切割区去掉金属，并形成可焊接触点110。在刻蚀工艺过程中，还形成将可焊接触点与钝化层116分开一定距离的间隙125。接着去除可焊接触点110上的残余掩模层，得到图3C所示的器件。另外，间隙125优选地延伸到正极106的表面，并且优选地环绕可焊接触点110的周边。
为了形成图1A所示的器件100a，例如，最后沿图3C的器件底面应用后侧触点金属120，从而形成负电极。
另外，如上所述，如果器件可靠性/粗糙度存在问题，例如，可以在第一钝化层116上面形成第二钝化层118，得到图1C的器件100b。钝化层118可以是，例如，光成像聚酰亚胺层、PSG氧化物层或氮化硅层。假定钝化层118是由光聚酰亚胺，则形成层118时首先在图3C所示的器件表面上沉积光聚酰亚胺。接着在沉积的光聚酰亚胺表面上形成掩模，沿有源区和切割区刻蚀光聚酰亚胺层，从可焊接触点110的表面、间隙125和切割区154去除光聚酰亚胺，从而形成图1C所示的钝化层118。例如，钝化层118可以延伸到钝化层116的整个长度，或者可以延伸到钝化层116的末端116b以外并进入切割区。另外，优选地，钝化层118的厚度是，钝化层的顶面至少具有与间隙125区域内可焊接触点110顶面相同的高度，如图1C所示。但是，此厚度不是必需的，并且如上所述，是钝化材料和器件势垒电压的函数。
为了完成器件100b，沿衬底102底面应用后侧触点金属120。
可以看出，本发明的可焊接触点和第二钝化层的制造过程与目前SiC工艺制造步骤兼容。
本领域技术人员应该认识到，根据本发明的器件并不限于具有单环场板端子的肖特基二极管，如上所述，还可以应用到，例如，不同形式的场板、保护环(例如，单一、多重和浮动)和JTE端子的肖特基二极管。另外，本发明并不限于600V器件，特别是能够为SiC器件可靠地提供从300V到1600V的鲁棒端子和钝化。例如，参看图4A-4E，其中相同的数字表示相同的部分，表示根据本发明实施例的SiC肖特基二极管400a-400e，每种二极管具有可选的端子(注意，图4A-4E所示的尺寸仅是为了提供示例，并且器件400a-400e并未按比例示出)。类似于器件100a和100b，每个器件400a-400e具有可焊接触点110以及在此触点与相邻钝化层116和118之间形成的间隙125。注意，虽然器件400a-400e表示出包括钝化层118，但此钝化层不是必需的。
总之，图4A所示的器件400a，例如，类似于器件100b，但还包括沿切割区154横向环绕芯片边缘的N+扩散区140。图4B、4C和4D的器件400b、400c和400d包括，例如，多个阶梯状场氧化环108和多个阶梯状P+导电保护环112。图4E的器件400e具有单一场氧化环108和多个保护环112a-d，其中环112b-d是浮动保护环。
本领域技术人员还应该认识到，本发明的可焊接触点110、间隙125和钝化层118并不限于SiC肖特基二极管，也可以应用于其它SiC功率器件，例如MOSFET。另外，本发明还可以应用到垂直和横向导电器件。作为示例，对于在其顶面具有两个或多个电极的MOSFET，每个电极可以包括本发明的可焊接触点110，每个可焊接触点与相邻钝化层距离间隙125。
虽然参考特殊实施例描述了本发明，但很多其它变化和修改以及其它应用对于本领域技术人员是明显的。因此，本发明不局限于此处公开的特殊实例，而仅由附加权利要求限定。

Claims (20)

1.一种半导体器件，该半导体器件包括：
具有顶面的碳化硅衬底；
在所述衬底的所述顶面上的至少一个电源电极；
在所述衬底的所述顶面上的钝化层，所述钝化层包围所述电源电极的外周边边缘；以及
置于所述电源电极顶面的一部分上的可焊接触点，所述可焊接触点与所述钝化层分开一定距离，使所述可焊接触点和所述钝化层的相邻侧面形成延伸到所述电源电极顶面的间隙。
2.根据权利要求1所述的半导体器件，其中所述可焊接触点的顶面和侧面完全露出，用于进行焊接连接。
3.根据权利要求2所述的半导体器件，其中所述可焊接触点是含银触点，并且在焊接之后，所述可焊接触点的整个顶面和侧面完全转变成焊料合金。
4.根据权利要求1所述的半导体器件，其中所述间隙是从5μm宽到80μm宽。
5.根据权利要求1所述的半导体器件，其中所述可焊接触点包括银。
6.根据权利要求1所述的半导体器件，其中所述可焊接触点是可焊接的三金属堆，所述三金属堆的顶部由银组成。
7.根据权利要求1所述的半导体器件，其中所述钝化层是非晶硅层。
8.根据权利要求1所述的半导体器件，其中所述钝化层是第一钝化层，并且所述器件还包括在所述第一钝化层上的第二钝化层。
9.根据权利要求8所述的半导体器件，其中所述第二钝化层延伸到所述间隙，使所述第二钝化层的侧面与所述可焊接触点的侧面相邻，从而进一步形成所述间隙。
10.根据权利要求9所述的半导体器件，其中所述可焊接触点的侧面延伸到所述衬底顶面以上第一高度，所述第二钝化层的侧面延伸到所述衬底顶面以上第二高度，并且所述第二高度等于或大于所述第一高度。
11.根据权利要求8所述的半导体器件，其中所述第二钝化层是光成像聚酰亚胺层、PSG氧化物层或氮化硅层。
12.根据权利要求1所述的半导体器件，其中所述器件是肖特基二极管，并且所述至少一个电源电极是正极。
13.根据权利要求12所述的半导体器件，还包括端子区，所述端子区包括至少一个保护环。
14.根据权利要求13所述的半导体器件，其中所述器件能承受从300V到1600V的势垒电压。
15.根据权利要求1所述的半导体器件，还包括电连接到所述可焊接触点的导电夹片或引线架。
16.一种半导体器件，该半导体器件包括：
具有顶面的碳化硅衬底；
在所述衬底的所述顶面上的至少一个电源电极；
在所述衬底的所述顶面上的第一钝化层，所述第一钝化层包围所述电源电极的外周边边缘；
在所述第一钝化层上的第二钝化层，所述第二钝化层包围所述电源电极的外周边边缘；以及
置于所述电源电极顶面的一部分上的可焊接触点，所述可焊接触点与所述第一和第二钝化层分开一定距离，使所述可焊接触点与所述第一和第二钝化层之间形成间隙。
17.根据权利要求16所述的半导体器件，其中所述间隙是从5μm宽到80μm宽。
18.根据权利要求16所述的半导体器件，其中所述第一钝化层是非晶硅层，所述第二钝化层是光成像聚酰亚胺层、PSG氧化物层或氮化硅层。
19.根据权利要求16所述的半导体器件，其中所述可焊接触点和所述第二钝化层的相邻侧面形成一部分所述间隙，并且相邻的侧面延伸到所述衬底顶面以上相同的高度。
20.根据权利要求16所述的半导体器件，其中所述可焊接触点的顶面和侧面完全露出，用于进行焊接连接，并且所述可焊接触点是含银触点，在焊接之后，所述可焊接触点的整个顶面和侧面完全转变成焊料合金。
CN200580043774A 2004-10-21 2005-10-21 SiC器件的可焊接顶层金属 Active CN100578809C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62075604P 2004-10-21 2004-10-21
US60/620,756 2004-10-21
US11/255,021 2005-10-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009102123683A Division CN101740382B (zh) 2004-10-21 2005-10-21 形成半导体器件的方法

Publications (2)

Publication Number Publication Date
CN101233617A CN101233617A (zh) 2008-07-30
CN100578809C true CN100578809C (zh) 2010-01-06

Family

ID=39899004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580043774A Active CN100578809C (zh) 2004-10-21 2005-10-21 SiC器件的可焊接顶层金属

Country Status (1)

Country Link
CN (1) CN100578809C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990402A (zh) * 2015-03-16 2016-10-05 株式会社东芝 半导体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105158616B (zh) * 2015-09-29 2018-05-01 长沙市宇顺显示技术有限公司 一种触摸屏感应器测试电路
CN105158615B (zh) * 2015-09-29 2018-04-20 长沙市宇顺显示技术有限公司 触摸屏感应器测试电路
CN106252244A (zh) * 2016-09-22 2016-12-21 全球能源互联网研究院 一种终端钝化方法及半导体功率器件
CN109103260A (zh) * 2018-08-23 2018-12-28 深圳市南硕明泰科技有限公司 功率器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990402A (zh) * 2015-03-16 2016-10-05 株式会社东芝 半导体装置
CN105990402B (zh) * 2015-03-16 2019-12-20 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
CN101233617A (zh) 2008-07-30

Similar Documents

Publication Publication Date Title
CN101740382B (zh) 形成半导体器件的方法
US7812441B2 (en) Schottky diode with improved surge capability
US7772693B2 (en) Panel, semiconductor device and method for the production thereof
US5047833A (en) Solderable front metal contact for MOS devices
JP6897141B2 (ja) 半導体装置とその製造方法
CN105103272A (zh) 半导体装置的制造方法
US11456359B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR20090014182A (ko) 전극 구조 및 반도체 장치
TW200929408A (en) Wafer level chip scale packaging
CN100578809C (zh) SiC器件的可焊接顶层金属
US10177109B2 (en) Method of manufacturing semiconductor device
US7368380B2 (en) Method of manufacturing semiconductor device
CN101019226B (zh) 表面贴装的正面接触制备
JP2005286197A (ja) 半導体装置およびその製造方法
CN107017288B (zh) 半导体装置及半导体装置的制造方法
US8125083B2 (en) Protective barrier layer for semiconductor device electrodes
JP2011077187A (ja) 半導体装置
JP7157630B2 (ja) 半導体素子および半導体装置
CN114467165A (zh) 半导体装置
JP2006100530A (ja) 半導体装置とその製造方法
US11978780B2 (en) Semiconductor device and electrical contact
JP2022125387A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20230215840A1 (en) Semiconductor device
JPS6025900Y2 (ja) 半導体装置
JPS60164340A (ja) ダイオ−ド素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SILICONIX SCIENTIFIC + TECHNICAL CORPORATION

Free format text: FORMER OWNER: INT RECTIFIER CORP.

Effective date: 20090605

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090605

Address after: Holland, Singapore

Applicant after: Siliconix Technology C. V.

Address before: American California

Applicant before: International Rectifier Corporation

C14 Grant of patent or utility model
GR01 Patent grant