CN109103260A - 功率器件 - Google Patents

功率器件 Download PDF

Info

Publication number
CN109103260A
CN109103260A CN201810965690.2A CN201810965690A CN109103260A CN 109103260 A CN109103260 A CN 109103260A CN 201810965690 A CN201810965690 A CN 201810965690A CN 109103260 A CN109103260 A CN 109103260A
Authority
CN
China
Prior art keywords
power device
thick
metal layer
substrate
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201810965690.2A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Nan Shuo Ming Tai Technology Co Ltd
Original Assignee
Shenzhen Nan Shuo Ming Tai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Nan Shuo Ming Tai Technology Co Ltd filed Critical Shenzhen Nan Shuo Ming Tai Technology Co Ltd
Priority to CN201810965690.2A priority Critical patent/CN109103260A/zh
Publication of CN109103260A publication Critical patent/CN109103260A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Abstract

本发明提供一种功率器件,其包括:第一导电类型的衬底;形成于所述衬底的上表面的第一导电类型的外延层;自所述外延层的上表面向下延伸的第二导电类型的主结;与所述主结相邻,且在垂直于衬底的上表面的方向上自所述外延层的上表面向下延伸的结终端扩展结构;所述结终端扩展结构具有缺口,所述缺口与所述主结相邻,且在垂直于衬底的上表面的方向上自所述外延层的上表面向下延伸;以及填充所述缺口的第一厚氧结构。所述功率器件可以在内部直接串联或并联其他器件。

Description

功率器件
技术领域
本发明属于半导体芯片制造工艺技术领域,具体为功率器件领域。
背景技术
随着半导体设计领域以及半导体工艺技术领域的发展,目前的功率器件越来越向着高性能、低成本的方向发展。
目前,为满足系统需求,功率器件通常会单独封装,之后在印刷电路板上引入电路,但是,这对于成本的控制极其不利,特别是当功率器件与双电极/三电极器件串联或并联时,更是增加了功率器件的成本。
发明内容
本发明所要解决的技术问题是如何提供一种在串联或并联其他器件时,能够降低成本的功率器件。
为了解决上述问题,本发明提供了一种功率器件,其包括:
第一导电类型的衬底;
第一导电类型的外延层,形成于所述衬底的上表面,所述外延层的掺杂浓度小于所述衬底的掺杂浓度;
第二导电类型的主结,自所述外延层的上表面向下延伸;
结终端扩展结构,与所述主结相邻,且在垂直于衬底的上表面的方向上自所述外延层的上表面向下延伸;
所述结终端扩展结构具有缺口,所述缺口与所述主结相邻,且在垂直于衬底的上表面的方向上自所述外延层的上表面向下延伸;
第一厚氧结构,填充所述缺口。
所述功率器件对结终端扩展结构进行了优化,将所述结终端扩展结构设计为不闭合结构,并在缺口处引入所述第一厚氧结构。当所述功率器件需要与其他器件串联或并联时,直接将所述功率器件的栅极金属从所述第一厚氧结构的上方引出,从而直接在所述功率器件的内部串联或并联其他器件,无需单独封装,降低了成本。
进一步的,所述功率器件还包括:
第二导电类型的体区,自所述外延层的上表面向下延伸;
第一导电类型的源区,自所述体区的上表面向下延伸。
进一步的,所述功率器件还包括:
第二厚氧结构,覆盖所述结终端扩展结构及所述第一厚氧结构。
进一步的,所述功率器件还包括:
多晶场板,在位于所述结终端扩展结构上方的所述第二厚氧结构的上表面形成;
栅极多晶,形成于所述体区及所述源区的上方;
栅极走线,与所述栅极多晶连接。
进一步的,所述功率器件还包括:
隔离层,包括覆盖所述栅极多晶的表面的第一子隔离层和覆盖所述栅极走线的表面、所述多晶场板的表面及所述第二厚氧结构的表面第二子隔离层。
进一步的,所述功率器件还包括:
介质孔,形成于所述第二子隔离层中;
栅极金属层,包括填充于所述介质孔中用于与所述栅极走线电连接的第一子金属层。
进一步的,所述功率器件还包括:
源极金属层,与所述体区及所述源区电连接;
漏极金属层,与所述衬底的下表面电连接。
进一步的,所述功率器件还包括:
栅极引出金属层,与所述第一子金属层电连接。
进一步的,所述栅极金属层还包括跨过所述第一厚氧结构的上方用于与所述栅极引出金属层连接的第二子金属层。
进一步的,所述第一子金属层的宽度小于所述第一厚氧结构的宽度,使得所述第一厚氧结构包住所述第二子金属层。
附图说明
下面结合附图和实施方式对本发明进一步说明。
图1为本发明提供的功率器件的结构俯视图(图中未示出所述隔离层);
图2为图1的功率器件的沿A-A’的剖面结构示意图;
图3为图1的功率器件的栅极位置示意图(图中未示出所述隔离层)。
图中:1、衬底;2、外延层;3、主结;4、结终端扩展结构;5、缺口;6、第一厚氧结构;7、体区;8、源区;9、第二厚氧结构;10、多晶场板;11、栅极多晶;12、栅极走线;13、隔离层;13a、第一子隔离层;13b、第二子隔离层;14、介质孔;15、栅极金属层;15a、第一子金属层;15b、第二金属层;16、源极金属层;17、漏极金属层;18、栅极引出金属层。
具体实施方式
为了使本发明的目的、技术方案和有益效果更加清晰明白,下面将结合本发明实施方式中的附图,对本发明实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式仅仅是本发明一部分实施方式,而不是全部的实施方式。基于本发明中的实施方式,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
下面结合附图和实施方式进一步具体说明本发明的技术方案。
请参阅图1及图2,一种功率器件100包括:
第一导电类型的衬底1;
第一导电类型的外延层2,形成于所述衬底的上表面,所述外延层的掺杂浓度小于所述衬底的掺杂浓度;
第二导电类型的主结3,自所述外延层的上表面向下延伸;
结终端扩展结构4,与所述主结3相邻,且在垂直于衬底1上表面的方向上自所述外延层2的上表面向下延伸;
所述结终端扩展结构4具有缺口5,所述缺口5与所述主结3相邻,且在垂直于衬底1上表面的方向上自所述外延层2的上表面向下延伸,在本发明的其他实施方式中,所述缺口5的个数可以是多个;
第一厚氧结构6,填充所述缺口5。
所述功率器件100对结终端扩展结构4进行了优化,将所述结终端扩展结构4设计为不闭合结构,并在缺口5处引入所述第一厚氧结构6。当所述功率器件100需要与其他器件串联或并联时,直接将所述功率器件100的栅极金属从所述第一厚氧结构6的上方引出,从而直接在所述功率器件100的内部串联或并联其他器件,无需单独封装,降低了成本。
具体的,所述衬底1为集成电路中的载体,所述衬底1起到支撑的作用,所述衬底1也参与所述集成电路的工作。在本实施方式中,所述衬底1为硅衬底,可以降低成本、保证大尺寸、且具有导电的特点,能够避免边缘效应,大幅度提高良率。
具体的,所述缺口5可以位于所述结终端扩展结构4的拐角位置或平边位置,在本实施方式中,所述缺口5位于所述结终端扩展结构4的平边位置,以控制所述第一厚氧结构6的形貌及所述结终端扩展结构4与所述第一厚氧结构6之间的界面态。
具体的,所述第一厚氧结构6的具体材质可以为氧化硅、氮化硅或氮氧化硅。在本实施方式中,所述第一厚氧结构6的材质为氧化硅。所述第一厚氧结构6应在所述结终端扩展结构4之前形成,以保证所述第一厚氧结构6中不含有杂质。否则,会使得所述第一厚氧结构6与所述结终端扩展结构4的界面的界面态较差,影响所述功率器件100的性能。
具体的,如图1所示,所述第一厚氧结构6的左侧边界距离所述结终端扩展结构4的距离L1可以大于或小于等于所述功率器件100反偏时所述结终端扩展结构4的耗尽层宽度。在本实施方式中,所述第一厚氧结构6的左侧边界距离所述结终端扩展结构4的距离L1大于所述功率器件100反偏时所述结终端扩展结构4的耗尽层宽度,以避免表面漏电。
所述功率器件100还包括第二导电类型的体区7、第一导电类型的源区8、第二厚氧结构9、多晶场板10、栅极多晶11、栅极走线12、隔离层13、介质孔14、栅极金属层15、源极金属层16、漏极金属层17及栅极引出金属层18。
所述体区7,自所述外延层2的上表面向下延伸;所述源区8,自所述体区7的上表面向下延伸。所述体区7及所述源区8均通过离子注入法形成。
所述第二厚氧结构9作为所述功率器件100的层间绝缘层,覆盖所述结终端扩展结构4及所述第一厚氧结构6。所述第二厚氧结构9的具体材质的具体材质可以为氧化硅、氮化硅或氮氧化硅。在本实施方式中,所述第二厚氧结构9的材质为氧化硅。
所述多晶场板10,在位于所述结终端扩展结构5上方的所述第二厚氧结构9的上表面形成,用于提高所述功率器件100的击穿电压;栅极多晶11,形成于所述体区7及所述源区8的上方,在所述栅极多晶11的下方还具有栅氧结构(图未示),栅极多晶11与栅氧结构共同构成所述功率器件100的栅绝缘层;栅极走线12,与所述栅极多晶11连接。在本发明的其他实施方式中,所述功率器件100的栅极可以位于有源区的四个边处,具体的,如图3中虚线位置所示。若栅极位于拐角位置,则需要在拐角处引入所述第一厚氧结构6,很难控制所述第一厚氧结构6的形貌以及与所述结终端扩展结构4的界面的界面态。
所述隔离层13,包括覆盖所述栅极多晶11的表面的第一子隔离层13a和覆盖所述栅极走线12的表面、所述多晶场板10的表面及所述第二厚氧结构9的表面第二子隔离层13b。所述隔离层13的具体材质可以为氧化硅、氮化硅或氮氧化硅。在本实施方式中,所述隔离层13的材质为氧化硅。
所述介质孔14,形成于所述第二子隔离层13b中;所述栅极金属层15,包括填充于所述介质孔14中用于与所述栅极走线12电连接的第一子金属层15a。
所述源极金属层16,与所述体区7及所述源区8电连接;所述漏极金属层17,与所述衬底1的下表面电连接。
所述栅极引出金属层18,与所述第一子金属层15a电连接。
所述栅极金属层15还包括跨过所述第一厚氧结构6的上方用于与所述栅极引出金属层17连接的第二子金属层15b。所述第一子金属层15a的宽度可以大于或小于等于所述第一厚氧结构6的宽度,在本实施方式中,所述第一子金属层15a的宽度小于所述第一厚氧结构6的宽度,使得所述第一厚氧结构6包住所述第二子金属层15b。
所述第一导电类型可以为N型掺杂,对应地,所述第二导电类型为P型掺杂;相反地,所述第一导电类型还可以为P型掺杂,对应地,所述第二导电类型为N型掺杂。在本实施方式中,所述第一导电类型为N型掺杂,所述第二导电类型为P型掺杂,所述第一导电类型的衬底1为N型衬底1,形成于所述第一导电类型的衬底1上表面的所述第一导电类型的外延层2为N型外延层2,所述第二导电类型的主结3为P型主结,所述第二导电类型的体区7为P型体区7,所述第一导电类型的源区8为N型源区8。
以上内容仅仅是对本发明的构思所作的举例和说明,所属本技术领域的技术人员对所描述的具体实施方式做各种各样的修改或补充或采用类似的方式替代,只要不偏离发明的构思或者超越本权利要求书所定义的范围,均应属于本发明的保护范围。

Claims (10)

1.一种功率器件,其特征在于,包括:
第一导电类型的衬底;
第一导电类型的外延层,形成于所述衬底的上表面,所述外延层的掺杂浓度小于所述衬底的掺杂浓度;
第二导电类型的主结,自所述外延层的上表面向下延伸;
结终端扩展结构,与所述主结相邻,且在垂直于衬底的上表面的方向上自所述外延层的上表面向下延伸;
所述结终端扩展结构具有缺口,所述缺口与所述主结相邻,且在垂直于衬底的上表面的方向上自所述外延层的上表面向下延伸;
第一厚氧结构,填充所述缺口。
2.根据权利要求1所述的一种功率器件,其特征在于,还包括:
第二导电类型的体区,自所述外延层的上表面向下延伸;
第一导电类型的源区,自所述体区的上表面向下延伸。
3.根据权利要求2所述的一种功率器件,其特征在于,还包括:
第二厚氧结构,覆盖所述结终端扩展结构及所述第一厚氧结构。
4.根据权利要求3所述的一种功率器件,其特征在于,还包括:
多晶场板,在位于所述结终端扩展结构上方的所述第二厚氧结构的上表面形成;
栅极多晶,形成于所述体区及所述源区的上方;
栅极走线,与所述栅极多晶连接。
5.根据权利要求4所述的一种功率器件,其特征在于,还包括:
隔离层,包括覆盖所述栅极多晶的表面的第一子隔离层和覆盖所述栅极走线的表面、所述多晶场板的表面及所述第二厚氧结构的表面第二子隔离层。
6.根据权利要求5所述的一种功率器件,其特征在于,还包括:
介质孔,形成于所述第二子隔离层中;
栅极金属层,包括填充于所述介质孔中用于与所述栅极走线电连接的第一子金属层。
7.根据权利要求6所述的一种功率器件,其特征在于,还包括:
源极金属层,与所述体区及所述源区电连接;
漏极金属层,与所述衬底的下表面电连接。
8.根据权利要求7所述的一种功率器件,其特征在于,还包括:
栅极引出金属层,与所述第一子金属层电连接。
9.根据权利要求8所述的一种功率器件,其特征在于,所述栅极金属层还包括跨过所述第一厚氧结构的上方用于与所述栅极引出金属层连接的第二子金属层。
10.根据权利要求9所述的一种功率器件,其特征在于,所述第一子金属层的宽度小于所述第一厚氧结构的宽度。
CN201810965690.2A 2018-08-23 2018-08-23 功率器件 Withdrawn CN109103260A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810965690.2A CN109103260A (zh) 2018-08-23 2018-08-23 功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810965690.2A CN109103260A (zh) 2018-08-23 2018-08-23 功率器件

Publications (1)

Publication Number Publication Date
CN109103260A true CN109103260A (zh) 2018-12-28

Family

ID=64850871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810965690.2A Withdrawn CN109103260A (zh) 2018-08-23 2018-08-23 功率器件

Country Status (1)

Country Link
CN (1) CN109103260A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101233617A (zh) * 2004-10-21 2008-07-30 国际整流器公司 SiC器件的可焊接顶层金属
CN103579231A (zh) * 2012-07-26 2014-02-12 无锡维赛半导体有限公司 半导体功率器件
US20150001549A1 (en) * 2012-01-06 2015-01-01 Mitsubishi Electric Corporation Semiconductor device
CN105070756A (zh) * 2015-08-18 2015-11-18 上海华虹宏力半导体制造有限公司 超高压ldmos器件结构
CN108292677A (zh) * 2016-09-17 2018-07-17 电子科技大学 一种具有体内场板的折叠型终端

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101233617A (zh) * 2004-10-21 2008-07-30 国际整流器公司 SiC器件的可焊接顶层金属
US20150001549A1 (en) * 2012-01-06 2015-01-01 Mitsubishi Electric Corporation Semiconductor device
CN103579231A (zh) * 2012-07-26 2014-02-12 无锡维赛半导体有限公司 半导体功率器件
CN105070756A (zh) * 2015-08-18 2015-11-18 上海华虹宏力半导体制造有限公司 超高压ldmos器件结构
CN108292677A (zh) * 2016-09-17 2018-07-17 电子科技大学 一种具有体内场板的折叠型终端

Similar Documents

Publication Publication Date Title
US7795638B2 (en) Semiconductor device with a U-shape drift region
US8294235B2 (en) Edge termination with improved breakdown voltage
JP3602751B2 (ja) 高耐圧半導体装置
US7816741B2 (en) Semiconductor device
JPS62189758A (ja) ラッチ・アップ防止性能を改良したラテラル形絶縁ゲート・バイポーラ・トランジスタ
JP2003529209A (ja) トレンチ二重拡散金属酸化膜半導体トランジスタ構造体
EP0071335B1 (en) Field effect transistor
US20030057479A1 (en) Vertical high-voltage semiconductor component
JP2633145B2 (ja) 半導体横方向絶縁ゲートバイポーラトランジスタ装置
EP0338312B1 (en) Insulated gate bipolar transistor
US11374119B2 (en) Semiconductor device and method of manufacturing the same
US6384453B1 (en) High withstand voltage diode and method for manufacturing same
US20150171078A1 (en) Semiconductor device
CN109103260A (zh) 功率器件
JPH10107269A (ja) 電界効果によって制御可能な半導体デバイス及びその製造方法
US20230091984A1 (en) Nitride semiconductor device
US11189698B2 (en) Semiconductor power device
US11677033B2 (en) Passive element on a semiconductor base body
CN209607740U (zh) 一种绝缘栅双极晶体管
CN208045510U (zh) 深沟槽功率mos器件
JP2002537657A (ja) 絶縁ゲート電界効果半導体デバイス
JPH08250733A (ja) 少なくとも1個のigbtを有する集積回路装置
JPH02185067A (ja) 横型絶縁ゲートバイポーラトランジスタ
CN114823871A (zh) 结型场效应晶体管
JP2023160669A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20181228

WW01 Invention patent application withdrawn after publication