JP2003529209A - トレンチ二重拡散金属酸化膜半導体トランジスタ構造体 - Google Patents

トレンチ二重拡散金属酸化膜半導体トランジスタ構造体

Info

Publication number
JP2003529209A
JP2003529209A JP2001564397A JP2001564397A JP2003529209A JP 2003529209 A JP2003529209 A JP 2003529209A JP 2001564397 A JP2001564397 A JP 2001564397A JP 2001564397 A JP2001564397 A JP 2001564397A JP 2003529209 A JP2003529209 A JP 2003529209A
Authority
JP
Japan
Prior art keywords
trench
metal oxide
oxide semiconductor
diffused metal
semiconductor transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001564397A
Other languages
English (en)
Inventor
フシエフ、フュー−イウアン
ソー、クーン、チョング
マン ツイ、ヤン
Original Assignee
ゼネラル セミコンダクター，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゼネラル セミコンダクター，インク． filed Critical ゼネラル セミコンダクター，インク．
Publication of JP2003529209A publication Critical patent/JP2003529209A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 第１のタイプの伝導性を有する基板上に形成された少なくとも３つの個別のトレンチ二重拡散金属酸化膜半導体トランジスタを有するトレンチ二重拡散金属酸化膜半導体トランジスタ構造体を提供する。トレンチ二重拡散金属酸化膜半導体トランジスタは、外周トランジスタセル及び内部トランジスタセルとして区別される。各トレンチ二重拡散金属酸化膜半導体トランジスタは、基板上に形成された第２のタイプの伝導性を有するボディ領域を備える。少なくとも１つのトレンチがこのボディ領域及び基板に形成されている。トレンチの内表面は、絶縁層により覆われる。トレンチ内の絶縁層上には、導電性電極が設けられる。外周トランジスタセルを除く内部トランジスタセルのみがトレンチ近傍のボディ領域に第１のタイプの伝導性を有するソース領域を備える。したがって、外周トランジスタセルは不活性となり、内部トランジスタセルは、活性となる。この結果、深いＰ＋コンタクト領域を設けることなく、閾値電圧を低くすることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トレンチにゲートが形成された電流スイッチング二重拡散金属酸化
膜半導体トランジスタに関し、詳しくは、素子がオンにされたときの抵抗値を低
くすることができるトレンチ二重拡散金属酸化膜半導体トランジスタに関する。
【０００２】
【従来の技術】
二重拡散金属酸化膜半導体（Doubled diffused metal-oxide-semiconductor t
ransistor：以下、ＤＭＯＳという。）パワートランジスタは、車載用電子機器
、ディスクドライブ、電源等、様々な機器において広く使用されている。これら
の素子は、通常、スイッチとして機能し、電源を負荷に接続するために用いられ
る。ここで、スイッチが閉じられた状態において、素子の抵抗値は、可能な限り
小さいことが望ましい。素子の抵抗値が高ければ、電力が消費され、熱が過剰に
発生する。
【０００３】 一般的なディスクリートＤＭＯＳ回路は、並列に組み立てられた２以上の個々
のＤＭＯＳトランジスタセルを備える。各ＤＭＯＳトランジスタセルは、同じド
レインコンタクト（基板）を共有し、各ＤＭＯＳトランジスタセルのソース全て
は、互いに金属により短絡され、各ＤＭＯＳトランジスタセルのゲートは、互い
にポリシリコンにより短絡されている。これにより、複数の小さなトランジスタ
のマトリクスから構成されたディスクリートＤＭＯＳ回路は、単一の大きなトラ
ンジスタとして動作する。ディスクリートＤＭＯＳ回路においては、トランジス
タマトリクスがゲート電流によりオンになったとき、単位面積当りの伝導率を最
大化することが望ましい。
【０００４】 このような素子を図１及び図２に示す。図１は、ＤＭＯＳトランジスタ１００
の単一のセルの断面図であり、図２は、図１に示すセルの断面斜視図である。ゲ
ート１０２、１０４は、トレンチに形成され、それぞれゲート酸化層１０６、１
０８によって囲まれている。トレンチゲートは、通常、グリッド状（grid patte
rn）に形成され、ここでグリッドは、相互に接続された単一のゲートを表す。な
お、トレンチゲートは、一連の独立した平行するストリップとして形成されても
よい。
【０００５】 ＤＭＯＳトランジスタ１００は、Ｎエピタキシャル層１１１に形成された二重
拡散素子である。Ｎエピタキシャル層１１１の表面には、Ｎ＋ソース領域１１２
及びＰ＋コンタクト領域１１４が形成されている。Ｎ＋ソース領域１１２及びＰ
＋コンタクト領域１１４の下層には、Ｐボディ（Ｐ-body）１１６が形成されて
いる。金属ソースコンタクト１１８は、Ｎ＋ソース領域１１２に接触し、Ｎ＋ソ
ース領域１１２をＰ＋コンタクト領域１１４及びＰボディ１１６に短絡させてい
る。
【０００６】 Ｎエピタキシャル層１１１は、Ｎ＋基板１２０上に形成されており、ドレイン
コンタクト（図示せず）は、Ｎ＋基板１２０の底面に設けられている。図２に示
す、ゲート１０２、１０４用のコンタクト１２１は、導電性ゲート材料をトレン
チの外側に拡張することにより形成されており、個々のセルから離れた位置に金
属コンタクトを形成している。ゲート１０２、１０４に接続されるゲート金属コ
ンタクト１２１は、図３にも示されている。ゲートは、通常、燐又はホウ素がド
ープされたポリシリコンにより形成されている。なお、一連のトランジスタセル
を形成するとき、ゲートコンタクト１２１は、内部のセルからではなく、この構
造の表面上のセルからのみ延び出ている。
【０００７】 Ｎ＋基板１２０とＰ＋ボディ１１６の間のＮエピタキシャル層１１１の領域１
１０は、通常、Ｎ型不純物がＮ＋基板１２０よりも低濃度でドープされている。
これにより、ＤＭＯＳトランジスタ１００の耐高電圧性能が向上する。領域１１
０は、「低濃度ドープ（lightly doped）」領域又は「ドリフト（drift）」領域
とも呼ばれる（「ドリフト」は、電界によるキャリアの移動を示している）。ド
リフト領域１１０及びＮ＋基板１２０は、ＤＭＯＳトランジスタ１００のドレイ
ンを構成している。
【０００８】 ＤＭＯＳトランジスタ１００は、Ｎチャネル型トランジスタである。ゲート１
０２に正の電圧が印加されると、ゲート酸化層１０６に隣接するＰ＋ボディ１１
６内のチャネル領域は、反転され、Ｎ＋ソース領域１１２とＮ＋基板１２０間に
電位差があると、電子がＮ＋ソース領域１１２からチャネル領域を介してドリフ
ト領域１１０に流れる。ドリフト領域１１０においては、電子の一部は、対角線
上に斜めに広がり、Ｎ＋基板１２０に到達すると、ドレインに対して垂直に流れ
る。また、一部の電流は、ドリフト領域１１０を介して垂直に下方に流れ、一部
の電流は、ゲート１０２の下を流れた後、ドリフト領域１１０を介して下方に流
れる。
【０００９】 ゲート１０２、１０４には、導電性材料がドープされている。ＤＭＯＳトラン
ジスタ１００は、Ｎチャネル素子であるため、ゲート１０２、１０４は、燐がド
ープされたポリシリコンであってもよい。ゲート１０２、１０４は、それぞれゲ
ート酸化層１０６、１０８により、ＤＭＯＳトランジスタ１００の他の部分から
絶縁されている。ゲート酸化層１０６、１０８の厚さは、ＤＭＯＳトランジスタ
１００の閾値電圧に応じて選択されるものであり、この厚さは、ＤＭＯＳトラン
ジスタ１００の降伏電圧にも影響する。
【００１０】 図１〜図３に示すＤＭＯＳトランジスタ１００において、Ｐ＋コンタクト領域
１１４は、トレンチの底部から下方に延び、セルの中央に高濃度にドープされた
Ｐボディ１１６を形成している。この他の周知のＤＭＯＳトランジスタ（図示せ
ず）においては、Ｐ＋コンタクト領域１１４は極めて浅く、トレンチのレベルよ
り下方に延び出ていないこともある。すなわち、このような素子では、Ｐ＋ボデ
ィ１１６は形成されない。Ｐ＋コンタクト領域１１４を浅くすることにより、Ｐ
型のドーパントがチャネル領域に侵入することを確実に防ぐことができる。チャ
ネル領域にＰ型のドーパントが侵入した場合、素子の閾値電圧が高くなり、素子
のターンオン特性（turn-on characteristics）が、Ｐ＋コンタクト領域１１４
の配置（alignment）に応じて１つの状態から他の状態に変化する。なお、Ｐ＋
コンタクト領域１１４を浅くしてＰ＋ボディ１１６が形成されないようにすると
、素子は、オフ状態において、比較的低い電圧（例えば１０Ｖ）にしか耐えられ
なくなる。これは、Ｐ＋コンタクト領域１１４とドリフト領域１１０の接合部周
辺の空乏層がトレンチのコーナ（例えば、図１に示すコーナ１２２）を適切に保
護しなくなるためである。この結果、トレンチ近傍でなだれ降伏が発生し、ゲー
ト酸化層１０６を帯電又は劣化させるキャリアの発生率が高くなり、最悪の場合
、ゲート酸化層１０６が破壊される虞もある。したがって、このようなＤＭＯＳ
トランジスタは、低電圧素子としてしか利用できない。
【００１１】 上述のように、図１〜図３に示す周知のＤＭＯＳトランジスタ１００において
、Ｐ＋コンタクト領域１１４をトレンチの底部下方に拡張し、セルのコーナにお
いて、深い高濃度のＰ＋ボディ１１６を形成することにより、素子の降伏電圧を
高くすることができる。これにより、コーナ１２２近傍に追加的なシールドが形
成され、キャリアは、まず、Ｐ＋ボディ１１６の底部のチップ３０２において発
生するという基本的な利点がある。これは、電界がチップ３０２の真下で強くな
り、キャリアがゲート酸化層１０６の近傍ではなく、接合部の曲面において、又
はこの曲面に沿って発生するためである。このため、素子における実際の接合部
降伏（junction breakdown）が低下しても、ゲート酸化層１０６に対するストレ
スがなくなり、高電圧条件の下でのＤＭＯＳトランジスタ１００の信頼度が向上
する。下方に拡張されたＰコンタクト領域に関する説明は、米国特許第５，０７
２，２６６号及び第５，６８８，７２５号にも開示されている。
【００１２】
【発明が解決しようとする課題】
ＤＭＯＳトランジスタ１００において深いＰ＋ボディ１１６を形成することに
より、降伏現象による悪影響を低減することができるが、これに伴い、この他の
問題も生じる。まず、セル密度が高くなると、チャネル領域にＰイオンが導入さ
れるため、セル密度に上限ができてしまう。上述のように、これにより、ＤＭＯ
Ｓトランジスタの閾値電圧が高くなる。第２に、深いＰ＋コンタクトボディ１１
６により、電子の流れがチャネルからドリフト領域１１０に入るため、電流の流
路が狭くなる。深いＰ＋ボディ１１６が形成されていないトランジスタでは、電
流がドリフト領域１１０に到達すると、電流は拡散する。このように電流が拡散
すると、ドリフト領域１１０における単位面積当りの平均電流が大きくなり、こ
のためＤＭＯＳトランジスタのオン抵抗が低下する。深いＰ＋ボディ１１６は、
この電流の拡散を制限し、このためセル密度を高めた場合と同様に、オン抵抗が
高くなってしまう。
【００１３】 そこで、降伏電圧を高くできる深いＰ＋領域を設けると共に、オン抵抗値が低
いＤＭＯＳトランジスタを実現することが望まれている。
【００１４】
【課題を解決するための手段】
本発明は、第１のタイプの伝導性を有する基板上に形成された少なくとも３つ
の個別のトレンチ二重拡散金属酸化膜半導体トランジスタセルを有するトレンチ
二重拡散金属酸化膜半導体トランジスタ構造体を提供する。トレンチ二重拡散金
属酸化膜半導体トランジスタセルは、外周トランジスタセル及び内部トランジス
タセルとして区別される。各トレンチ二重拡散金属酸化膜半導体トランジスタセ
ルは、基板上に形成された第２のタイプの伝導性を有するボディ領域を備える。
少なくとも１つのトレンチがこのボディ領域及び基板に形成されている。トレン
チの内表面は、絶縁層により覆われる。トレンチ内の絶縁層上には、導電性電極
が設けられる。外周トランジスタセルを除く内部トランジスタセルのみがトレン
チ近傍のボディ領域に第１のタイプの伝導性を有するソース領域を備える。した
がって、外周トランジスタセルは不活性となり、内部トランジスタセルは、活性
となる。この結果、深いＰ＋コンタクト領域を設けることなく、閾値電圧を低く
することができる。
【００１５】 ボディ領域は、各ボディ領域が位置するトランジスタセルの幅方向に亘って実
質的に平坦に形成してもよい。これに代えて、ボディ領域は、各ボディ領域が位
置するトランジスタセルの幅方向に亘って双峰分布の形状を有していてもよい。
【００１６】 また、トレンチは、上記ボディ領域の深さよりも深く形成してもよい。
【００１７】 また、外周トランジスタセルのボディ領域は、上記内部トランジスタセルのボ
ディ領域より低濃度にドープしてもよい。
【００１８】 また、本発明は、第１のタイプの伝導性を有する基板上に形成された少なくと
も３つの個別のトレンチ二重拡散金属酸化膜半導体トランジスタセルを有するト
レンチ二重拡散金属酸化膜半導体トランジスタ構造体を提供する。トレンチ二重
拡散金属酸化膜半導体トランジスタは、外周トランジスタセル及び内部トランジ
スタセルとして区別される。各トレンチ二重拡散金属酸化膜半導体トランジスタ
は、基板上に形成された第２のタイプの伝導性を有するボディ領域を備える。さ
らに、ボディ領域は、各ボディ領域が位置するトランジスタセルの幅方向に亘っ
て双峰分布の形状を有する。少なくとも１つのトレンチがこのボディ領域及び基
板に形成されている。トレンチの内表面は、絶縁層により覆われる。トレンチ内
の絶縁層上には、導電性電極が設けられる。内部トランジスタセルは、トレンチ
近傍のボディ領域に上記第１のタイプの伝導性を有するソース領域を備える。
【００１９】
【発明の実施の形態】
本発明の具体例であるトレンチＤＭＯＳ構造体２００の断面図を図４に示し、
このトレンチＤＭＯＳ構造体２００の平面図を図５に示す。このトレンチＤＭＯ
Ｓ構造体２００においては、各セル２１の水平断面は、方形（rectangular）の
形状を有している。この具体例に示すトレンチＤＭＯＳ構造体２００は、Ｎ＋基
板２２０を備え、Ｎ＋基板２２０上には、低濃度のＮエピタキシャル層２１１が
成長されている。Ｎエピタキシャル層２１１内には、伝導性が逆のコンタクト及
びボディ領域２１４が設けられている。ボディ領域２１４の表面の一部に形成さ
れたＮエピタキシャル層２４０は、ソースとして機能する。Ｎエピタキシャル層
２１１内には、方形のトレンチ２０２、２０４が形成され、トレンチ２０２、２
０４は、このトレンチＤＭＯＳ構造体２００の表面に露出し、トランジスタセル
の外縁を規定している。トレンチ２０２、２０４の側壁には、ゲート酸化層２３
０が形成されている。トレンチ２０２、２０４には、ポリシリコン、すなわち多
結晶シリコンが埋められている。ドレイン電極は、半導体基板２２０の背面に接
続され、ソース電極２１８は、２つのソース領域２４０及びコンタクト領域２１
４に接続され、ゲート電極２２１は、トレンチ２０２に埋められたポリシリコン
に接続されている。トレンチに埋められたポリシリコンは、トレンチＤＭＯＳ構
造体２００の表面において連続するように互いに接続されている。さらに、図４
及び図５に示すように、トレンチＤＭＯＳ構造体２００の表面には、ポリシリコ
ンコンタクト２２１が設けられており、ポリシリコンコンタクト２２１は、セル
２１１、２１２、２１３等の外周のトランジスタセルを相互に接続している。ま
た、セル２１４、２１５、２１６等の内部のトランジスタセルは、トレンチ自体
により、相互に及び外周のトランジスタセルに接続されている。図４においては
、トレンチ２０２は、外周のトランジスタセルの一部を構成し、トレンチ２０４
は、内部のトランジスタセルの一部を構成している。
【００２０】 なお、トランジスタセル２１が基本的なトランジスタ動作を行うためには、ト
ランジスタセル２１は必ずしも方形の形状を有する必要はなく、いかなる多角形
の形状を有していてもよい。なお、レイアウト上の観点からは、トランジスタセ
ル２１の形状は、方形及び正六角形であることが望ましい。また、トランジスタ
セル２１は、図５に示すような閉じたセル形状（closed-cell geometry）ではな
く、開いた又は縞状のセル形状を有していてもよい。
【００２１】 上述のように、従来のＤＭＯＳトランジスタ技術で行われているように、深い
Ｐ＋コンタクト領域を形成した場合、セル密度を高くすると、閾値電圧が高くな
る。また、中央の深いＰ＋領域により、素子のオン抵抗も高くなる。しかしなが
ら、深いＰ＋コンタクト領域を設けないと、素子の降伏電圧が低くなり、実用性
が乏しくなる。
【００２２】 ここで、本発明では、トランジスタが不活性の外周セルと、トランジスタが活
性の内部セルとを設ける。これにより、Ｐ＋コンタクト領域を設けることなく、
閾値電圧を低くすることができる。図４に示すように、トレンチ２０２は、外周
セルの一部を構成し、トレンチ２０４は、内部トランジスタセルの一部を構成し
ている。不活性の外周トランジスタセルでは、ソース領域が設けられておらず、
この点が活性内部トランジスタと異なっている。例えば、図４に示すように、ト
レンチ２０２が一部を構成する外周トランジスタセルは、ソース領域を有してい
ない。さらに、外周トランジスタの一部を構成するＰ＋コンタクト領域２１４は
、内部トランジスタセルの一部を構成するＰ＋コンタクト領域に比べて、不純物
が低濃度にドープされている。このように、不純物濃度を低くすることにより、
これらの外周トランジスタセルでは、降伏が発生しない。さらに、この構成によ
り、なだれ降伏は、内部セル内で発生することが確実となる。このため、本発明
に基づくＤＭＯＳトランジスタアレーは、高い電圧とともに使用することができ
る。さらに、本発明により、深いＰ＋コンタクト領域を形成する必要がなくなる
ため、閾値電圧及びオン抵抗が高くなることを回避することができる。
【００２３】 図６に示す具体例では、Ｐ＋コンタクト領域６１４は、トランジスタセルの幅
方向にそって実質的に平坦な形状ではなく、双峰分布（bimodal distribution）
の形状を有している。この具体例では、なだれ降伏は、通常、符号６１０で示す
点の近傍で発生する。
【００２４】 以上、様々な実施の形態を図示し、説明したが、上述の説明から、この実施の
形態を修正及び変更することができ、このような修正及び変更は、添付の請求の
範囲に基づく本発明の思想及び範囲から逸脱するものではない。例えば、本発明
は、上述の具体例とは伝導性（conductivities）が逆のトレンチＤＭＯＳにも同
様に適用することができる。
【図面の簡単な説明】
【図１】 従来の比較的深いＰ＋コンタクト領域を有する垂直トレンチＮチャネルＤＭＯ
Ｓトランジスタの断面図である。
【図２】 図１に示すトランジスタの斜視図である。
【図３】 従来の他の比較的深いＰ＋コンタクト領域を有する垂直トレンチＮチャネルＤ
ＭＯＳトランジスタの断面図である。
【図４】 本発明に基づく外周トランジスタセル及び内部トランジスタセルの断面図であ
る。
【図５】 本発明に基づくトランジスタ構造体の平面図である。
【図６】 本発明の変形例を示す図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ Ｐ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ， ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ， ＹＵ，ＺＡ，ＺＷ (72)発明者 ツイ、ヤン マン アメリカ合衆国 カリフォルニア州 94587 ユニオン シティ ドライウッド コート 4409

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 第１のタイプの伝導性を有する基板上に形成され、外周トラン
    ジスタセル及び内部トランジスタセルとして区別される少なくとも３つの個別の
    トレンチ二重拡散金属酸化膜半導体トランジスタを有するトレンチ二重拡散金属
    酸化膜半導体トランジスタ構造体において、 上記各トレンチ二重拡散金属酸化膜半導体トランジスタは、 上記基板上に形成された第２のタイプの伝導性を有するボディ領域と、 上記ボディ領域及び基板を介して形成された少なくとも１つのトレンチと、 上記トレンチの内表面を覆う絶縁層と、 上記トレンチ内の上記絶縁層上に設けられた導電性電極とを備え、 上記外周トランジスタセルを除く上記内部トランジスタセルのみがトレンチ近
    傍のボディ領域に上記第１のタイプの伝導性を有するソース領域を備えるトレン
    チ二重拡散金属酸化膜半導体トランジスタ構造体。
  2. 【請求項２】 上記ボディ領域は、各ボディ領域が位置するトランジスタセル
    の幅方向に亘って実質的に平坦に形成されていることを特徴とする請求項１記載
    のトレンチ二重拡散金属酸化膜半導体トランジスタ構造体。
  3. 【請求項３】 上記少なくとも１つのトレンチは、上記ボディ領域の深さより
    も深く形成されていることを特徴とする請求項１記載のトレンチ二重拡散金属酸
    化膜半導体トランジスタ構造体。
  4. 【請求項４】 上記ボディ領域は、各ボディ領域が位置するトランジスタセル
    の幅方向に亘って双峰分布の形状を有していることを特徴とする請求項１記載の
    トレンチ二重拡散金属酸化膜半導体トランジスタ構造体。
  5. 【請求項５】 上記外周トランジスタセルのボディ領域は、上記内部トランジ
    スタセルのボディ領域より低濃度にドープされていることを特徴とする請求項１
    記載のトレンチ二重拡散金属酸化膜半導体トランジスタ構造体。
  6. 【請求項６】 上記基板のボディ領域が形成されている側とは逆の表面に露出
    するドレイン電極を備える請求項１記載のトレンチ二重拡散金属酸化膜半導体ト
    ランジスタ構造体。
  7. 【請求項７】 上記絶縁層は、酸化層であることを特徴とする請求項１記載の
    トレンチ二重拡散金属酸化膜半導体トランジスタ構造体。
  8. 【請求項８】 上記導電性電極は、ポリシリコンを含むことを特徴とする請求
    項１記載のトレンチ二重拡散金属酸化膜半導体トランジスタ構造体。
  9. 【請求項９】 上記少なくとも１つのトレンチ二重拡散金属酸化膜半導体トラ
    ンジスタのセルは、閉じたセル形状を有することを特徴とする請求項１記載のト
    レンチ二重拡散金属酸化膜半導体トランジスタ構造体。
  10. 【請求項１０】 上記閉じたセル形状は、方形であることを特徴とする請求項
    ９記載のトレンチ二重拡散金属酸化膜半導体トランジスタ構造体。
  11. 【請求項１１】 上記少なくとも１つのトレンチ二重拡散金属酸化膜半導体ト
    ランジスタのセルは、開いたセル形状を有することを特徴とする請求項１記載の
    トレンチ二重拡散金属酸化膜半導体トランジスタ構造体。
  12. 【請求項１２】 上記外周トランジスタセルの各導電性電極にそれぞれ接続さ
    れた複数のポリシリコンコンタクトを備える請求項１記載のトレンチ二重拡散金
    属酸化膜半導体トランジスタ構造体。
  13. 【請求項１３】 上記外周トランジスタセルの各導電性電極にそれぞれ接続さ
    れた複数のポリシリコンコンタクトを備える請求項４記載のトレンチ二重拡散金
    属酸化膜半導体トランジスタ構造体。
  14. 【請求項１４】 上記外周トランジスタセルの各導電性電極にそれぞれ接続さ
    れた複数のポリシリコンコンタクトを備える請求項３記載のトレンチ二重拡散金
    属酸化膜半導体トランジスタ構造体。
  15. 【請求項１５】 第１のタイプの伝導性を有する基板上に形成され、外周トラ
    ンジスタセル及び内部トランジスタセルとして区別される少なくとも３つの個別
    のトレンチ二重拡散金属酸化膜半導体トランジスタを有するトレンチ二重拡散金
    属酸化膜半導体トランジスタ構造体において、 上記各トレンチ二重拡散金属酸化膜半導体トランジスタセルは、 上記基板上に形成された第２のタイプの伝導性を有するボディ領域であって、
    当該各ボディ領域が位置するトランジスタセルの幅方向に亘って双峰分布の形状
    を有するボディ領域と、 上記ボディ領域及び基板を介して形成された少なくとも１つのトレンチと、 上記トレンチの内表面を覆う絶縁層と、 上記トレンチ内の上記絶縁層上に設けられた導電性電極とを備え、 少なくとも上記内部トランジスタセルがトレンチ近傍のボディ領域に上記第１
    のタイプの伝導性を有するソース領域を備えるトレンチ二重拡散金属酸化膜半導
    体トランジスタ構造体。
  16. 【請求項１６】 上記少なくとも１つのトレンチは、上記ボディ領域の深さよ
    りも深く形成されていることを特徴とする請求項１５記載のトレンチ二重拡散金
    属酸化膜半導体トランジスタ構造体。
  17. 【請求項１７】 上記外周トランジスタセルのボディ領域は、上記内部トラン
    ジスタセルのボディ領域より低濃度にドープされていることを特徴とする請求項
    １５記載のトレンチ二重拡散金属酸化膜半導体トランジスタ構造体。
  18. 【請求項１８】 上記基板のボディ領域が形成されている側とは逆の表面に露
    出するドレイン電極を備える請求項１５記載のトレンチ二重拡散金属酸化膜半導
    体トランジスタ構造体。
  19. 【請求項１９】 上記絶縁層は、酸化層であることを特徴とする請求項１５記
    載のトレンチ二重拡散金属酸化膜半導体トランジスタ構造体。
  20. 【請求項２０】 上記導電性電極は、ポリシリコンを含むことを特徴とする請
    求項１５記載のトレンチ二重拡散金属酸化膜半導体トランジスタ構造体。
  21. 【請求項２１】 上記少なくとも１つのトレンチ二重拡散金属酸化膜半導体ト
    ランジスタのセルは、閉じたセル形状を有することを特徴とする請求項１５記載
    のトレンチ二重拡散金属酸化膜半導体トランジスタ構造体。
  22. 【請求項２２】 上記閉じたセル形状は、方形であることを特徴とする請求項
    ２１記載のトレンチ二重拡散金属酸化膜半導体トランジスタ構造体。
  23. 【請求項２３】 上記少なくとも１つのトレンチ二重拡散金属酸化膜半導体ト
    ランジスタのセルは、開いたセル形状を有することを特徴とする請求項１５記載
    のトレンチ二重拡散金属酸化膜半導体トランジスタ構造体。
  24. 【請求項２４】 上記外周トランジスタセルの各導電性電極にそれぞれ接続さ
    れた複数のポリシリコンコンタクトを備える請求項１５記載のトレンチ二重拡散
    金属酸化膜半導体トランジスタ構造体。
  25. 【請求項２５】 上記外周トランジスタセルの各導電性電極にそれぞれ接続さ
    れた複数のポリシリコンコンタクトを備える請求項１６記載のトレンチ二重拡散
    金属酸化膜半導体トランジスタ構造体。
JP2001564397A 2000-02-29 2001-02-15 トレンチ二重拡散金属酸化膜半導体トランジスタ構造体 Pending JP2003529209A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/515,335 2000-02-29
US09/515,335 US6548860B1 (en) 2000-02-29 2000-02-29 DMOS transistor structure having improved performance
PCT/US2001/004796 WO2001065607A2 (en) 2000-02-29 2001-02-15 Trench gate dmos field-effect transistor

Publications (1)

Publication Number Publication Date
JP2003529209A true JP2003529209A (ja) 2003-09-30

Family

ID=24050918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001564397A Pending JP2003529209A (ja) 2000-02-29 2001-02-15 トレンチ二重拡散金属酸化膜半導体トランジスタ構造体

Country Status (8)

Country Link
US (1) US6548860B1 (ja)
EP (2) EP1266406B1 (ja)
JP (1) JP2003529209A (ja)
KR (1) KR20020079919A (ja)
CN (1) CN1279620C (ja)
AU (1) AU2001238287A1 (ja)
TW (1) TW493280B (ja)
WO (1) WO2001065607A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084899A (ja) * 2011-08-24 2013-05-09 Rohm Co Ltd 半導体装置およびその製造方法
JP2022020769A (ja) * 2011-08-24 2022-02-01 ローム株式会社 半導体装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10127885B4 (de) * 2001-06-08 2009-09-24 Infineon Technologies Ag Trench-Leistungshalbleiterbauelement
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US8629019B2 (en) * 2002-09-24 2014-01-14 Vishay-Siliconix Method of forming self aligned contacts for a power MOSFET
US7494876B1 (en) 2005-04-21 2009-02-24 Vishay Siliconix Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same
US7583485B1 (en) 2005-07-26 2009-09-01 Vishay-Siliconix Electrostatic discharge protection circuit for integrated circuits
US7544545B2 (en) * 2005-12-28 2009-06-09 Vishay-Siliconix Trench polysilicon diode
CN101361193B (zh) * 2006-01-18 2013-07-10 维西埃-硅化物公司 具有高静电放电性能的浮动栅极结构
DE102006029750B4 (de) * 2006-06-28 2010-12-02 Infineon Technologies Austria Ag Trenchtransistor und Verfahren zur Herstellung
US20080206944A1 (en) * 2007-02-23 2008-08-28 Pan-Jit International Inc. Method for fabricating trench DMOS transistors and schottky elements
US10600902B2 (en) 2008-02-13 2020-03-24 Vishay SIliconix, LLC Self-repairing field effect transisitor
US9230810B2 (en) 2009-09-03 2016-01-05 Vishay-Siliconix System and method for substrate wafer back side and edge cross section seals
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
KR101728363B1 (ko) 2010-03-02 2017-05-02 비쉐이-실리코닉스 듀얼 게이트 디바이스의 구조 및 제조 방법
CN107482054B (zh) 2011-05-18 2021-07-20 威世硅尼克斯公司 半导体器件
JP6219140B2 (ja) * 2013-11-22 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100460A (ja) * 1981-12-11 1983-06-15 Hitachi Ltd 縦形ｍｏｓ半導体装置
JPH0766395A (ja) * 1993-08-25 1995-03-10 Fuji Electric Co Ltd 絶縁ゲート制御半導体装置とその製造方法
JPH0878668A (ja) * 1994-08-31 1996-03-22 Toshiba Corp 電力用半導体装置
JPH09275212A (ja) * 1996-04-04 1997-10-21 Hitachi Ltd 電圧駆動型半導体装置
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
US5986304A (en) * 1997-01-13 1999-11-16 Megamos Corporation Punch-through prevention in trenched DMOS with poly-silicon layer covering trench corners

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
JPH0354868A (ja) 1989-07-21 1991-03-08 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
US5688725A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
US5998837A (en) * 1995-06-02 1999-12-07 Siliconix Incorporated Trench-gated power MOSFET with protective diode having adjustable breakdown voltage
US5998266A (en) 1996-12-19 1999-12-07 Magepower Semiconductor Corp. Method of forming a semiconductor structure having laterally merged body layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100460A (ja) * 1981-12-11 1983-06-15 Hitachi Ltd 縦形ｍｏｓ半導体装置
JPH0766395A (ja) * 1993-08-25 1995-03-10 Fuji Electric Co Ltd 絶縁ゲート制御半導体装置とその製造方法
JPH0878668A (ja) * 1994-08-31 1996-03-22 Toshiba Corp 電力用半導体装置
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
JPH09275212A (ja) * 1996-04-04 1997-10-21 Hitachi Ltd 電圧駆動型半導体装置
US5986304A (en) * 1997-01-13 1999-11-16 Megamos Corporation Punch-through prevention in trenched DMOS with poly-silicon layer covering trench corners

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084899A (ja) * 2011-08-24 2013-05-09 Rohm Co Ltd 半導体装置およびその製造方法
US9502495B2 (en) 2011-08-24 2016-11-22 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US9917185B2 (en) 2011-08-24 2018-03-13 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US10164090B2 (en) 2011-08-24 2018-12-25 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US10593794B2 (en) 2011-08-24 2020-03-17 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US10770583B2 (en) 2011-08-24 2020-09-08 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US11038050B2 (en) 2011-08-24 2021-06-15 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
JP2022020769A (ja) * 2011-08-24 2022-02-01 ローム株式会社 半導体装置
US11557672B2 (en) 2011-08-24 2023-01-17 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US11757033B2 (en) 2011-08-24 2023-09-12 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US6548860B1 (en) 2003-04-15
EP2267786A2 (en) 2010-12-29
EP1266406B1 (en) 2011-11-30
CN1279620C (zh) 2006-10-11
EP1266406A2 (en) 2002-12-18
KR20020079919A (ko) 2002-10-19
TW493280B (en) 2002-07-01
EP2267786A3 (en) 2011-01-12
WO2001065607A3 (en) 2002-05-30
AU2001238287A1 (en) 2001-09-12
WO2001065607A2 (en) 2001-09-07
CN1416597A (zh) 2003-05-07

Similar Documents

Publication Publication Date Title
TWI503952B (zh) 用於高壓場平衡金屬氧化物場效應電晶體的端接結構及其製備方法
US8872264B2 (en) Semiconductor device having a floating semiconductor zone
US7339237B2 (en) Connection, configuration, and production of a buried semiconductor layer
TWI550851B (zh) 具有平面狀通道的垂直功率金氧半場效電晶體
US5688725A (en) Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
US7923804B2 (en) Edge termination with improved breakdown voltage
JP2003529209A (ja) トレンチ二重拡散金属酸化膜半導体トランジスタ構造体
JP4860821B2 (ja) 半導体デバイス製造方法
US6008520A (en) Trench MOSFET with heavily doped delta layer to provide low on- resistance
US7446375B2 (en) Quasi-vertical LDMOS device having closed cell layout
US6768167B2 (en) MIS semiconductor device and the manufacturing method thereof
US20020175412A1 (en) Process for forming MOS-gated power device having segmented trench and extended doping zone
US9287354B2 (en) Semiconductor component and method for producing it
TW201528522A (zh) 金屬帶保護環溝槽短接本體區以縮小端接區之半導體功率元件結構
EP0763259A1 (en) Punch-through field effect transistor
JPH0697450A (ja) トップ・ドレイン・トレンチ形ｒｅｓｕｒｆ ｄｍｏｓトランジスタ構造体
JP2000509916A (ja) 電界効果により制御可能の半導体デバイス
JP2000077663A (ja) 電界効果型半導体装置
JP2008060152A (ja) 半導体装置及びその製造方法
US20020113276A1 (en) High integration density mos technology power device structure
CN101228636B (zh) 功率半导体器件以及制造功率半导体器件的方法
CN112864244A (zh) 超结器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111116

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111216

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120116

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009