JP2005286197A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005286197A JP2005286197A JP2004099898A JP2004099898A JP2005286197A JP 2005286197 A JP2005286197 A JP 2005286197A JP 2004099898 A JP2004099898 A JP 2004099898A JP 2004099898 A JP2004099898 A JP 2004099898A JP 2005286197 A JP2005286197 A JP 2005286197A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode film
- electrode
- semiconductor layer
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 本発明は、はんだ接続時にはんだあるいははんだ作業時のフラックスと電極膜の反応により、保護膜と電極膜間で剥離を起こし、信頼度が低下する問題を解決する。
【解決手段】 nの半導体層2と、n型の半導体層2上に形成される絶縁膜4と、絶縁膜4の開口部を通してn型の半導体層2とショットキー障壁を形成する第1の電極膜7と、第1の電極膜7上に形成され且つ絶縁膜4上に延在する第2の電極膜8と、第2の電極層8の上に形成され且つ前記絶縁膜4上に延在する保護膜5と、保護膜5の開口部を通して前記第2の電極膜8に接触し保護膜5上に延在する第4の電極膜10と、第4の電極膜10上に形成されはんだ接続可能な第3の電極膜9を有するショットキー接合型半導体装置である。逆方向の信頼度を向上できる。本発明はpn接合ダイオードなどのオーミック電極にも応用できる。
【選択図】 図1
【解決手段】 nの半導体層2と、n型の半導体層2上に形成される絶縁膜4と、絶縁膜4の開口部を通してn型の半導体層2とショットキー障壁を形成する第1の電極膜7と、第1の電極膜7上に形成され且つ絶縁膜4上に延在する第2の電極膜8と、第2の電極層8の上に形成され且つ前記絶縁膜4上に延在する保護膜5と、保護膜5の開口部を通して前記第2の電極膜8に接触し保護膜5上に延在する第4の電極膜10と、第4の電極膜10上に形成されはんだ接続可能な第3の電極膜9を有するショットキー接合型半導体装置である。逆方向の信頼度を向上できる。本発明はpn接合ダイオードなどのオーミック電極にも応用できる。
【選択図】 図1
Description
本発明は、はんだ付け可能なパワーデバイス半導体装置であって、特にポリイミド系の樹脂膜を塗布することによって半導体の歩留まり向上、信頼度の向上を図るものである。逆電圧印加時に表面電界が非常に高くなる炭化けい素(以下「SiC」と称する。)半導体などには特に有効である。
半導体装置は、小型、軽量、コスト低減のために、樹脂モールドされることが多い。樹脂の中にはいろいろなイオンが含まれている。このため、外部雰囲気の水分や半導体素子にかかる高電界とあいまって、特性劣化を起こす。したがって、これらイオンの影響から素子を保護する厚い高純度の保護膜が必要となり、保護膜として感光性のポリイミド系の樹脂が使われることが多い。接続をアルミボンディングなどで行う場合と異なり、はんだ付けの場合においては金属表面を活性化するためにフラックスが使われるため、この影響による信頼度低下を避ける工夫が必要となる。
図7は従来の第1の例の構造を説明するための図である(特許文献1、2参照。)。SiC半導体を用いたショットキーダイオードの例である。SiC半導体の基板はシリーズ抵抗を下げるためにn+型の半導体層1の表面に耐圧を確保するのに必要な濃度と厚さを持つn型の半導体層2が形成されている。n+型の半導体層1の裏面には蒸着などの方法によりNiが堆積されており、裏面電極膜11を形成する。裏面電極膜11はn+型の半導体層1との界面でオーミック電極を形成し、本ショットキーダイオードのカソード電極として働く。
n型の半導体層2の表面には絶縁膜4が堆積されている。その中央部には開口部が形成されており、この開口部と開口部周辺の絶縁膜4上に第1の電極膜7が堆積されている。第1の電極膜7はこの開口部を通してn型の半導体層2と接触しショットキー障壁を形成している。
第1の電極膜7は、ショットキーダイオードが使用される電源等の機器における効率を最大にするような障壁高さが選ばれ、さらには信頼度確保の点から金属や金属間化合物あるいはシリサイド等から選ばれる。Ti、Mo、Al、Al−Ti合金などが用いられる例が多い。更に第1の電極膜7上にはんだ接続可能な電極膜9が堆積されている。
第1の電極膜8により形成されるショットキー障壁の周辺部におけるn型の半導体層2の表面にこの層とは逆の導電型であるp型のガードリング領域3が設けられている。p型のガードリング領域3は耐圧と信頼度を高める効果がある。
絶縁膜4は一般に薄いため、本ショットキーダイオードを封止する樹脂中のイオンの影響を遮断できなく、耐圧劣化を招きやすい。n型の半導体層2として炭化けい素を用いる場合、絶縁膜4として品質の高い酸化膜を堆積するのは困難である。また、半導体表面電界強度はけい素などと比較してはるかに高い値となる。p型のガードリング領域3の接合を超えて第1の電極膜7または、はんだ接続可能な電極膜9が絶縁膜4上を延在してオーバレイ構造になっているとしても十分信頼度を確保できない。
封止樹脂や外部雰囲気のイオンの影響を防止するために、はんだ接続可能な電極膜9と絶縁膜4上に保護膜5が堆積される。保護膜5にはポリイミド系の樹脂膜が用いられることが多い。
保護膜5であるポリイミド系の樹脂膜の開口部内にはんだを堆積するとき、はんだ接続可能な第3の電極膜9の表面を活性化するフラックスを用いる。このフラックスは保護膜5であるポリイミド系の樹脂膜とはんだ接続可能な電極膜9の界面にしみ込み両者を剥離させ、保護膜5であるポリイミド系の樹脂膜による信頼性向上の効果を阻害する。
はんだ接続可能な電極膜9にアルミニウムを用い、はんだとフラックスを使わずアルミ線によるボンディング構造をとることも考えられるが、電力用の素子では、電流容量が大きく、n型の半導体層2に対する電流密度が高いため、ボンディング構造部分における電圧降下が大きく実用的でない。
また、図7の構造において保護膜5を用いない構造では、はんだ接続可能な電極膜9の上にはんだが堆積され、組み立て時、接続子がはんだ付けされると、はんだ接続可能な電極膜9周辺がはんだの収縮により接続子に引っ張られる。このため、温度サイクルがかかるとはんだ接続可能な電極膜9周辺において第1の電極膜7が剥離したり、はんだ接続可能な電極膜9周辺における絶縁膜4がn型の半導体層2より剥離したりする現象が起きる。
保護膜5であるポリイミド系の樹脂膜の開口部にはんだが堆積されることから、はんだ付け部分は絶縁膜4の周辺から離れているので、はんだによる応力の絶縁膜4に対する影響は弱くなる。
保護膜5であるポリイミド系の樹脂膜の開口部にはんだが堆積されることから、はんだ付け部分は絶縁膜4の周辺から離れているので、はんだによる応力の絶縁膜4に対する影響は弱くなる。
図8は従来の第2の例による構造を説明するための図である(特許文献3参照。)。SiC半導体を用いたショットキーダイオードの例である。はんだ接続可能な電極膜9と保護膜5の関係は図6と同じ構造になっている。このため、はんだ付け工程において、フラックスが保護膜5であるポリイミド系の樹脂膜とはんだ接続可能な電極膜9の界面にしみ込み両者を剥離させ、保護膜5であるポリイミド系の樹脂膜による信頼性向上の効果を阻害する。
図7、図8の構造においてショットキーダイオードの例を説明したが、第1の電極膜7とn型半導体層2の間にp型半導体領域が存在し、第1の電極膜7がこのp型半導体領域にオーミック接続するpnダイオードについても同様な不具合が生じる。
上記の如く、従来構造のはんだ付けの電極構造を用いた半導体素子において、厚い保護膜を堆積してもはんだ付け時におけるフラックスの影響により、電極膜と保護膜の間で剥離が起こり、信頼度を向上させることができなかった。本発明はフラックスの影響を避ける電極システムを考案し、はんだから発生する応力による電極膜、絶縁物の剥離やクラックを生じさせないようにし、信頼度の高い素子を得るものである。
本発明は、ポリイミド系の樹脂膜などによる保護膜と絶縁膜に接触する電極膜部分をはんだやフラックスに反応しない金属膜とする電極システムとし信頼性を向上させるものである。また、はんだ用電極膜を相対的に狭くすることにより電極膜や絶縁膜にかかるはんだによる応力を緩和し信頼度を向上させる。更にリフトオフ法の適用による簡易な製造方法を提案する。
請求項1記載の発明は、第1導電型の半導体層と、該第1導電型の半導体層上に形成される絶縁膜と、該絶縁膜の開口部を通して前記第1導電型の半導体層とショットキー障壁を形成する第1の電極膜と、該第1の電極膜上に形成され且つ前記絶縁膜上に延在する第2の電極膜と、該第2の電極膜の上に形成され且つ前記絶縁膜上に延在する保護膜と、該保護膜の開口部を通して前記第2の電極膜に接触するはんだ接続可能な第3の電極膜を有する半導体装置である。
請求項2記載の発明は、第1導電型の半導体層と、該第1導電型の半導体層とショットキー障壁を形成する第1の電極膜と、該第1の電極膜上に形成される第2の電極膜と、該第2の電極膜の上に形成され且つ前記第1導電型の半導体層上に延在する保護膜と、該保護膜の開口部を通して前記第2の電極膜に接触するはんだ接続可能な第3の電極膜を有する半導体装置である。
請求項3記載の発明は、前記第1の電極膜は前記第1導電型の半導体層とオーミック接合を形成することを特徴とする請求項1または請求項2のいずれか1項に記載の半導体装置である。
請求項4記載の発明は、前記第3の電極膜は前記保護膜の開口部より内側にあることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置である。
請求項5記載の発明は、前記第3の電極膜と前記第2の電極膜の間には第4の電極膜が形成され、該第4の電極膜は前記保護膜上に延在していることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置である。
請求項6記載の発明は、前記第3の電極膜は前記第2の電極膜より内側に形成されていることを特徴とする請求項5に記載の半導体装置である。
請求項7記載の発明は、前記第2の電極膜はアルミニウムであることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体装置である。
請求項8記載の発明は、前記第2の電極膜と第4の電極膜はアルミニウムであることを特徴とする請求項5または請求項6のいずれか1項に記載の半導体装置である。
請求項9記載の発明は、前記第3の電極膜はニッケルまたは銅もしくはこれらの合金であることを特徴とする請求項1乃至請求項8いずれか1項に記載の半導体装置である。
請求項10記載の発明は、レジスト膜を用いたリフトオフ法により、前記第3の電極膜または前記第3の電極膜と前記第4の電極膜を形成することを特徴とする請求項1乃至請求項9いずれか1項に記載の半導体装置の製造方法である。
請求項11記載の発明は、前記保護膜の上にレジスト膜を塗布し、該レジスト膜を写真処理して開口部を形成し、このレジスト膜をマスクに前記保護膜に開口部を形成し、前記第4の電極膜と前記第3の電極膜を形成した後に、前記レジスト膜を溶解するリフトオフ法により、前記第4の電極膜と第3の電極膜をパターン化することを特徴とする請求項4に記載の半導体装置の製造方法である。
請求項2記載の発明は、第1導電型の半導体層と、該第1導電型の半導体層とショットキー障壁を形成する第1の電極膜と、該第1の電極膜上に形成される第2の電極膜と、該第2の電極膜の上に形成され且つ前記第1導電型の半導体層上に延在する保護膜と、該保護膜の開口部を通して前記第2の電極膜に接触するはんだ接続可能な第3の電極膜を有する半導体装置である。
請求項3記載の発明は、前記第1の電極膜は前記第1導電型の半導体層とオーミック接合を形成することを特徴とする請求項1または請求項2のいずれか1項に記載の半導体装置である。
請求項4記載の発明は、前記第3の電極膜は前記保護膜の開口部より内側にあることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置である。
請求項5記載の発明は、前記第3の電極膜と前記第2の電極膜の間には第4の電極膜が形成され、該第4の電極膜は前記保護膜上に延在していることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置である。
請求項6記載の発明は、前記第3の電極膜は前記第2の電極膜より内側に形成されていることを特徴とする請求項5に記載の半導体装置である。
請求項7記載の発明は、前記第2の電極膜はアルミニウムであることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体装置である。
請求項8記載の発明は、前記第2の電極膜と第4の電極膜はアルミニウムであることを特徴とする請求項5または請求項6のいずれか1項に記載の半導体装置である。
請求項9記載の発明は、前記第3の電極膜はニッケルまたは銅もしくはこれらの合金であることを特徴とする請求項1乃至請求項8いずれか1項に記載の半導体装置である。
請求項10記載の発明は、レジスト膜を用いたリフトオフ法により、前記第3の電極膜または前記第3の電極膜と前記第4の電極膜を形成することを特徴とする請求項1乃至請求項9いずれか1項に記載の半導体装置の製造方法である。
請求項11記載の発明は、前記保護膜の上にレジスト膜を塗布し、該レジスト膜を写真処理して開口部を形成し、このレジスト膜をマスクに前記保護膜に開口部を形成し、前記第4の電極膜と前記第3の電極膜を形成した後に、前記レジスト膜を溶解するリフトオフ法により、前記第4の電極膜と第3の電極膜をパターン化することを特徴とする請求項4に記載の半導体装置の製造方法である。
はんだ付け電極構造を用いるショットキーダイオードやpnダイオードなどの半導体素子において信頼度の高い半導体装置が得られる。特に、逆電圧印加時、電界強度の高い炭化けい素半導体に対して効果がある。
図1は本発明を実施するための最良の形態の構造を説明するための図である。本実施形態は本発明を適用したSiCショットキーダイオードの構造である。SiC半導体の基板はシリーズ抵抗を下げるためにn+型の半導体層1の表面に耐圧を確保するのに必要な濃度と厚さを持つn型の半導体層2が形成されている。n+型の半導体層1の裏面には蒸着によりNiが堆積されており、裏面電極膜11を形成する。裏面電極膜11はn+型の半導体層1との界面でオーミック特性を示し、本ショットキーダイオードのカソード電極として働く。
n型の半導体層2の表面には絶縁膜4が堆積されている。その中央部には開口部が形成されており、この開口部と開口部周辺の絶縁膜4上に第1の電極膜7が堆積されている。第1の電極膜7は開口部を通してn型の半導体層2と接触しショットキー障壁を形成している。
第1の電極膜7は、ショットキー障壁を形成するAl−Ti合金である。第1の電極膜7は絶縁膜4上p型ガードリング領域3の周辺を越してオーバレイ構造に形成される。第1の電極膜7は、ショットキーダイオードが使用される電源等の機器における性能を最大にするような障壁高さが選ばれ、さらに信頼度確保の点から金属や金属間化合物あるいはシリサイド等から選ばれる。Al−Ti合金の他、Ti、Mo、Alなどを用いてもよい。
更に第1の電極膜7上に保護膜と密着性のよく、はんだやフラックスの反応しにくいAlを第2の電極膜8としてを設けた。Alの他、保護膜との密着性のよいTiやCrなどを用いてもよい。
第1の電極膜7により形成されるショットキー障壁の周辺部におけるn型の半導体層2の表面にこの層とは逆の導電型であるp型のガードリング領域3が設けられている。p型のガードリング領域3は耐圧と信頼度を高める効果がある。
絶縁膜4の上と第2の電極膜8の周辺部は保護膜5により覆われている。保護膜5は厚く形成できるポリイミド系の樹脂を用いた。本ショットキーダイオードを封止する樹脂中あるいは外気からのイオンを防いで耐圧劣化を防ぎ、信頼度を確保する。ポリイミド系の樹脂で覆われていない部分は電極膜で覆われているため、封止する樹脂中あるいは外気からのイオンの影響あるいは侵入はない。
保護膜5の開口部における第2の電極膜8上にはんだ接続可能な第3の電極膜9としてNiが設けられている。はんだ接続可能な第3の電極膜9は一般に保護膜5との密着性がよくないため、本実施例においては第2の電極膜8を保護膜5上には設けていない。
はんだ付け工程において、はんだ接続可能な第3の電極膜9の表面を活性化するフラックスを用いる。しかし、保護膜5であるポリイミド系の樹脂に接している第2の電極8はAlであり、フラックスやはんだと反応しにくいので、これらの界面にフラックスがしみ込んだり、はんだがしみ込んだりして両者を剥離させ、保護膜5であるポリイミド系の樹脂膜による信頼性向上の効果を阻害することはない。
第1の電極膜がAlのように絶縁膜4および保護膜5と密着性のよい金属(シリサイドなども含む)の場合、第1の電極膜7と第2の電極膜8を同一金属で、同一工程により堆積することもできる。第1の電極膜7が絶縁膜4と密着性がよくない場合、あるいは、SiCなどの半導体と反応させて堆積するものである場合は、n型の半導体層2の表面にだけ第1の電極膜7を堆積させ絶縁膜4上には堆積させない。絶縁膜4上にはこれと密着のよい第2の電極膜8を堆積させる。第2の電極膜8は第1の電極膜7上にも堆積される。
保護膜5であるポリイミド系の樹脂膜を塗布し、窓開け後Alで構成される第2の電極膜8上に、Niで構成されるはんだ接続可能な第3の電極膜9を堆積する。すなわち、両電極膜の堆積工程は2工程になる。このため、還元性で両者と密着性のよいAlにより構成される第4の電極膜10を設けることもできる。第2の電極膜8と第4の電極膜10は同一金属が望ましいが、第2の電極膜8と第4の電極膜10は還元性で両者と密着性のよい、はんだとフラックスに反応しがたいものが望ましく、両電極膜ともAl,Cr,Tiであるか、あるいはAl,Ti,Crにより選ばれるそれぞれ異なる金属であることが望ましい。
図1の構造における絶縁物4の窓開け端において第1の電極膜7と第2の電極膜8が薄いためにカバレッジが悪くこの不具合から樹脂や外気に含まれるイオンの影響がn型の半導体2に影響を及ぼすときは絶縁膜4上まではんだ接続可能な第3の電極膜9が堆積される構造が望ましい。また、半導体装置が小さく、はんだ接続の接続子を介して外部の応力を受けやすく、半導体基板にクラックを生じさせやすい場合は、はんだ接続可能な第3の電極膜9の面積が大きいほうが望ましい。
はんだ接続可能な第3の電極膜9の面積が、第1の電極7、第2の電極8より大きいと、はんだ接続可能な第3の電極膜9の周辺にはんだによる応力が集中しやすくなる現象が出る。実施例1は、はんだ接続可能な第3の電極膜9を保護膜5まで延在させ、保護膜5との密着性をよくするために、Alにより構成される第4の電極膜10を介在させる。
図2は本発明の実施例1の構造を説明するための図である。本実施例は本発明を適用したSiCショットキーダイオードの構造である。n+型の半導体層1、n型の半導体層2、p型のガードリング領域3、絶縁膜4の構成は発明を実施するための最良の形態と同じなので説明を省略する。
保護膜5の開口部に露出している第2の電極膜8であるAlと保護膜5であるポリイミド系の樹脂周辺上まではんだ接続可能な第3の電極膜9であるNiが配置されている。この界面に第4の電極膜10であるAlを配置し、保護膜5、第4の電極膜10、はんだ接続可能な電極膜9で構成されている。
接続可能な第3の電極膜9であるNiは第2の電極膜8であるAlより内側に狭く形成されている。接続可能な第3の電極膜9であるNiに接続子がはんだ接続された場合に第3の電極膜9の周辺に生じるはんだの収縮応力は広い第2の電極膜8により緩和され、n型の半導体2や絶縁膜4の剥離やクラックが防止できた。
はんだ付け工程において、はんだ接続可能な第3の電極膜9であるNiの表面を活性化するフラックスを用いる。しかし、保護膜5であるポリイミド系の樹脂に接している第4の電極10はAlであり、フラックスやはんだと反応しにくいので、これらの界面にフラックスがしみ込んだり、はんだがしみ込んだりして両者を剥離させ、保護膜5であるポリイミド系の樹脂膜による信頼性向上の効果を阻害することはない。
発明を実施するための最良の形態同様、第2の電極膜8と第4の電極膜10は同一金属であることが望ましく、且つ、第2の電極膜8と第4の電極膜10は還元性で両者と密着性のよい、はんだとフラックスに反応しがたいものが望ましく、両電極膜ともAl,Cr,Tiであるか、またはAl,Ti,Crにより選ばれるそれぞれ異なる金属であることが望ましい。
図3は本発明の実施例2の構造を説明するための図である。本実施例は本発明を適用したSiCショットキーダイオードの構造である。図1の発明を実施するための最良の形態に対して、絶縁膜4が配置されない構造である。n+型の半導体層1、n型の半導体層2、p型のガードリング領域3の構成は発明を実施するための最良の形態と同じであるので説明を省略する。
p型ガードリング領域3で囲まれるn型の半導体層2の表面には第1の電極膜7が堆積されている。第1の電極膜7はn型の半導体層2と接触しショットキー障壁を形成するAl−Ti合金である。また、第1の電極膜7はp型ガードリング領域3間で延在されているが、p型ガードリング領域3の外側のpn接合より内側にある。第1の電極膜7はp型ガードリング領域3に対してオーミック接合を形成する。ただし、pn接合からの少数キャリアの注入を押さえるためにpn接合と逆向きに直列となるショットキー接合であっても構わない。
第1のショットキーダイオードが使用される電源等の機器における性能を最大にするような障壁高さが選ばれ、さらに信頼度確保の点から金属や金属間化合物あるいはシリサイド等から選ばれる。Al−Ti合金の他、Ti、Mo、Alなどを用いてもよい。
更に第1の電極膜7上に保護膜と密着性がよく、はんだやフラックスに反応しにくいAlを第2の電極膜8としてを設けた。Alの他、保護膜との密着性のよいTiやCrなどを用いてもよい。
第1の電極膜7と第2の電極膜8の周辺におけるp型ガードリング領域3、n型の半導体層2の表面は保護膜5により覆われている。保護膜5はn型の半導体層2と第1の電極膜7と第2の電極膜8の境界を保護するように、第1の電極膜7と第2の電極膜8の表面まで延在している。保護膜5は厚く形成できるポリイミド系の樹脂を用いた。このポリイミド系の樹脂により、本ショットキーダイオードを封止する樹脂あるいは外気からのイオンを防ぎ、耐圧劣化を防ぎ、信頼度を確保する。ポリイミド系の樹脂で覆われていない部分は電極膜で覆われているため、封止する樹脂あるいは外気からのイオンの影響あるいは侵入はない。
保護膜5の開口部における第2の電極膜8上にはんだ接続可能な第3の電極膜9としてNiが設けられている。はんだ接続可能な第3の電極膜9は一般に保護膜5との密着性がよくないため、本実施例においては第2の電極膜8を保護膜5上には設けていない。
はんだ付け工程において、はんだ接続可能な第3の電極膜9の表面を活性化するフラックスを用いる。しかし、発明を実施するための最良の形態同様、保護膜5であるポリイミド系の樹脂に接している第2の電極膜8はAlであり、フラックスやはんだと反応しにくいので、これらの界面にフラックスがしみ込んだり、はんだがしみ込んだりして両者を剥離させ、保護膜5であるポリイミド系の樹脂膜による信頼性向上の効果を阻害することはない。
第1の電極膜がAlのように保護膜5との密着性のよい金属(シリサイドなども含む)の場合、第1の電極膜7と第2の電極膜8を同一金属で、同一工程により堆積することもできる。
保護膜5であるポリイミド系の樹脂膜を全面に塗布し、窓開け後Alで構成される第2の電極膜8上に、Niで構成されるはんだ接続可能な第3の電極膜9を堆積する。発明を実施するための最良の形態同様、還元性で両者と密着性のよいAlにより構成される第4の電極膜10を設けることもできる。第2の電極膜8と第4の電極膜10は同一金属が望ましい。また、第2の電極膜8と第4の電極膜10は還元性で両者と密着性のよく、はんだとフラックスに反応しがたいものが望ましく、両電極膜ともAl,Cr,Tiであるか、あるいはAl,Ti,Crにより選ばれるそれぞれ異なる金属であることが望ましい。
図4は本発明の実施例3の構造を説明するための図である。本実施例は本発明を適用したSiCショットキーダイオードの構造であるn+型の半導体層1、n型の半導体層2、p型のガードリング領域3、第1の電極膜7と第2の電極膜8の構成は実施例2と同じなので説明を省略する。
実施例1と同様に、保護膜5の開口部に露出している第2の電極膜8であるAlと保護膜5であるポリイミド系の樹脂周辺上まではんだ接続可能な第3の電極膜9であるNiが配置されている。この界面に第4の電極膜10であるAlを配置し、保護膜5、第4の電極膜10、はんだ接続可能な電極膜9で構成されている。
接続可能な第3の電極膜9であるNiは第2の電極膜8であるAlより内側に狭く形成されている。接続可能な第3の電極膜9であるNiに接続子がはんだ接続された場合に第3の電極膜9の周辺に生じるはんだの収縮応力は広い第2の電極膜8により緩和され、n型の半導体2や保護膜5の剥離やクラックが防止できた。
はんだ付け工程において、はんだ接続可能な第3の電極膜9であるNiの表面を活性化するフラックスを用いる。しかし、保護膜5であるポリイミド系の樹脂に接している第4の電極膜10はAlであり、フラックスやはんだと反応しにくいので、これらの界面にフラックスがしみ込んだり、はんだがしみ込んだりして両者を剥離させ、保護膜5であるポリイミド系の樹脂膜による信頼性向上の効果を阻害することはない。
実施例1同様、第2の電極膜8と第4の電極膜10は同一金属が望ましく、且つ、第2の電極膜8と第4の電極膜10は還元性で両者と密着性のよい、はんだとフラックスに反応しがたいものが望ましい。両電極膜ともAl,Cr,Tiであるか、あるいはAl,Ti,Crにより選ばれるそれぞれ異なる金属であることが望ましい。
上記発明を実施するための最良の形態から実施例3の構造では第2の電極膜8としてをAlを設け、その上に、はんだ接続可能な第3の電極膜9としてNiを設けている。更には、両者の間に第4の電極膜であるAlを配置することもある。AlとNiの選択エッチは困難である。Alをオーバエッチしてしまうと酸化膜4のエッジ部のカバーが不充分となったり、Al膜と保護膜との界面にエッチ液がしみ込んで、剥離を起こしやすくなることもあり、製造工程の余裕度がない。レジスト膜を用いたリフトオフ法を利用することでこの問題点が解決できた。
図5は本発明の実施例4におけるリフトオフの工程を説明するための図である。まず第1に、シリーズ抵抗を下げるために、SiC半導体のn+型の半導体層1の表面に耐圧を確保するのに必要な濃度と厚さを持つn型の半導体層2を形成する。n型の半導体層2と裏面であるn+型の半導体層1の表面に化学蒸着法により、酸化けい素による絶縁膜4を堆積する。
n型の半導体層2表面におけるリング状を示すp型ガードリング領域3に対応する絶縁膜4を写真、エッチング処理により除去し、この部分に露出するn型の半導体層2表面にホウ素またはアルミニウムを注入し、熱処理により、p型ガードリング領域3を形成する。
基板表面に、化学蒸着法により酸化けい素による薄い絶縁膜4を堆積する。次に裏面の酸化膜を除去し、裏面にNi膜を蒸着し、熱処理する。これによりNiによるオーミック特性を示す裏面電極膜11ができる。
表面の絶縁膜4を写真、エッチング処理により、p型ガードリング領域3のほぼ中央から内側の絶縁膜4を除去する。この露出したp型ガードリング領域3とn型の半導体層2表面に加え絶縁膜4上にTi-Alを蒸着し更にこの表面にAlによる第2の電極膜8を蒸着する。この後、写真とエッチング処理により、チップ周辺のTi-Alの電極膜7とAlによる第2の電極膜8電極膜を除去する。本実施例ではこれらの電極膜はp型ガードリング領域3による外側のpn接合をカバーする大きさとし、オーバレイ構造とした。この後、熱処理することにより、電極膜7は良好なショットキー障壁となる。
次に、表面に感光性のポリイミド膜を塗布し写真処理により電極膜の内側の中央部に開口部を作り、熱処理により絶縁膜としての特性を安定させる。ポリイミド膜は絶縁膜4上と電極膜周辺を覆う保護膜5となる。ポリイミド膜の除去は現像液によるので、電極膜はエッチングされない。
次に、Niのパターン化にエッチング液を使用しないためにリフトオフ法を用いる。表面全面にレジスト膜6を塗布し、Niを残す部分の窓開けを写真工程により行う。レジスト膜6の除去は現像液によるので、電極膜はエッチングされない。
これらの表面にNiを蒸着する。図5に示されるように、蒸着によるNi膜はレジスト膜6や金属表面には堆積するが、レジスト膜6側面にはつきにくい。この状態で、レジスト膜6を現像液で除去するとレジスト膜6と共にレジスト膜6上のNi膜も除去され、Niで構成されるはんだ接続可能な第3の電極膜9ができる。
これらの表面にNiを蒸着する。図5に示されるように、蒸着によるNi膜はレジスト膜6や金属表面には堆積するが、レジスト膜6側面にはつきにくい。この状態で、レジスト膜6を現像液で除去するとレジスト膜6と共にレジスト膜6上のNi膜も除去され、Niで構成されるはんだ接続可能な第3の電極膜9ができる。
Alをオーバエッチしてしまうと酸化膜4のエッジ部のカバーが不充分となったり、Ai膜と保護膜との界面にエッチ液がしみ込んで、剥離を起こしやすくなることもあり、製造工程の余裕度がない。レジスト膜6を用いたリフトオフ法を利用することでこの問題点が解決できた。第2の電極膜8はAlであり、はんだ工程で、はんだやフラックスが電極膜と保護膜の間に入り込んで、信頼度を低下させることもない。
本実施例では、Niで構成されるはんだ接続可能な第3の電極膜9が保護膜5より内側にある、図1に示した構造の発明を実施するための最良の形態に対応する構造に対する製造方法を述べたが、レジスト膜6の開口部を保護膜5の上まで広くすれば、図2に示す構造にも適用できる。この場合も、環境に悪影響を与える強酸によるエッチングなどを用いず、現像液で、金属が除去できることになる。
上記発明を実施するための最良の形態から実施例3の構造では第2の電極膜8としてをAlを設け、その上に、はんだ接続可能な第3の電極膜9としてNiを設けている。更には、両者の間に第4の電極膜であるAlを配置することもある。AlとNiの選択エッチは困難である。Alをオーバエッチしてしまうと酸化膜4のエッジ部のカバーが不充分となったり、Al膜と保護膜との界面にエッチ液がしみ込んで、剥離を起こしやすくなることもあり、製造工程の余裕度がない。レジスト膜6を用いたリフトオフ法を利用することでこの問題点が解決できた。
図6は本発明の実施例5におけるリフトオフ工程を説明するための図である。ポリイミドの塗布までは実施例4と同じである。パターン化する前にこの表面にレジスト膜6を塗布し、レジスト膜6にはんだ接続可能な第3の電極膜9に対応する部分のを窓開けする。このマスクを用いポリイミドポリイミド系の樹脂膜をエッチングすると図6に示すように若干レジスト膜6より広くなった保護膜5が形成される。保護膜5に対してレジスト膜6がひさしのようになっている。
これらの表面にNiによるを蒸着する。図6に示されるように、Ni膜はレジスト膜6や金属表面には堆積するが、レジスト膜6側面にはつきにくい。特にひさしのところで段差切れを起こし、レジスト膜6の現像液が入りやすいようになっている。この状態で、レジスト膜6を現像液で除去するとレジスト膜6と共にレジスト膜6上のNi膜も除去され、Niで構成されるはんだ接続可能な第3の電極膜9ができる。
Alをオーバエッチしてしまうと酸化膜4のエッジ部のカバーが不充分となったり、Al膜と保護膜5との界面にエッチ液がしみ込んで、剥離を起こしやすくなることもあり、製造工程の余裕度がない。レジスト膜6を用いたリフトオフ法を利用することでこの問題点が解決できた。第2の電極膜はAlであり、はんだ工程で、はんだやフラックスが金属電極膜と保護膜5の間に入り込んで、信頼度を低下させることもない。
本実施例では、Niで構成されるはんだ接続可能な第3の電極膜9が保護膜5より内側にある、図1に示した構造の発明を実施するための最良の形態に対応する構造に対する製造方法を述べた。レシスト膜、ポリイミド系の樹脂膜の写真工程が一度で済む。
本実施例において半導体基板についてSiCを用いた例を説明したが、これ以外の半導体、例えば、Si等にも本発明は適用できる。また、ショットキーダイオードに限定されず、ショットキー接合部対応する部分に基板と反対の導電型領域が存在するpn接合があっても、また、ショットキー接合部がオーミック接触であり、他のデバイスに応用されるものであっても本発明に属す。
本発明ははんだ付け接続可能な電力用ショットキーダイオードやpn接合ダイオードの信頼性を向上させるものであり、電源装置などに広く適用できる。また電力用のダイオードに限らず電力用のトランジスタ、FET、IGBT、サイリスタなどのはんだ接続可能なオーミック電極、ショットキー電極としても応用でき、これらの素子の信頼度を向上でき、産業上利用性が大きいものである。
1:n+型の半導体層
2:n型の半導体層
3:p型のガードリング領域
4:絶縁膜
5:保護膜
6:レジスト膜
7:第1の電極膜
8:第2の電極膜
9:はんだ接続可能な第3の電極膜
10:第4の電極膜
11:裏面電極膜
2:n型の半導体層
3:p型のガードリング領域
4:絶縁膜
5:保護膜
6:レジスト膜
7:第1の電極膜
8:第2の電極膜
9:はんだ接続可能な第3の電極膜
10:第4の電極膜
11:裏面電極膜
Claims (11)
- 第1導電型の半導体層と、該第1導電型の半導体層上に形成される絶縁膜と、該絶縁膜の開口部を通して前記第1導電型の半導体層とショットキー障壁を形成する第1の電極膜と、該第1の電極膜上に形成され且つ前記絶縁膜上に延在する第2の電極膜と、該第2の電極膜の上に形成され且つ前記絶縁膜上に延在する保護膜と、該保護膜の開口部を通して前記第2の電極膜に接触するはんだ接続可能な第3の電極膜を有する半導体装置。
- 第1導電型の半導体層と、該第1導電型の半導体層とショットキー障壁を形成する第1の電極膜と、該第1の電極膜上に形成される第2の電極膜と、該第2の電極膜の上に形成され且つ前記第1導電型の半導体層上に延在する保護膜と、該保護膜の開口部を通して前記第2の電極膜に接触するはんだ接続可能な第3の電極膜を有する半導体装置。
- 前記第1の電極膜は前記第1導電型の半導体層とオーミック接合を形成することを特徴とする請求項1または請求項2のいずれか1項に記載の半導体装置。
- 前記第3の電極膜は前記保護膜の開口部より内側にあることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置。
- 前記第3の電極膜と前記第2の電極膜の間には第4の電極膜が形成され、該第4の電極膜は前記保護膜上に延在していることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置。
- 前記第3の電極膜は前記第2の電極膜より内側に形成されていることを特徴とする請求項5に記載の半導体装置。
- 前記第2の電極膜はアルミニウムであることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体装置。
- 前記第2の電極膜と第4の電極膜はアルミニウムであることを特徴とする請求項5または請求項6のいずれか1項に記載の半導体装置。
- 前記第3の電極膜はニッケルまたは銅もしくはこれらの合金であることを特徴とする請求項1乃至請求項8いずれか1項に記載の半導体装置。
- レジスト膜を用いたリフトオフ法により、前記第3の電極膜または前記第3の電極膜と前記第4の電極膜を形成することを特徴とする請求項1乃至請求項9いずれか1項に記載の半導体装置の製造方法。
- 前記保護膜の上にレジスト膜を塗布し、該レジスト膜を写真処理して開口部を形成し、このレジスト膜をマスクに前記保護膜に開口部を形成し、前記第4の電極膜と第3の電極膜を形成した後に、前記レジスト膜を溶解するリフトオフ法により、前記第4の電極膜と前記第3の電極膜をパターン化することを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004099898A JP2005286197A (ja) | 2004-03-30 | 2004-03-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004099898A JP2005286197A (ja) | 2004-03-30 | 2004-03-30 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005286197A true JP2005286197A (ja) | 2005-10-13 |
Family
ID=35184212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004099898A Pending JP2005286197A (ja) | 2004-03-30 | 2004-03-30 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005286197A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008518445A (ja) * | 2004-10-21 | 2008-05-29 | インターナショナル レクティファイアー コーポレイション | 炭化ケイ素デバイス用のはんだ付け可能上部金属 |
JP2009094392A (ja) * | 2007-10-11 | 2009-04-30 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
JP2009231321A (ja) * | 2008-03-19 | 2009-10-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2009545885A (ja) * | 2006-07-31 | 2009-12-24 | ヴィシェイ−シリコニックス | SiCショットキーダイオード用モリブデンバリア金属および製造方法 |
JP2010232323A (ja) * | 2009-03-26 | 2010-10-14 | Shin Etsu Handotai Co Ltd | 電極及びその形成方法、半導体シリコンウェーハ、並びに半導体デバイス |
JP2013062518A (ja) * | 2006-01-12 | 2013-04-04 | Cree Inc | 炭化ケイ素デバイス用のエッジ終端構造およびエッジ終端構造を含む炭化ケイ素デバイスの製造方法 |
CN104347404A (zh) * | 2013-07-31 | 2015-02-11 | 无锡华润上华半导体有限公司 | 一种绝缘栅双极性晶体管的制造方法 |
DE102014216989A1 (de) | 2013-08-28 | 2015-03-05 | Mitsubishi Electric Corporation | Siliziumcarbid-Halbleitervorrichtung |
DE102015207981A1 (de) | 2014-04-30 | 2015-11-05 | Mitsubishi Electric Corporation | Siliziumcarbid-Halbleitervorrichtung |
JP2015204332A (ja) * | 2014-04-11 | 2015-11-16 | 豊田合成株式会社 | 半導体装置、半導体装置の製造方法 |
US9412880B2 (en) | 2004-10-21 | 2016-08-09 | Vishay-Siliconix | Schottky diode with improved surge capability |
US9419092B2 (en) | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
US9472403B2 (en) | 2005-03-04 | 2016-10-18 | Siliconix Technology C.V. | Power semiconductor switch with plurality of trenches |
US9627553B2 (en) | 2005-10-20 | 2017-04-18 | Siliconix Technology C.V. | Silicon carbide schottky diode |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH036817A (ja) * | 1989-06-05 | 1991-01-14 | Sanken Electric Co Ltd | 半導体素子の多層電極の製造方法 |
JPH0373573A (ja) * | 1989-08-14 | 1991-03-28 | Sanken Electric Co Ltd | シヨットキバリア半導体装置 |
JPH04137042U (ja) * | 1991-03-05 | 1992-12-21 | 新電元工業株式会社 | 半導体装置 |
JP2000068231A (ja) * | 1998-08-25 | 2000-03-03 | Hitachi Ltd | 半導体装置の電極形成方法 |
-
2004
- 2004-03-30 JP JP2004099898A patent/JP2005286197A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH036817A (ja) * | 1989-06-05 | 1991-01-14 | Sanken Electric Co Ltd | 半導体素子の多層電極の製造方法 |
JPH0373573A (ja) * | 1989-08-14 | 1991-03-28 | Sanken Electric Co Ltd | シヨットキバリア半導体装置 |
JPH04137042U (ja) * | 1991-03-05 | 1992-12-21 | 新電元工業株式会社 | 半導体装置 |
JP2000068231A (ja) * | 1998-08-25 | 2000-03-03 | Hitachi Ltd | 半導体装置の電極形成方法 |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9515135B2 (en) | 2003-01-15 | 2016-12-06 | Cree, Inc. | Edge termination structures for silicon carbide devices |
US9412880B2 (en) | 2004-10-21 | 2016-08-09 | Vishay-Siliconix | Schottky diode with improved surge capability |
JP2008518445A (ja) * | 2004-10-21 | 2008-05-29 | インターナショナル レクティファイアー コーポレイション | 炭化ケイ素デバイス用のはんだ付け可能上部金属 |
US9496421B2 (en) | 2004-10-21 | 2016-11-15 | Siliconix Technology C.V. | Solderable top metal for silicon carbide semiconductor devices |
US9419092B2 (en) | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
US9472403B2 (en) | 2005-03-04 | 2016-10-18 | Siliconix Technology C.V. | Power semiconductor switch with plurality of trenches |
US9627553B2 (en) | 2005-10-20 | 2017-04-18 | Siliconix Technology C.V. | Silicon carbide schottky diode |
JP2013062518A (ja) * | 2006-01-12 | 2013-04-04 | Cree Inc | 炭化ケイ素デバイス用のエッジ終端構造およびエッジ終端構造を含む炭化ケイ素デバイスの製造方法 |
JP2009545885A (ja) * | 2006-07-31 | 2009-12-24 | ヴィシェイ−シリコニックス | SiCショットキーダイオード用モリブデンバリア金属および製造方法 |
US9627552B2 (en) | 2006-07-31 | 2017-04-18 | Vishay-Siliconix | Molybdenum barrier metal for SiC Schottky diode and process of manufacture |
DE102008047159B4 (de) * | 2007-10-11 | 2013-12-19 | Mitsubishi Electric Corp. | Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung |
US8377811B2 (en) | 2007-10-11 | 2013-02-19 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor device |
JP2009094392A (ja) * | 2007-10-11 | 2009-04-30 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
US7825017B2 (en) | 2008-03-19 | 2010-11-02 | Denso Corporation | Method of making silicon carbide semiconductor device having multi-layered passivation film with uneven surfaces |
JP4535151B2 (ja) * | 2008-03-19 | 2010-09-01 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP2009231321A (ja) * | 2008-03-19 | 2009-10-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2010232323A (ja) * | 2009-03-26 | 2010-10-14 | Shin Etsu Handotai Co Ltd | 電極及びその形成方法、半導体シリコンウェーハ、並びに半導体デバイス |
CN104347404A (zh) * | 2013-07-31 | 2015-02-11 | 无锡华润上华半导体有限公司 | 一种绝缘栅双极性晶体管的制造方法 |
US9184307B2 (en) | 2013-08-28 | 2015-11-10 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
DE102014216989A1 (de) | 2013-08-28 | 2015-03-05 | Mitsubishi Electric Corporation | Siliziumcarbid-Halbleitervorrichtung |
JP2015204332A (ja) * | 2014-04-11 | 2015-11-16 | 豊田合成株式会社 | 半導体装置、半導体装置の製造方法 |
US9324806B2 (en) | 2014-04-30 | 2016-04-26 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
KR20150125568A (ko) | 2014-04-30 | 2015-11-09 | 미쓰비시덴키 가부시키가이샤 | 탄화 규소 반도체장치 |
DE102015207981A1 (de) | 2014-04-30 | 2015-11-05 | Mitsubishi Electric Corporation | Siliziumcarbid-Halbleitervorrichtung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101740382B (zh) | 形成半导体器件的方法 | |
JP2005286197A (ja) | 半導体装置およびその製造方法 | |
JP2013239607A (ja) | 半導体装置 | |
JP2007019412A (ja) | 半導体装置およびその製造方法 | |
JP2010272711A (ja) | 半導体デバイスとその製造方法 | |
US9224698B1 (en) | Semiconductor device | |
JP6110029B2 (ja) | 半導体装置及びその製造方法 | |
JP2007019215A (ja) | 半導体装置及びその製法 | |
WO2008023687A1 (fr) | DISPOSITIF SEMI-CONDUCTEUR AU SiC ET SON PROCÉDÉ DE FABRICATION | |
JP2008235728A (ja) | 半導体装置 | |
CN107615463B (zh) | 半导体装置的制造方法 | |
JP6579989B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5593619B2 (ja) | ショットキーバリアダイオードとその製造方法 | |
CN100578809C (zh) | SiC器件的可焊接顶层金属 | |
JP2005019798A (ja) | モールド型半導体装置及びその製造方法 | |
JP2022179627A (ja) | 半導体素子および半導体装置 | |
JP2008085199A (ja) | 半導体装置 | |
JP4604633B2 (ja) | 半導体装置とその製造方法 | |
JP3858693B2 (ja) | 半導体素子の製造方法 | |
WO2016150583A1 (en) | Power semiconductor device and power semiconductor module comprising a power semiconductor device | |
JP6080961B2 (ja) | 半導体装置およびその製造方法 | |
CN114467165A (zh) | 半导体装置 | |
JP2008085190A (ja) | 半導体装置 | |
JP4962409B2 (ja) | 半導体装置及びその製法 | |
JPH03177069A (ja) | ショットキー・バリア・ダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101109 |