JP2000068231A - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JP2000068231A JP2000068231A JP10238096A JP23809698A JP2000068231A JP 2000068231 A JP2000068231 A JP 2000068231A JP 10238096 A JP10238096 A JP 10238096A JP 23809698 A JP23809698 A JP 23809698A JP 2000068231 A JP2000068231 A JP 2000068231A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- metal layer
- forming
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/26145—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
選択的に再現性良く形成出来る、半導体装置の電極形成
方法を提供する。 【解決手段】保護膜をス
Description
成方法に係わり、特に半導体基板の表面に複数の層から
形成される電極を、エッチング処理を施さなくとも選択
的に再現性良く形成する電極形成方法に関する。
る例えば、ダイオードなどは半導体基板の一方の表面に
アノード電極、またその裏面にはカソード電極を形成し
た縦型構造となっている。このアノード電極とカソード
電極はそれぞれ外部の金属から形成されている固定部材
に半田溶融法にて接続固定されている。
極は複数の金属層から形成されるが、カソード電極は半
導体基板の裏面全体に形成するのに対し、アノード電極
はその電極端部において半導体基板内部の電界緩和構造
(フィールドプレート構造)を有しており半導体基板表
面に選択的に形成する必要がある。
方法としては、電極となる金属層を堆積した後にホトリ
ソグラフィー処理を施しエッチングにより形成する方法
が一般的に適用されている。
属層である例えば、アルミニウム膜,クロム膜,ニッケ
ル膜,銀膜が提案されているが、これら全てを半導体基
板に堆積した後、前述のリソグラフィー処置を施した後
にエッチングするためには、それぞれの膜に応じたエッ
チング手法を連続して施す必要があり工程数の増加につ
ながり実用的には不向きである。
施さなくとも選択的に形成する実用的な方法としては、
リフトオフ法による形成方法が広く知られている。図2
(a)〜(d)はリフトオフ法による電極形成方法を段階
的に示した断面図である。
10を形成した後に、絶縁膜10を選択的に除去し、半
導体基板1の一部を露出させ、この露出した半導体基板
1にオーミック接続する金属100を選択的に形成す
る。
縁膜10の表面に保護膜11とフォトレジスト膜12を
形成する。
真製版法で所定の領域に窓あけを施し、保護膜11の一
部を露出させた後、フォトレジスト膜12をマスクとし
て保護膜11を等方性エッチングし金属層100の一部
を露出させ、上面から金属層110を堆積させる。
に浸すことにより、フォトレジスト膜12及びフォトレ
ジスト膜12の上面に堆積した金属層100を同時に除
去し、金属層100を選択的に形成する。
サ領域として活用し、フォトレジスト膜と半導体基板側
に堆積した金属層を完全に分断させフォトレジスト膜上
に堆積した金属層のみ除去し半導体基板側に堆積した金
属層のみを選択的に形成する方法である。
「超LSI技術」P298〜299(オーム社出版,垂
井康夫編)に論じられている。
ば、上記の方法においては堆積する金属層の膜厚に比し
てスペーサ領域として活用する保護膜は金属層以上の十
分なる膜厚を有しないとフォトレジスト膜が再現性良く
除去出来ない事が明らかとなった。
は、外部の金属から形成された固定部材に半田溶融法に
より固定接続される。一般に半田溶融法により固定され
る電極は複数の金属膜から形成されており、幾つかの必
要とされる特性を有しなければならない。その特性と
は、各層間で密着性が良く剥がれないこと半田の半
導体基板側への拡散を防止すること半田の濡れ性がよ
いことなどである。
はクロム膜,ニッケル膜,銀膜からなる金属層が従来よ
り適用されているが、その膜厚はそれぞれの金属膜が所
定の特性を満足するために最小でも10000Å必要で
ある。
れた固定部材に半田溶融法にて固定されたのち多くの場
合はエポキシ樹脂などで密封される。そのため、エポキ
シ樹脂から表面を保護する目的で保護膜を有している。
保護膜としては、常圧CVDにより形成するシリコン酸
化膜、またはプラズマCVDにより形成するシリコン窒
化膜などが適用されている。
においてスペーサーとして適用するために金属層に比し
て十分な膜厚で形成すると、シリコン酸化膜では膜自身
にクラックなどが発生し保護膜としての機能が低下する
という問題点があり、シリコン窒化膜では膜自身の応力
により半導体基板に反りが発生し、膜形成後の製造工程
において製造装置上で搬送出来ない,真空吸着しないな
ど生産性を低下させるなどの問題点がある。
形成方法に関し、特に保護膜をスペーサーとして適用す
るリフトオフ法において保護膜の機能低下,生産性低下
させることなくスペーサーとして適用出来る保護膜を有
した半導体装置の電極形成方法を提供することにある。
の電極形成方法を提供するために、保護膜を堆積する電
極の膜厚に比して2倍以上を有して形成し、この時の保
護膜はポリイミド膜とすることを特徴とする。
ついてその作用に関し以下に説明する。
れる電極としてクロム膜,ニッケル膜,銀膜の3層膜1
0000Åを高耐圧大電流半導体装置であるダイオード
のアノード電極として適用するために、リフトオフ法に
よる電極形成の再現性を保護膜の厚みに関して実験を重
ねた結果以下の知見を得た。
Åまで変化させ、フォトレジスト除去処理を施した後、
外観検査を実施し所定の領域以外に残存する金属層の有
無を調査し、残存金属層が無い物を電極形成出来たもの
を良とし残存金属が有ったものを不良とし、幾つかの試
料で実験を重ね、(良の試料数)/(全試料数)より百
分率から成功率として求めた結果を図3に示す。本結果
より、堆積する金属層厚10000Åに対し、保護膜厚
は20000Å以上有すれば再現性良く電極形成が可能
となる。すなわち、堆積する金属層の膜厚を1とした場
合、スペーサーとして適用する保護膜の膜厚は2以上つ
まり、金属層の膜厚に比して保護膜の膜厚は2倍以上有
すれば再現性良く電極形成が可能になる。スペーサーと
しての保護膜の膜厚が十分確保出来れば、フォトレジス
ト膜開口部において、フォトレジスト膜と半導体基板側
に堆積した金属層との空間が広くなり、フォトレジスト
膜除去処理時にフォトレジスト剥離液が容易にフォトレ
ジスト膜と保護膜界面に侵入出来る事になり、再現性良
く電極形成が可能となる。
ら、ゲル状態のポリイミドを回転させた半導体基板表面
に滴下させながら塗布し、塗布した後に半導体基板に加
熱処理を施すことで硬化させポリイミド膜を形成出来
る。ゲル状のポリイミドは粘度が低いため厚膜化形成に
有利に作用する特性を示すため、上記形成方法により一
回の処理で20000Å〜30000Åのポリイミド膜
を形成出来る。上記形成方法を繰り返し実施すればさら
に膜厚の厚いポリイミド膜の形成が可能である。また、
ポリイミド膜は元はゲル状の有機化合物であるから、加
熱処理で硬化させた後であっても、シリコン酸化膜やシ
リコン窒化膜と比べて格段に柔らかい性質を有している
から、上記形成方法により40000Å〜60000Å
のポリイミド膜を形成する程度で膜自身にクラックが発
生することはない。さらに、膜自身が柔らかい性質は半
導体基板に対し引っ張り応力を示す作用を殆ど呈さない
ので、半導体基板に反りは殆ど発しない。
ば、膜自身にクラック等を発生させることなく、かつ半
導体基板に反りを発生させることなく堆積する金属層の
2倍以上の膜厚で形成出来るので、再現性良く電極形成
が可能となる。
例を説明する。
を、接合部にショットキー接合とPN接合を繰り返し形
成したダイオードに適用した製造工程を段階的に示した
断面図である。尚、図にはダイオードの主要部である整
流部を主に示してある。
面にN型半導体基板3より低不純物濃度なN型低濃度層
2を形成する。次に、N型低濃度層2の一方の主面であ
る、N型半導体基板3と接する面と対向する面に(以下
表面とする)シリコン酸化膜を形成し、このシリコン酸
化膜を選択的に除去したのちイオン注入法によりボロン
を注入して熱処理及び酸化処理を連続して施し、P型高
濃度層4とシリコン酸化膜10aを形成する。
の主面である、N型低濃度層2と接する面に対向する面
と(以下裏面とする)N型低濃度層2の表面最外周部に
選択的にN型高濃度層(図には示していないが)を形成
し、シリコン酸化膜10a上にCVD法によりシリコン
酸化膜11を堆積させる。しかるのち、シリコン酸化膜
10a及び11を選択的に除去し、N型低濃度層2の表
面及びP型高濃度層4の表面を露出させ、アルミニウム
を主成分とする層を堆積しアルミニウム層を選択的に除
去することでアルミニウム電極101を形成する。
ン酸化膜11の表面にスピン塗布法でゲル状のポリイミ
ドを塗布し200℃3分の熱処理を施すことで2300
0Åのポリイミド膜を形成し、このポリイミド塗布〜熱
処理を連続して2回繰り返し46000Åのポリイミド
膜13を形成した後、350℃,30分の熱処理を施し
ポリイミド膜13上にフォトレジスト膜12を形成す
る。
製版法により窓あけを施し、ポリイミド膜13の一部を
露出させた後、等方性エッチング処理によりポリイミド
膜13を除去してアルミニウム電極101の表面を露出
させる。しかる後、アルミニウム電極101上及びフォ
トレジスト膜12上にクロム膜1800Å,ニッケル膜
6000Å,銀膜2500Åを順次堆積して形成した金
属層120を堆積可能な装置を用いて堆積する。
板を110℃に加熱したフォトレジスト剥離液に20分
浸し、フォトレジスト膜12を除去すると共に、フォト
レジスト膜12上に堆積した金属膜120を除去した後
アルミニウム電極101と、金属層120からなる表面
電極を形成し、N型半導体基板3の裏面をフッ化水素:
水=1:50の溶液で洗浄処理し、アルミニウム,クロ
ム,ニッケル,銀膜が堆積可能な装置を用いてアルミニ
ウム膜10000Å,クロム膜1800Å,ニッケル膜
6000Å,銀膜2500Åを順次堆積し裏面電極とし
て金属層130を形成したのち、420℃,30分の熱
処理を施し金属層120及び130の各金属層間に合金
層を形成させ各金属層間の接触抵抗を低減させる。
れたダイオードの表面電極形成後の外観検査結果を下記
する。外観検査の内容は前述の通りであり、本発明の形
成方法で100枚の試作を実施し不良率は0%となり既
に図3に示した通り成功率100%で表面電極を形成す
ることができた。また、保護膜形成後においても製造装
置上で搬送トラブルや真空吸着トラブルなどを呈するこ
ともなく、再現性良く表面電極を形成することができ
た。
リイミド膜で形成しているから、形成する電極の膜厚1
0300Åに対し4倍以上の46000Åの膜厚にて保
護膜を形成しスペーサーとして適用出来ることにより達
成されたものである。
成されたダイオードの表面電極構造について下記する。
は、アルミニウム電極101と金属層120を直接接触
して構成されているからアルミニウム電極101と金属
層120は電気的には等価である。従って、先に形成す
るアルミニウム電極を選択的に形成していることにより
電極端部にフィールドプレート構造を有することが可能
となり、電極端部で電界緩和が達成され、高耐圧なダイ
オードを形成出来るものとした。
N型低濃度層2の表面に選択的にP型高濃度層4を形成
しアルミニウム電極101を直接接触させているから、
N型低濃度層2とアルミニウム電極101の接触部では
ショットキー接触、P型高濃度層4とアルミニウム電極
101の接触部ではオーミック接触となり、ショトキー
接合とPN接合を有する構造である。理想的なショット
キー接合を形成する場合、その接合界面に異物等を介在
させないで接合を形成する配慮が必要であり、本発明の
表面電極形成では先にアルミニウム電極を形成すること
でフォトレジスト等からの異物を介在させることなくシ
ョットキー接合を形成できるものとした。ショットキー
接合のn値(ショットキー接合が理想状態に近く形成さ
れているかを調べる数値であり理想状態に近い場合n値
=1〜1.04 を示す)を調べた所1.01 であり、本
発明の表面電極形成方法にて良好なショットキー接合と
PN接合を有するダイオードを形成することができた。
ー接合とPN接合を有するダイオードを搭載した表面実
装型半導体装置について下記する。
キー接合とPN接合を有するダイオードを搭載した表面
実装型半導体装置の要部拡大縦断面図である。
合とPN接合を有するダイオードペレット20と、この
ペレット20が半田層21を介して接続されている金属
からなる固定部材として上リードフレーム22と下リー
ドフレーム23を備えており上リードフレーム22と下
リードフレーム23の一部を除きエポキシ樹脂24によ
り樹脂封止されている。ペレット20については、図1
(d)に示した構造となっており、半田層21を介して
上リードフレーム22と接続されているのが表面電極
で、半田層を介して下リードフレーム23と接続されて
いるのが裏面電極である。本実施例で形成されたペレッ
ト20は表面電極、裏面電極はそれぞれ半田溶融法にて
接続される電極として必要な特性を備えたクロム膜,ニ
ッケル膜,銀膜を備えているから表面実装型半導体装置
に搭載する事が可能となる。
PN接合を有するダイオードについて形成した例を示し
たが、本発明の電極形成方法はこれに限るものではな
く、ショットキー接合ダイオード及びPN接合ダイオー
ドのそれぞれに適用しても同様の効果を得ることが出来
る。
ドに限らず外部の金属からなる固定部材に半田溶融法に
て固定接続される半導体装置全てにおいて適用しても同
様な効果が得ることができる。
ーとして金属層を選択的に形成する半導体装置の電極形
成方法において、金属層の膜厚に比して保護膜をポリイ
ミド膜として2倍以上の膜厚で形成していることによ
り、再現性良く金属層を選択的に形成できるようにな
り、外部の金属からなる固定部材に半田溶融法にて固定
接続出来る半導体装置が得られる。
した断面図。
的に示した断面図。
装型半導体装置の要部拡大縦断面図。
板、4…P型高濃度層、10,10a…シリコン酸化
膜、11…CVD法形成のシリコン酸化膜、12…フォ
トレジスト膜、13…ポリイミド膜、20…ダイオード
ペレット、21…半田層、22…上リードフレーム、2
3…下リードフレーム、24…エポキシ樹脂、100…
金属、101…アルミニウム電極、110…金属層、1
20…クロム,ニッケル,銀からなる金属層、130…
アルミニウム,クロム,ニッケル,銀からなる金属層。
Claims (1)
- 【請求項1】半導体基板の主面上の一部に接する第一の
金属層を選択的に形成する第一の工程と、 該第一の金属層の表面を含む該半導体基板の主面側全て
の表面を覆う保護膜を形成する第二の工程と、 該第一の金属層に接する保護膜の一部の表面を露出させ
るフォトレジスト膜を形成し、露出した保護膜を除去し
第一の金属層の一部を露出させる第三の工程と、 露出した第一の金属層表面とフォトレジスト膜に、少な
くともニッケル膜を含む多層膜からなる第二の金属層を
堆積する第四の工程と、 該フォトレジスト膜をフォトレジスト剥離液により除去
し、かつ同時にフォトレジスト膜表面に堆積した第二の
金属層を除去する第5の工程を備え、 該保護膜を有機保護膜にて形成し、かつ有機保護膜の膜
厚を第二の金属層の膜厚に対し少なくとも二倍以上の膜
厚にて形成する半導体装置の電極形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23809698A JP3936475B2 (ja) | 1998-08-25 | 1998-08-25 | 半導体装置の電極形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23809698A JP3936475B2 (ja) | 1998-08-25 | 1998-08-25 | 半導体装置の電極形成方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000068231A true JP2000068231A (ja) | 2000-03-03 |
JP2000068231A5 JP2000068231A5 (ja) | 2005-11-04 |
JP3936475B2 JP3936475B2 (ja) | 2007-06-27 |
Family
ID=17025120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23809698A Expired - Lifetime JP3936475B2 (ja) | 1998-08-25 | 1998-08-25 | 半導体装置の電極形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3936475B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005286197A (ja) * | 2004-03-30 | 2005-10-13 | Shindengen Electric Mfg Co Ltd | 半導体装置およびその製造方法 |
FR2994505A1 (fr) * | 2012-08-08 | 2014-02-14 | Bosch Gmbh Robert | Diode inseree tres resistante a des alternances de temperature |
-
1998
- 1998-08-25 JP JP23809698A patent/JP3936475B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005286197A (ja) * | 2004-03-30 | 2005-10-13 | Shindengen Electric Mfg Co Ltd | 半導体装置およびその製造方法 |
FR2994505A1 (fr) * | 2012-08-08 | 2014-02-14 | Bosch Gmbh Robert | Diode inseree tres resistante a des alternances de temperature |
Also Published As
Publication number | Publication date |
---|---|
JP3936475B2 (ja) | 2007-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5415650B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JPS60201666A (ja) | 半導体装置 | |
US20190067225A1 (en) | Semiconductor device and method of manufacturing the same | |
JP3339552B2 (ja) | 半導体装置及びその製造方法 | |
JPS62213177A (ja) | 電気デバイス製作時の短絡防止方法 | |
JP2003332562A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4800239B2 (ja) | 半導体装置の製造方法 | |
JPS61234041A (ja) | 半導体装置及びその製造方法 | |
JP2000068231A (ja) | 半導体装置の電極形成方法 | |
US11158657B2 (en) | Ray detector array substrate, manufacturing method thereof, and ray detector | |
JPS59117115A (ja) | 半導体装置の製造方法 | |
US6518197B2 (en) | Method for manufacturing semiconductor device | |
JP3339549B2 (ja) | ガラス被覆半導体装置及びその製造方法 | |
JP3310127B2 (ja) | 半導体装置及びその製造方法 | |
JP3858693B2 (ja) | 半導体素子の製造方法 | |
JP5548527B2 (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP3340648B2 (ja) | 半導体装置の電極形成方法 | |
US20230178663A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP3439415B2 (ja) | 半導体装置の製造方法 | |
JP4175157B2 (ja) | 炭化珪素半導体装置とその製造方法 | |
JP2587570B2 (ja) | 多結晶シリコン薄膜トランジスタおよびその製造方法 | |
JPH0951098A (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH10261658A (ja) | 半導体装置の製造方法 | |
TW201721888A (zh) | 背接觸太陽能電池及其製造方法 | |
JP2001085448A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050811 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050811 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060512 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070323 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |