JP3339552B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3339552B2 JP3339552B2 JP31646296A JP31646296A JP3339552B2 JP 3339552 B2 JP3339552 B2 JP 3339552B2 JP 31646296 A JP31646296 A JP 31646296A JP 31646296 A JP31646296 A JP 31646296A JP 3339552 B2 JP3339552 B2 JP 3339552B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon substrate
- back electrode
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 57
- 229910052710 silicon Inorganic materials 0.000 claims description 57
- 239000010703 silicon Substances 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 37
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 32
- 238000010438 heat treatment Methods 0.000 claims description 30
- 239000010936 titanium Substances 0.000 claims description 24
- 239000010931 gold Substances 0.000 claims description 21
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- 229910000676 Si alloy Inorganic materials 0.000 claims description 3
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910001020 Au alloy Inorganic materials 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011651 chromium Substances 0.000 claims description 2
- 239000003353 gold alloy Substances 0.000 claims description 2
- 229910000990 Ni alloy Inorganic materials 0.000 claims 2
- 239000010410 layer Substances 0.000 description 165
- 239000012535 impurity Substances 0.000 description 15
- 239000008188 pellet Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000005275 alloying Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 229910021334 nickel silicide Inorganic materials 0.000 description 5
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910018575 Al—Ti Inorganic materials 0.000 description 3
- 238000000921 elemental analysis Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 229910008332 Si-Ti Inorganic materials 0.000 description 1
- 229910006749 Si—Ti Inorganic materials 0.000 description 1
- 229910004337 Ti-Ni Inorganic materials 0.000 description 1
- 229910011209 Ti—Ni Inorganic materials 0.000 description 1
- HZEWFHLRYVTOIW-UHFFFAOYSA-N [Ti].[Ni] Chemical compound [Ti].[Ni] HZEWFHLRYVTOIW-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- KHYBPSFKEHXSLX-UHFFFAOYSA-N iminotitanium Chemical compound [Ti]=N KHYBPSFKEHXSLX-UHFFFAOYSA-N 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特に、シリコン基板の裏面に複数の
層から形成される裏面電極を有する半導体装置及びその
製造方法に関する。
の製造方法に係り、特に、シリコン基板の裏面に複数の
層から形成される裏面電極を有する半導体装置及びその
製造方法に関する。
【０００２】
【従来の技術】大電流を制御する半導体装置、例えば、
絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ
という）、ダイオード等は、シリコン基板の一方の表面
に電子回路が形成され、その裏面に複数の層からなる裏
面電極が形成されて構成されているのが一般的であり、
この裏面電極を用いて金属により形成されている外部の
固定部材であるヘッダに半田溶融法により接続固定され
て使用される。
絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ
という）、ダイオード等は、シリコン基板の一方の表面
に電子回路が形成され、その裏面に複数の層からなる裏
面電極が形成されて構成されているのが一般的であり、
この裏面電極を用いて金属により形成されている外部の
固定部材であるヘッダに半田溶融法により接続固定され
て使用される。
【０００３】一般に、前述した裏面電極は、複数の金属
層から形成されている。このような裏面電極に必要とさ
れる特性は、シリコン基板との接着性がよいこと、
裏面電極表面での半田濡れ性が良いこと、複数の層か
ら形成された裏面電極自体の各層間の密着性がよく、各
層間で剥がれがないことである。
層から形成されている。このような裏面電極に必要とさ
れる特性は、シリコン基板との接着性がよいこと、
裏面電極表面での半田濡れ性が良いこと、複数の層か
ら形成された裏面電極自体の各層間の密着性がよく、各
層間で剥がれがないことである。
【０００４】また、最近開発が進められている、大容量
のＩＧＢＴ、ダイオード等は、シリコン基板の表面側に
エミッタ電極、アノード電極を形成し、シリコン基板の
裏面側がにコレクタ電極、カソード電極を形成した縦型
構造、すなわち、電流がシリコン表面側から裏面電極を
通して裏面側に流れる構造が主流となっている。そし
て、このような半導体装置における裏面電極に必要とさ
れる特性として、前述に加え、さらに、シリコン基板
との低抵抗接触、すなわち、オーミック接触可能である
ことが必要不可欠となっている。
のＩＧＢＴ、ダイオード等は、シリコン基板の表面側に
エミッタ電極、アノード電極を形成し、シリコン基板の
裏面側がにコレクタ電極、カソード電極を形成した縦型
構造、すなわち、電流がシリコン表面側から裏面電極を
通して裏面側に流れる構造が主流となっている。そし
て、このような半導体装置における裏面電極に必要とさ
れる特性として、前述に加え、さらに、シリコン基板
との低抵抗接触、すなわち、オーミック接触可能である
ことが必要不可欠となっている。
【０００５】前述したような必要とされる特性に対し、
チタン（Ｔｉ）膜、ニッケル（Ｎｉ）膜、金（Ａｕ）膜
の３層からなる裏面電極構造が提案されている。積層し
たそれぞれの層は、Ｔｉ膜がシリコンの拡散防止層とし
て、Ｎｉ層が半田濡れ性の向上および、半田のシリコン
側への拡散防止層として、さらにＡｕ層がニッケルの酸
化防止層の効果をもつものであり、その製造方法とし
て、順次スパッタリング法や蒸着法によって形成する積
層金属電極の製造方法が知られている。
チタン（Ｔｉ）膜、ニッケル（Ｎｉ）膜、金（Ａｕ）膜
の３層からなる裏面電極構造が提案されている。積層し
たそれぞれの層は、Ｔｉ膜がシリコンの拡散防止層とし
て、Ｎｉ層が半田濡れ性の向上および、半田のシリコン
側への拡散防止層として、さらにＡｕ層がニッケルの酸
化防止層の効果をもつものであり、その製造方法とし
て、順次スパッタリング法や蒸着法によって形成する積
層金属電極の製造方法が知られている。
【０００６】しかし、前述したような積層金属電極は、
Ｎｉ膜に強い膜応力が発生し、積層金属電極と半導体ウ
エハとの結合強度が低下し、特に、Ｔｉと半導体ウエハ
との界面に剥離が生じてしまうという問題があった。
Ｎｉ膜に強い膜応力が発生し、積層金属電極と半導体ウ
エハとの結合強度が低下し、特に、Ｔｉと半導体ウエハ
との界面に剥離が生じてしまうという問題があった。
【０００７】このような問題を解決することができる従
来技術として、例えば、特開昭５５−４１７５１号公報
等に記載された技術が知られている。この従来技術によ
る電極は、アルミニウム（Ａｌ）、モリブデン（Ｍ
ｏ）、Ｎｉ、及び、Ａｕを順次を連続蒸着して積層して
形成するというものである。
来技術として、例えば、特開昭５５−４１７５１号公報
等に記載された技術が知られている。この従来技術によ
る電極は、アルミニウム（Ａｌ）、モリブデン（Ｍ
ｏ）、Ｎｉ、及び、Ａｕを順次を連続蒸着して積層して
形成するというものである。
【０００８】
【発明が解決しようとする課題】しかし、前述した公報
に記載された従来技術による裏面電極は、裏面電極形成
時に各層間、すなわち、Ａｌ層−Ｍｏ層間、Ｍｏ層−Ｎ
ｉ層間、Ｎｉ層−Ａｕ層間の全ての層間において充分な
オーミック接続を得るために、熱処理による層間の合金
化処理が必要となる。そして、その処理温度は、合金化
温度の最も高いＡｌ層とモリブデン層との間の合金化温
度によって決まり、５００℃以上の処理温度が必要とさ
れる。
に記載された従来技術による裏面電極は、裏面電極形成
時に各層間、すなわち、Ａｌ層−Ｍｏ層間、Ｍｏ層−Ｎ
ｉ層間、Ｎｉ層−Ａｕ層間の全ての層間において充分な
オーミック接続を得るために、熱処理による層間の合金
化処理が必要となる。そして、その処理温度は、合金化
温度の最も高いＡｌ層とモリブデン層との間の合金化温
度によって決まり、５００℃以上の処理温度が必要とさ
れる。
【０００９】ところで、ＩＧＢＴ等の半導体装置は、シ
リコン基板の表面に形成した電子回路に、耐熱温度が４
５０℃以下の表面保護用のポリイミド膜が形成されてい
るため、裏面電極形成後の各層間の合金化処理の温度は
４５０℃以下であることが好ましく、また、電子回路内
に形成されているＡｌ配線等に関してもシリコン内への
Ａｌの拡散を防止するためにも、低温での処理が好まし
い。
リコン基板の表面に形成した電子回路に、耐熱温度が４
５０℃以下の表面保護用のポリイミド膜が形成されてい
るため、裏面電極形成後の各層間の合金化処理の温度は
４５０℃以下であることが好ましく、また、電子回路内
に形成されているＡｌ配線等に関してもシリコン内への
Ａｌの拡散を防止するためにも、低温での処理が好まし
い。
【００１０】一方、裏面電極に用いられている電極材料
は、シリコン基板のライフタイムを短縮する効果、すな
わちライフタイムキラーの効果を持つ。このため、裏面
電極の形成工程は、通常、半導体装置製造プロセス中の
最終段階、すなわち、シリコン基板への不純物拡散、及
び、シリコン基板表面への電子回路の形成完了後に行わ
れる必要があり、裏面電極形成後の熱処理温度を低減さ
せることが必要条件となっている。
は、シリコン基板のライフタイムを短縮する効果、すな
わちライフタイムキラーの効果を持つ。このため、裏面
電極の形成工程は、通常、半導体装置製造プロセス中の
最終段階、すなわち、シリコン基板への不純物拡散、及
び、シリコン基板表面への電子回路の形成完了後に行わ
れる必要があり、裏面電極形成後の熱処理温度を低減さ
せることが必要条件となっている。
【００１１】前述したように、裏面電極に必要とされる
特性は、シリコン基板との密着性及び複数の層から形
成された裏面電極の各層間での密着性が良好で、各層間
で剥がれないこと、裏面電極がシリコン基板と低抵抗
接続すなわちオーミック接触すること、半田の濡れ性
が良いこと、裏面電極形成に必要とされる作業温度
が、シリコン表面に形成された電子回路に悪影響を与え
ない温度であることである。
特性は、シリコン基板との密着性及び複数の層から形
成された裏面電極の各層間での密着性が良好で、各層間
で剥がれないこと、裏面電極がシリコン基板と低抵抗
接続すなわちオーミック接触すること、半田の濡れ性
が良いこと、裏面電極形成に必要とされる作業温度
が、シリコン表面に形成された電子回路に悪影響を与え
ない温度であることである。
【００１２】前述した公報に記載の従来技術は、前述の
裏面電極に必要とされる特性に対して、の条件を満た
すことができず、裏面電極形成に必要とされる作業温度
が、シリコン表面に形成された電子回路に悪影響を与え
てしまうという問題点を有している。
裏面電極に必要とされる特性に対して、の条件を満た
すことができず、裏面電極形成に必要とされる作業温度
が、シリコン表面に形成された電子回路に悪影響を与え
てしまうという問題点を有している。
【００１３】本発明の目的は、前記従来技術の問題点を
解決し、電子回路が形成されたシリコン基板の裏面に形
成される金属電極に関し、シリコン基板との密着性の向
上を図り、裏面電極を構成する各層間が充分に密着し、
裏面電極膜の剥がれが生じることがなく、かつ、シリコ
ン裏面とオーミック接続する裏面電極を持った半導体装
置及びその製造方法を提供することにある。
解決し、電子回路が形成されたシリコン基板の裏面に形
成される金属電極に関し、シリコン基板との密着性の向
上を図り、裏面電極を構成する各層間が充分に密着し、
裏面電極膜の剥がれが生じることがなく、かつ、シリコ
ン裏面とオーミック接続する裏面電極を持った半導体装
置及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】本発明によれば前記目的
は、シリコン基板の表面に電子回路を有し、前記シリコ
ン基板の裏面に裏面電極が形成された半導体装置におい
て、前記裏面電極は、前記シリコン基板裏面側からアル
ミニウム−シリコン合金層と、アルミニウム層と、アル
ミニウム−チタン合金層と、チタン層と、チタン−ニッ
ケル合金層と、ニッケル層と、ニッケル−金合金層と、
金層と、半田層と、ヘッダとにより形成されたことによ
り、また、前記裏面電極のチタン層に代り、クローム
層、コバルト層、または、タングステン層とすることに
より達成される。
は、シリコン基板の表面に電子回路を有し、前記シリコ
ン基板の裏面に裏面電極が形成された半導体装置におい
て、前記裏面電極は、前記シリコン基板裏面側からアル
ミニウム−シリコン合金層と、アルミニウム層と、アル
ミニウム−チタン合金層と、チタン層と、チタン−ニッ
ケル合金層と、ニッケル層と、ニッケル−金合金層と、
金層と、半田層と、ヘッダとにより形成されたことによ
り、また、前記裏面電極のチタン層に代り、クローム
層、コバルト層、または、タングステン層とすることに
より達成される。
【００１５】さらに、前記目的は、前記裏面電極を、一
貫蒸着により各層を形成された後、４００℃〜４５０℃
で熱処理して形成することにより達成される。
貫蒸着により各層を形成された後、４００℃〜４５０℃
で熱処理して形成することにより達成される。
【００１６】本発明等者は、従来、裏面電極として用い
られてきたＴｉ層−Ｎｉ層−Ａｕ層の３層膜を高耐圧大
電流半導体装置である縦型ＩＧＢＴに適用したた場合の
問題点となる裏面電極の膜剥がれを解決するために、シ
リコン基板裏面とＴｉの間に新たにシリコンと密着性の
良いＡｌ層を形成し、裏面電極成型時の熱処理温度、
Ａｌ層の厚みに関して縦型のＩＧＢＴを用いて実験を
重ねた結果、以下のような知見を得ることができた。
られてきたＴｉ層−Ｎｉ層−Ａｕ層の３層膜を高耐圧大
電流半導体装置である縦型ＩＧＢＴに適用したた場合の
問題点となる裏面電極の膜剥がれを解決するために、シ
リコン基板裏面とＴｉの間に新たにシリコンと密着性の
良いＡｌ層を形成し、裏面電極成型時の熱処理温度、
Ａｌ層の厚みに関して縦型のＩＧＢＴを用いて実験を
重ねた結果、以下のような知見を得ることができた。
【００１７】以下、本発明による半導体装置について、
特に、その裏面電極についての実験の結果を図面により
説明する。
特に、その裏面電極についての実験の結果を図面により
説明する。
【００１８】図４は積層構造を持つ裏面電極を形成後、
熱処理温度を３００℃から５５０℃まで変化させて半導
体装置の飽和電圧を測定した結果を示す図、図５はＡｌ
層の厚みを１０００Åから２００００Åに増加させて、
４２０℃の熱処理を施した後の半導体装置の飽和電圧を
測定した結果を示す図、図６はＡｌの厚みを１００００
Åとして４２０℃の熱処理をしたときの裏面電極蒸着膜
断面のＳＩＭＳ元素分析結果を示す図である。
熱処理温度を３００℃から５５０℃まで変化させて半導
体装置の飽和電圧を測定した結果を示す図、図５はＡｌ
層の厚みを１０００Åから２００００Åに増加させて、
４２０℃の熱処理を施した後の半導体装置の飽和電圧を
測定した結果を示す図、図６はＡｌの厚みを１００００
Åとして４２０℃の熱処理をしたときの裏面電極蒸着膜
断面のＳＩＭＳ元素分析結果を示す図である。
【００１９】本発明によりＡｌ−Ｔｉ−Ｎｉ−Ａｕの各
膜による裏面電極を形成後、熱処理温度を３００℃から
５５０℃まで変化させて作成した半導体装置の飽和電
圧、すなわち、順方向電圧効果を測定した結果は、図４
に示すように、その飽和電圧が、４００℃以上の温度で
の熱処理でほぼ一定の値となった。すなわち、４００℃
以上の温度での熱処理により、積層構造を持つ裏面電極
の各層間を完全にオーミック接続することができた。こ
れに対して、従来技術により提案されているＡｌ−Ｍｏ
−Ｎｉ−Ａｕの各膜による裏面電極は、５３０℃以上の
温度での熱処理を行わなければ飽和させることができな
かった。
膜による裏面電極を形成後、熱処理温度を３００℃から
５５０℃まで変化させて作成した半導体装置の飽和電
圧、すなわち、順方向電圧効果を測定した結果は、図４
に示すように、その飽和電圧が、４００℃以上の温度で
の熱処理でほぼ一定の値となった。すなわち、４００℃
以上の温度での熱処理により、積層構造を持つ裏面電極
の各層間を完全にオーミック接続することができた。こ
れに対して、従来技術により提案されているＡｌ−Ｍｏ
−Ｎｉ−Ａｕの各膜による裏面電極は、５３０℃以上の
温度での熱処理を行わなければ飽和させることができな
かった。
【００２０】この結果、本発明による裏面電極は、４０
０℃から４５０℃の合金化熱処理、すなわち、４５０℃
以下の低温の熱処理により、半導体装置に対して良好な
飽和電圧特性を与えることができることが判った。
０℃から４５０℃の合金化熱処理、すなわち、４５０℃
以下の低温の熱処理により、半導体装置に対して良好な
飽和電圧特性を与えることができることが判った。
【００２１】また、Ａｌ層の厚みを１０００Åから２０
０００Åへと増加させ、４２０℃の熱処理を施した後の
飽和電圧を測定した結果、図５に示すように、Ａｌが５
０００Åより薄いと飽和電圧が高くなることが明らかと
なった。さらに、Ａｌの厚みを１００００Åとし、４２
０℃の熱処理をした裏面電極蒸着膜断面のＳＩＭＳ元素
分析結果、図６に示すように、Ｓｉ−Ａｌ、Ａｌ−Ｔ
ｉ、Ｔｉ−Ｎｉ、Ｎｉ−Ａｕの各層がそれぞれ、合金層
を形成していることが明らかとなった。特に、Ｓｉ−Ａ
ｌ界面の合金化は、他の合金層よりも相互拡散が早くＡ
ｌの厚さｔ＝１００００Åの内のＡｌの４０００Å程度
までが合金化され、充分合金化されていることが明らか
となった。
０００Åへと増加させ、４２０℃の熱処理を施した後の
飽和電圧を測定した結果、図５に示すように、Ａｌが５
０００Åより薄いと飽和電圧が高くなることが明らかと
なった。さらに、Ａｌの厚みを１００００Åとし、４２
０℃の熱処理をした裏面電極蒸着膜断面のＳＩＭＳ元素
分析結果、図６に示すように、Ｓｉ−Ａｌ、Ａｌ−Ｔ
ｉ、Ｔｉ−Ｎｉ、Ｎｉ−Ａｕの各層がそれぞれ、合金層
を形成していることが明らかとなった。特に、Ｓｉ−Ａ
ｌ界面の合金化は、他の合金層よりも相互拡散が早くＡ
ｌの厚さｔ＝１００００Åの内のＡｌの４０００Å程度
までが合金化され、充分合金化されていることが明らか
となった。
【００２２】一方、Ａｌ−Ｔｉ界面においても合金化し
ていることが明らかとなっており、Ａｌ層を入れること
により、裏面電極とシリコンとの密着性が充分得られる
ことが明らかとなった。また、蒸着したＡｌ層の内のほ
ぼ５０００Åが合金化されていることから、Ａｌ層の厚
みを５０００Åよりも薄くした場合、Ａｌ−Ｓｉ合金層
がＡｌ−Ｔｉ合金層まで達して電気特性が変化すること
により、図５に示したように飽和電圧が高くなったもの
と推測され、Ａｌの厚みは、少なくとも５０００Å以上
必要であることが明らかになった。
ていることが明らかとなっており、Ａｌ層を入れること
により、裏面電極とシリコンとの密着性が充分得られる
ことが明らかとなった。また、蒸着したＡｌ層の内のほ
ぼ５０００Åが合金化されていることから、Ａｌ層の厚
みを５０００Åよりも薄くした場合、Ａｌ−Ｓｉ合金層
がＡｌ−Ｔｉ合金層まで達して電気特性が変化すること
により、図５に示したように飽和電圧が高くなったもの
と推測され、Ａｌの厚みは、少なくとも５０００Å以上
必要であることが明らかになった。
【００２３】
【発明の実施の形態】以下、本発明による半導体装置の
実施形態を図面により詳細に説明する。
実施形態を図面により詳細に説明する。
【００２４】図１は本発明の第１の実施形態による半導
体装置の構造を示す要部拡大断面図であり、本発明を縦
型ＩＧＢＴに適用した図である。図１において、１は裏
面電極、２０はｐ型ベース層、２１はゲート電極、２２
はゲート絶縁膜、２３はｎ型エミッタ層、２４は低不純
物濃度のｎ型ベース層、２５は高不純物濃度のｐ型エミ
ッタ層、３０は層間絶縁膜、３１はＡｌ電極、１００は
ＩＧＢＴペレット、１０１はＡｌ層、１０２はＴｉ層、
１０３はＮｉ層、１０４はＡｕ層、２０１は半田層、２
０２はヘッダである。
体装置の構造を示す要部拡大断面図であり、本発明を縦
型ＩＧＢＴに適用した図である。図１において、１は裏
面電極、２０はｐ型ベース層、２１はゲート電極、２２
はゲート絶縁膜、２３はｎ型エミッタ層、２４は低不純
物濃度のｎ型ベース層、２５は高不純物濃度のｐ型エミ
ッタ層、３０は層間絶縁膜、３１はＡｌ電極、１００は
ＩＧＢＴペレット、１０１はＡｌ層、１０２はＴｉ層、
１０３はＮｉ層、１０４はＡｕ層、２０１は半田層、２
０２はヘッダである。
【００２５】本発明の第１の実施形態による半導体装置
である縦型ＩＧＢＴは、図１に示すように、電子回路と
しての絶縁ゲート形バイポーラトランジスタがシリコン
基板内に作り込まれているＩＧＢＴペレット１００と、
このペレット１００が半田層２０１を介して接着される
金属による固定部材としてのヘッダ２０２と、シリコン
表面のゲート電極２１及びエミッタ層２３に電気的に接
続された図示しないリード線とにより構成されている。
そして、前記ヘッダ２０２は、外部電極と電気的に接続
されている。
である縦型ＩＧＢＴは、図１に示すように、電子回路と
しての絶縁ゲート形バイポーラトランジスタがシリコン
基板内に作り込まれているＩＧＢＴペレット１００と、
このペレット１００が半田層２０１を介して接着される
金属による固定部材としてのヘッダ２０２と、シリコン
表面のゲート電極２１及びエミッタ層２３に電気的に接
続された図示しないリード線とにより構成されている。
そして、前記ヘッダ２０２は、外部電極と電気的に接続
されている。
【００２６】ＩＧＢＴペレット１００は、低濃度ｎ型ベ
ース層２４の一方の主表面（図では上側の表面を指し、
これを表面という）に、ｐ型ベース層２０が形成され、
このｐ型ベース層２０の内側にｎ型エミッタ層２３が形
成されている。そして、ｐ型ベース層２０が露出する上
側の面はエミッタ面となり、ここにはゲート絶縁膜２２
を介して、エミッタ層２３からｐ型ベース層２０とｎ型
ベース層２４を跨いで次のエミッタ層２３まで、例え
ば、多結晶シリコンからなるゲート電極２１が形成さ
れ、その表面に層間絶縁膜３０が形成されて絶縁ゲート
構造が作られ、さらに、その表面にｎ型エミッタ層２３
に接するようにＡｌを主成分とする電極３１が形成され
ている。さらに、図示していないが、Ａｌを覆うように
ポリイミド膜からなる層間絶縁膜が形成されている。
ース層２４の一方の主表面（図では上側の表面を指し、
これを表面という）に、ｐ型ベース層２０が形成され、
このｐ型ベース層２０の内側にｎ型エミッタ層２３が形
成されている。そして、ｐ型ベース層２０が露出する上
側の面はエミッタ面となり、ここにはゲート絶縁膜２２
を介して、エミッタ層２３からｐ型ベース層２０とｎ型
ベース層２４を跨いで次のエミッタ層２３まで、例え
ば、多結晶シリコンからなるゲート電極２１が形成さ
れ、その表面に層間絶縁膜３０が形成されて絶縁ゲート
構造が作られ、さらに、その表面にｎ型エミッタ層２３
に接するようにＡｌを主成分とする電極３１が形成され
ている。さらに、図示していないが、Ａｌを覆うように
ポリイミド膜からなる層間絶縁膜が形成されている。
【００２７】一方、低濃度ｎ型ベース層２４の他方側の
表面（図では下側の表面を指し、これを裏面という）に
高濃度ｐ型層２５が形成され、この高濃度層２５が露出
する下側面がコレクタ面とされ、ここにＡｌ層１０１、
Ｔｉ層１０２、Ｎｉ層１０３、Ａｕ層１０４の連続する
４層からなる裏面電極１が形成されている。さらに、Ａ
ｕ層１０４と電気的に接続するように半田層２０１を介
してヘッダ２０２が接続されている。
表面（図では下側の表面を指し、これを裏面という）に
高濃度ｐ型層２５が形成され、この高濃度層２５が露出
する下側面がコレクタ面とされ、ここにＡｌ層１０１、
Ｔｉ層１０２、Ｎｉ層１０３、Ａｕ層１０４の連続する
４層からなる裏面電極１が形成されている。さらに、Ａ
ｕ層１０４と電気的に接続するように半田層２０１を介
してヘッダ２０２が接続されている。
【００２８】次に、前述のように構成されるＩＧＢＴペ
レットの製作工程における裏面電極の形成方法について
説明する。
レットの製作工程における裏面電極の形成方法について
説明する。
【００２９】（１）まず、低不純物濃度のｎ型のシリコ
ンウエハを用意し、このウエハを低不純物濃度ベース層
２４として、シリコンウエハの表面側に絶縁ゲート構造
を形成し、また、裏面側にｐ型コレクタ層２４を形成し
て電子回路としての構成を完了する。なお、ｐ型コレク
タ層の表面濃度は、Ａｌとのオーミック接続するため
に、５×１０18atom／ｃｍ3とした。
ンウエハを用意し、このウエハを低不純物濃度ベース層
２４として、シリコンウエハの表面側に絶縁ゲート構造
を形成し、また、裏面側にｐ型コレクタ層２４を形成し
て電子回路としての構成を完了する。なお、ｐ型コレク
タ層の表面濃度は、Ａｌとのオーミック接続するため
に、５×１０18atom／ｃｍ3とした。
【００３０】（２）次に、シリコンウエハ裏面をフッ化
水素：水＝１：５０の溶液を用いて洗浄処理し、自然酸
化膜を除去する。
水素：水＝１：５０の溶液を用いて洗浄処理し、自然酸
化膜を除去する。
【００３１】（３）次に、Ａｌ、Ｔｉ、Ｎｉ、Ａｕを連
続蒸着可能な装置を用いて、Ａｌ１００００Å、Ｔｉ２
０００Å、Ｎｉ６０００Å、Ａｕ１０００Åを順次連続
して蒸着する。なお、蒸着時のウエハ温度は２６０℃で
ある。また、Ａｌの厚みは、前述したように５０００Å
以上必要とされたことから１００００Åとした。
続蒸着可能な装置を用いて、Ａｌ１００００Å、Ｔｉ２
０００Å、Ｎｉ６０００Å、Ａｕ１０００Åを順次連続
して蒸着する。なお、蒸着時のウエハ温度は２６０℃で
ある。また、Ａｌの厚みは、前述したように５０００Å
以上必要とされたことから１００００Åとした。
【００３２】（４）次に、窒素雰囲気の石英管熱処理炉
において、２４０℃で３０分間の熱処理を実施した。こ
の窒素雰囲気中の熱処理は、前述で説明したように、ウ
エハの裏面に蒸着した複数の金属層の各層間の接触抵抗
を低減するため、すなわち、各層間に合金層を形成する
ために実施される。
において、２４０℃で３０分間の熱処理を実施した。こ
の窒素雰囲気中の熱処理は、前述で説明したように、ウ
エハの裏面に蒸着した複数の金属層の各層間の接触抵抗
を低減するため、すなわち、各層間に合金層を形成する
ために実施される。
【００３３】次に、前述した方法により形成されたＩＧ
ＢＴの裏面電極剥がれ試験の結果と電気特性試験の結果
について説明する。
ＢＴの裏面電極剥がれ試験の結果と電気特性試験の結果
について説明する。
【００３４】剥がれ試験とは、裏面電極の密着状態を確
認する試験であり、裏面電極蒸着後、窒素雰囲気中で４
２０℃で３０分熱処理を加えて各層間を合金化させた試
料に、ウエハ外周から５ｍｍの所の裏面電極表面にダイ
ヤモンドカッターを用いて長さ５ｍｍ程度の直線を３本
けがき、ケガキ部を充分覆うように粘着テープを張り付
け、最後にピンセット等でウエハを押さえつけてテープ
を剥がし、ケガキ部分からの裏面電極の剥がれ状況を観
察する試験である。
認する試験であり、裏面電極蒸着後、窒素雰囲気中で４
２０℃で３０分熱処理を加えて各層間を合金化させた試
料に、ウエハ外周から５ｍｍの所の裏面電極表面にダイ
ヤモンドカッターを用いて長さ５ｍｍ程度の直線を３本
けがき、ケガキ部を充分覆うように粘着テープを張り付
け、最後にピンセット等でウエハを押さえつけてテープ
を剥がし、ケガキ部分からの裏面電極の剥がれ状況を観
察する試験である。
【００３５】このような試験を本発明の第１の実施形態
による半導体装置に対して実施し、ケガキ部分からの１
ｍｍ以上の裏面電極の剥離が発生した場合を剥がれ不良
としてカウントした結果、従来技術による構造の裏面電
極を持った半導体装置の不良率が１．２％であったのに
対し、本発明の実施形態では、不良率０％（１０００枚
実施結果）となり、剥がれを皆無とすることができた。
による半導体装置に対して実施し、ケガキ部分からの１
ｍｍ以上の裏面電極の剥離が発生した場合を剥がれ不良
としてカウントした結果、従来技術による構造の裏面電
極を持った半導体装置の不良率が１．２％であったのに
対し、本発明の実施形態では、不良率０％（１０００枚
実施結果）となり、剥がれを皆無とすることができた。
【００３６】このことは、従来技術による裏面電極の構
造における課題であるＳｉ−Ｔｉ界面での剥離が、裏面
電極形成後の熱処理により形成されるシリコン−Ｔｉ合
金層が充分形成されなかったために発生したためであ
り、本発明による裏面電極では、シリコン表面とＴｉ層
との間にＡｌ層を介在させ、シリコンとの密着性の良い
シリコン−Ａｌ界面と４２０℃の熱処理で充分な合金層
が得られるＡｌ−Ｔｉ界面とに分割したために、膜剥が
れが改善されたものである。電気特性については、すで
に図４に示して説明した通りであり、４００℃〜４５０
℃の熱処理を施すことにより良好な電気特性が得られ
た。
造における課題であるＳｉ−Ｔｉ界面での剥離が、裏面
電極形成後の熱処理により形成されるシリコン−Ｔｉ合
金層が充分形成されなかったために発生したためであ
り、本発明による裏面電極では、シリコン表面とＴｉ層
との間にＡｌ層を介在させ、シリコンとの密着性の良い
シリコン−Ａｌ界面と４２０℃の熱処理で充分な合金層
が得られるＡｌ−Ｔｉ界面とに分割したために、膜剥が
れが改善されたものである。電気特性については、すで
に図４に示して説明した通りであり、４００℃〜４５０
℃の熱処理を施すことにより良好な電気特性が得られ
た。
【００３７】図２は本発明をダイオードに適用した本発
明の第２の実施形態による半導体装置の構造を示す要部
拡大断面図、図３は本発明の実施形態によるダイオード
のシリコン基板の電極側の表面不純物濃度と順方向電圧
降下との関係を示す図である。図２において、１２０は
ｐ型層、１２４は低濃度ｎ型層、１２５は高濃度ｎ層、
１３１はＡｌ電極、２００はダイオードペレット、３０
０はニッケルシリサイド層であり、他の符号は図１の場
合と同一である。
明の第２の実施形態による半導体装置の構造を示す要部
拡大断面図、図３は本発明の実施形態によるダイオード
のシリコン基板の電極側の表面不純物濃度と順方向電圧
降下との関係を示す図である。図２において、１２０は
ｐ型層、１２４は低濃度ｎ型層、１２５は高濃度ｎ層、
１３１はＡｌ電極、２００はダイオードペレット、３０
０はニッケルシリサイド層であり、他の符号は図１の場
合と同一である。
【００３８】本発明をダイオードに適用した第２の実施
形態による半導体装置は、図２に示すように、電子回路
としてのダイオードがシリコン基板内に作り込まれてい
るペレット２００と、このペレット１００が半田層２０
１を介して接着されている金属からなる固定部材として
のヘッダ２０２と、図示されていないシリコン表面に接
続されたリード線とにより構成され、前記ヘッダ２０２
が外部電極と電気的に接続されている。
形態による半導体装置は、図２に示すように、電子回路
としてのダイオードがシリコン基板内に作り込まれてい
るペレット２００と、このペレット１００が半田層２０
１を介して接着されている金属からなる固定部材として
のヘッダ２０２と、図示されていないシリコン表面に接
続されたリード線とにより構成され、前記ヘッダ２０２
が外部電極と電気的に接続されている。
【００３９】ダイオードペレット２００は、低濃度ｎ型
層１２４の一方の主表面（図では上側の表面を指し、こ
れを表面という）にｐ型層１２０が形成されてｐ型アノ
ード層とされ、その表面が露出する上側の面にはＡｌを
主成分とする電極１３１が形成されている。さらに、図
示されてはいないが、Ａｌ電極１３１を覆うようにポリ
イミド膜からなる層間絶縁膜が形成されて構成されてい
る。
層１２４の一方の主表面（図では上側の表面を指し、こ
れを表面という）にｐ型層１２０が形成されてｐ型アノ
ード層とされ、その表面が露出する上側の面にはＡｌを
主成分とする電極１３１が形成されている。さらに、図
示されてはいないが、Ａｌ電極１３１を覆うようにポリ
イミド膜からなる層間絶縁膜が形成されて構成されてい
る。
【００４０】一方、低濃度ｎ型層１２４の他方側の表面
（図では下側の表面を指し、これを裏面という）に、高
濃度ｎ型層１２５が形成され、この高濃度ｎ型層１２５
が露出する下側面がカソード面となり、この面に、ニッ
ケルシリサイド層３００、Ａｌ層１０１、Ｔｉ層１０
２、Ｎｉ層１０３、Ａｕ層１０４の連続する４層から成
る裏面電極１が形成されている。さらに、Ａｕ層１０４
と電気的に接続するように半田層２０１を介してヘッダ
２０２が接続されている。
（図では下側の表面を指し、これを裏面という）に、高
濃度ｎ型層１２５が形成され、この高濃度ｎ型層１２５
が露出する下側面がカソード面となり、この面に、ニッ
ケルシリサイド層３００、Ａｌ層１０１、Ｔｉ層１０
２、Ｎｉ層１０３、Ａｕ層１０４の連続する４層から成
る裏面電極１が形成されている。さらに、Ａｕ層１０４
と電気的に接続するように半田層２０１を介してヘッダ
２０２が接続されている。
【００４１】次に、前述したように構成されるダイオー
ドペレットの製作工程における裏面電極の形成方法につ
いて説明する。
ドペレットの製作工程における裏面電極の形成方法につ
いて説明する。
【００４２】（１）まず、まず、低不純物濃度のｎ型の
シリコンウエハを用意し、このウエハを低不純物濃度ｎ
型層１２４として、シリコンウエハの表面側にｐ型層１
２０によるｐ型アノード層を形成し、その表面が露出す
る上側の面にＡｌを主成分とする電極１３１を形成し、
また、高不純物濃度のｎ層１２５によるカソード層を形
成して電子回路としてのダイオードの構成を完了する。
シリコンウエハを用意し、このウエハを低不純物濃度ｎ
型層１２４として、シリコンウエハの表面側にｐ型層１
２０によるｐ型アノード層を形成し、その表面が露出す
る上側の面にＡｌを主成分とする電極１３１を形成し、
また、高不純物濃度のｎ層１２５によるカソード層を形
成して電子回路としてのダイオードの構成を完了する。
【００４３】（２）次に、シリコンウエハ裏面をフッ化
水素：水＝１：５０の溶液を用いて洗浄処理し、自然酸
化膜を除去する。
水素：水＝１：５０の溶液を用いて洗浄処理し、自然酸
化膜を除去する。
【００４４】（３）次に、Ｎｉ、Ａｌ、Ｔｉ、Ｎｉ、Ａ
ｕを連続蒸着可能な装置を用いて、Ｎｉ２０００Å、Ａ
ｌ１００００Å、Ｔｉ２０００Å、Ｎｉ６０００Å、Ａ
ｕ１０００Åを順次連続して蒸着する。なお、蒸着時の
ウエハ温度は２６０℃である。
ｕを連続蒸着可能な装置を用いて、Ｎｉ２０００Å、Ａ
ｌ１００００Å、Ｔｉ２０００Å、Ｎｉ６０００Å、Ａ
ｕ１０００Åを順次連続して蒸着する。なお、蒸着時の
ウエハ温度は２６０℃である。
【００４５】（４）次に、窒素雰囲気の石英管熱処理炉
において、４２０℃で３０分間熱処理を実施する。この
窒素雰囲気中の熱処理は、シリコンウエハ直下に形成し
たＮｉ層をシリサイド化すると共に、前述で説明したよ
うに、ウエハの裏面に蒸着した複数の金属層の各層間の
接触抵抗を低減するため、すなわち、各層間に合金層を
形成するために実施される。
において、４２０℃で３０分間熱処理を実施する。この
窒素雰囲気中の熱処理は、シリコンウエハ直下に形成し
たＮｉ層をシリサイド化すると共に、前述で説明したよ
うに、ウエハの裏面に蒸着した複数の金属層の各層間の
接触抵抗を低減するため、すなわち、各層間に合金層を
形成するために実施される。
【００４６】図２により説明した本発明の第２の実施形
態の第１の実施形態との相違は、本発明をダイオードに
適用し、さらに、裏面電極の１層目にニッケルシリサイ
ドを形成した点にある。
態の第１の実施形態との相違は、本発明をダイオードに
適用し、さらに、裏面電極の１層目にニッケルシリサイ
ドを形成した点にある。
【００４７】シリコン基板上に裏面電極を形成し、シリ
コンと裏面電極との接合において、良好な接続、すなわ
ちオーミック接続を実現するためには、シリコン基板裏
面の不純物濃度を充分に高くし、シリコン基板と裏面電
極との間にショットキー接続を形成しないようにする必
要がある。
コンと裏面電極との接合において、良好な接続、すなわ
ちオーミック接続を実現するためには、シリコン基板裏
面の不純物濃度を充分に高くし、シリコン基板と裏面電
極との間にショットキー接続を形成しないようにする必
要がある。
【００４８】前述した本発明の第１の実施形態のＩＧＢ
Ｔは、シリコン基板裏面にｐ型の高不純物濃度層が形成
されており、Ａｌ層との間で良好なオーミック接続を得
ることができる。一方、図２に示した第２の実施形態の
ダイオードは、シリコン基板裏面がｎ型の高不純物層と
なっているため、Ａｌを直接接続する場合、シリコン基
板の裏面の不純物濃度により整流特性を示し、コンタク
ト抵抗が高くなる場合がある。
Ｔは、シリコン基板裏面にｐ型の高不純物濃度層が形成
されており、Ａｌ層との間で良好なオーミック接続を得
ることができる。一方、図２に示した第２の実施形態の
ダイオードは、シリコン基板裏面がｎ型の高不純物層と
なっているため、Ａｌを直接接続する場合、シリコン基
板の裏面の不純物濃度により整流特性を示し、コンタク
ト抵抗が高くなる場合がある。
【００４９】前述した本発明の第２の実施形態は、シリ
コン基板の裏面に接する部分にＮｉ層を形成し、連続し
てＡｌ層１０１、Ｔｉ層１０２、Ｎｉ層１０３、Ａｕ層
１０４を連続して形成し、続いて熱処理による合金処理
を行うことにより、シリコン基板の裏面に接する部分に
形成したＮｉ層をニッケルシリサイド３００としたもの
である。これにより、シリコン基板裏面のｎ型の高不純
物層と裏面電極との間で良好なオーミック接続を行うこ
とができる。
コン基板の裏面に接する部分にＮｉ層を形成し、連続し
てＡｌ層１０１、Ｔｉ層１０２、Ｎｉ層１０３、Ａｕ層
１０４を連続して形成し、続いて熱処理による合金処理
を行うことにより、シリコン基板の裏面に接する部分に
形成したＮｉ層をニッケルシリサイド３００としたもの
である。これにより、シリコン基板裏面のｎ型の高不純
物層と裏面電極との間で良好なオーミック接続を行うこ
とができる。
【００５０】この本発明の第２の実施形態による半導体
装置に対して、第１の実施形態の場合と同様な剥がれ試
験を行った結果、不良率０％を得ることができた。ま
た、その電気特性については、図３にシリコン基板の電
極側の表面不純物濃度と順方向電圧降下との関係を示す
特性図から判るように、シリコン裏面の不純物濃度が低
い場合にも、順方向電圧降下の小さい良好な電気特性を
得ることができた。
装置に対して、第１の実施形態の場合と同様な剥がれ試
験を行った結果、不良率０％を得ることができた。ま
た、その電気特性については、図３にシリコン基板の電
極側の表面不純物濃度と順方向電圧降下との関係を示す
特性図から判るように、シリコン裏面の不純物濃度が低
い場合にも、順方向電圧降下の小さい良好な電気特性を
得ることができた。
【００５１】前述した本発明の各実施形態は、裏面電極
をＡｌ層１０１、Ｔｉ層１０２、Ｎｉ層１０３、Ａｕ層
１０４を含んで形成するとして説明したが、本発明は、
Ｔｉ層に代えて、クローム層、コバルト層、または、タ
ングステン層を使用して裏面電極を形成することがで
き、この場合にも同様な効果を得ることができる。
をＡｌ層１０１、Ｔｉ層１０２、Ｎｉ層１０３、Ａｕ層
１０４を含んで形成するとして説明したが、本発明は、
Ｔｉ層に代えて、クローム層、コバルト層、または、タ
ングステン層を使用して裏面電極を形成することがで
き、この場合にも同様な効果を得ることができる。
【００５２】
【発明の効果】以上説明したように本発明によれば、Ａ
ｌ、Ｔｉ、Ｎｉ、Ａｕの各層を積層した裏面電極を用い
ることにより、良好な電気特性を得ることができ、か
つ、シリコンと裏面電極との良好な密着性を得ることが
できる。
ｌ、Ｔｉ、Ｎｉ、Ａｕの各層を積層した裏面電極を用い
ることにより、良好な電気特性を得ることができ、か
つ、シリコンと裏面電極との良好な密着性を得ることが
できる。
【図１】本発明をＩＧＢＴに適用した本発明の第１の実
施形態による半導体装置の構造を示す要部拡大断面図で
ある。
施形態による半導体装置の構造を示す要部拡大断面図で
ある。
【図２】本発明をダイオードに適用した本発明の第２の
実施形態による半導体装置の構造を示す要部拡大断面図
である。
実施形態による半導体装置の構造を示す要部拡大断面図
である。
【図３】本発明の実施形態によるダイオードのシリコン
基板の電極側の表面不純物濃度と順方向電圧降下との関
係を示す図である。
基板の電極側の表面不純物濃度と順方向電圧降下との関
係を示す図である。
【図４】積層構造を持つ裏面電極を形成後、熱処理温度
を３００℃から５５０℃まで変化させて半導体装置の飽
和電圧を測定した結果を示す図である。
を３００℃から５５０℃まで変化させて半導体装置の飽
和電圧を測定した結果を示す図である。
【図５】Ａｌ層の厚みを１０００Åから２００００Åに
増加させて、４２０℃の熱処理を施した後の半導体装置
の飽和電圧を測定した結果を示す図である。
増加させて、４２０℃の熱処理を施した後の半導体装置
の飽和電圧を測定した結果を示す図である。
【図６】Ａｌの厚みを１００００Åとして４２０℃の熱
処理をしたときの裏面電極蒸着膜断面のＳＩＭＳ元素分
析結果を示す図である。
処理をしたときの裏面電極蒸着膜断面のＳＩＭＳ元素分
析結果を示す図である。
１ 裏面電極 ２０ ｐ型ベース層 ２１ ゲート電極 ２２ ゲート酸化膜 ２３ ｎ型エミッタ ２４ ｎ型ベース層 ２５ ｐ型エミッタ層 ３０ 層間絶縁膜 ３１、１３１ Ａｌ電極 １００ ＩＧＢＴペレット １０１ Ａｌ層 １０２ Ｔｉ層 １０３ Ｎｉ層 １０４ Ａｕ層 ２０１ 半田層 ２０２ ヘッダ １２０ ｐ型層 １２４ 低濃度ｎ型層 １２５ 高濃度ｎ層 ２００ ダイオードペレット ３００ ニッケルシリサイド層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飛山 芳朗 茨城県日立市弁天町三丁目10番２号 日 立原町電子工業株式会社内 (72)発明者 堀内 潤一郎 茨城県日立市幸町三丁目１番１号 株式 会社 日立製作所 日立工場内 (72)発明者 関 達弘 茨城県日立市幸町三丁目１番１号 株式 会社 日立製作所 日立工場内 (56)参考文献 特開 昭53−121571（ＪＰ，Ａ) 特開 昭63−313839（ＪＰ，Ａ) 特開 平６−29288（ＪＰ，Ａ) 特開 昭61−35565（ＪＰ，Ａ) 特開 昭47−24768（ＪＰ，Ａ) 実公 昭52−40688（ＪＰ，Ｙ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/41 H01L 29/68 H01L 29/78
Claims (4)
- 【請求項１】 シリコン基板の表面に電子回路を有し、
前記シリコン基板の裏面に裏面電極が形成された半導体
装置において、前記裏面電極は、前記シリコン基板裏面
側からアルミニウム−シリコン合金層と、アルミニウム
層と、アルミニウム−チタン合金層と、チタン層と、チ
タン−ニッケル合金層と、ニッケル層と、ニッケル−金
合金層と、金層と、半田層と、ヘッダとにより形成され
たことを特徴とする半導体装置。 - 【請求項２】 前記裏面電極のチタン層に代り、クロー
ム層、コバルト層、または、タングステン層を使用した
ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 シリコン基板の表面に電子回路を形成す
る工程と、 シリコン基板の裏面に厚さ５０００Åのアルミニウム層
を形成する工程と、 前記アルミニウム層の上にチタン層を形成する工程と、 前記チタン層の上にニッケル層を形成する工程と、 前記ニッケル層の上に金層を形成する工程と、 前記各層が形成された前記シリコン基板を４００℃〜４
５０℃で熱処理する工程と、 半田層を形成する工程と、 ヘッダを形成する工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項４】 前記熱処理する工程は、アルミニウム−
シリコン合金層、アルミニウム−チタン合金層、チタン
−ニッケル合金層及びニッケル−金合金層を形成する工
程であることを特徴とする請求項３記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31646296A JP3339552B2 (ja) | 1996-11-27 | 1996-11-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31646296A JP3339552B2 (ja) | 1996-11-27 | 1996-11-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163467A JPH10163467A (ja) | 1998-06-19 |
| JP3339552B2 true JP3339552B2 (ja) | 2002-10-28 |
Family
ID=18077372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31646296A Expired - Lifetime JP3339552B2 (ja) | 1996-11-27 | 1996-11-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3339552B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8354328B2 (en) | 2009-12-22 | 2013-01-15 | Renesas Electronics Corporation | Semiconductor device manufacturing method and semiconductor device |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4788390B2 (ja) | 2005-06-07 | 2011-10-05 | 株式会社デンソー | 半導体装置の製造方法 |
| US7897452B2 (en) | 2005-06-20 | 2011-03-01 | Fuji Electric Systems Co., Ltd. | Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode |
| JP2007036211A (ja) * | 2005-06-20 | 2007-02-08 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
| JP4221012B2 (ja) | 2006-06-12 | 2009-02-12 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| JP4967472B2 (ja) * | 2006-06-22 | 2012-07-04 | 富士電機株式会社 | 半導体装置 |
| JP2008085050A (ja) * | 2006-09-27 | 2008-04-10 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2008171890A (ja) * | 2007-01-09 | 2008-07-24 | Ulvac Japan Ltd | 半導体装置用電極膜 |
| JP2009010421A (ja) * | 2008-10-01 | 2009-01-15 | Toyota Motor Corp | 半導体装置を回路基板に実装する方法 |
| JP5343979B2 (ja) | 2009-01-16 | 2013-11-13 | トヨタ自動車株式会社 | 半導体装置、半導体装置の製造方法、半導体装置の製造装置、および半導体装置の評価方法 |
| WO2010109572A1 (ja) * | 2009-03-23 | 2010-09-30 | トヨタ自動車株式会社 | 半導体装置 |
| JP2011054624A (ja) * | 2009-08-31 | 2011-03-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2012129537A (ja) * | 2012-02-03 | 2012-07-05 | Fuji Electric Co Ltd | 半導体装置 |
| US8912091B2 (en) | 2013-01-10 | 2014-12-16 | International Business Machines Corporation | Backside metal ground plane with improved metal adhesion and design structures |
| JP2015037149A (ja) * | 2013-08-15 | 2015-02-23 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| CN109712887A (zh) * | 2018-12-17 | 2019-05-03 | 成都森未科技有限公司 | 一种半导体器件集电区的制造方法 |
-
1996
- 1996-11-27 JP JP31646296A patent/JP3339552B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8354328B2 (en) | 2009-12-22 | 2013-01-15 | Renesas Electronics Corporation | Semiconductor device manufacturing method and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10163467A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3339552B2 (ja) | 半導体装置及びその製造方法 | |
| JP3871607B2 (ja) | 半導体素子およびその製造方法 | |
| JP3144328B2 (ja) | 熱電変換素子およびその製造方法 | |
| US5047833A (en) | Solderable front metal contact for MOS devices | |
| US3200490A (en) | Method of forming ohmic bonds to a germanium-coated silicon body with eutectic alloyforming materials | |
| JP5415650B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP3890311B2 (ja) | 半導体装置およびその製造方法 | |
| CN105103272A (zh) | 半导体装置的制造方法 | |
| JPH0136254B2 (ja) | ||
| JP5369581B2 (ja) | 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法 | |
| US7368380B2 (en) | Method of manufacturing semiconductor device | |
| WO2008023687A1 (fr) | DISPOSITIF SEMI-CONDUCTEUR AU SiC ET SON PROCÉDÉ DE FABRICATION | |
| JPH06252091A (ja) | 半導体装置およびその製造方法 | |
| JP5593619B2 (ja) | ショットキーバリアダイオードとその製造方法 | |
| JP7283053B2 (ja) | 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法 | |
| JP2687017B2 (ja) | ショットキバリア半導体装置 | |
| JP4038498B2 (ja) | 半導体素子および半導体素子の製造方法 | |
| JP4231580B2 (ja) | 半導体装置 | |
| CN113140537A (zh) | 功率半导体器件和用于制造功率半导体器件的方法 | |
| JPH08195397A (ja) | バンプ付き半導体装置およびその製造方法 | |
| JP3858693B2 (ja) | 半導体素子の製造方法 | |
| WO2022038833A1 (ja) | 半導体パワーモジュールおよび半導体パワーモジュールの製造方法 | |
| JPH1174298A (ja) | はんだバンプの形成方法 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JP4104506B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130816 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |