JP5343979B2 - 半導体装置、半導体装置の製造方法、半導体装置の製造装置、および半導体装置の評価方法 - Google Patents

半導体装置、半導体装置の製造方法、半導体装置の製造装置、および半導体装置の評価方法 Download PDF

Info

Publication number
JP5343979B2
JP5343979B2 JP2010546521A JP2010546521A JP5343979B2 JP 5343979 B2 JP5343979 B2 JP 5343979B2 JP 2010546521 A JP2010546521 A JP 2010546521A JP 2010546521 A JP2010546521 A JP 2010546521A JP 5343979 B2 JP5343979 B2 JP 5343979B2
Authority
JP
Japan
Prior art keywords
layer
sputtering
semiconductor device
chamber
partial pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010546521A
Other languages
English (en)
Other versions
JPWO2010082342A1 (ja
Inventor
康恭 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of JPWO2010082342A1 publication Critical patent/JPWO2010082342A1/ja
Application granted granted Critical
Publication of JP5343979B2 publication Critical patent/JP5343979B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/16Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/037Manufacturing methods involving monitoring, e.g. feedback loop
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01055Cesium [Cs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]

Description

本発明は、半導体装置、半導体装置の製造方法、および半導体装置の評価方法に関する。
半導体基板の裏面に、複数の金属層から成る裏面電極が設けられている半導体装置では、例えば、リードフレーム等の外部部材に裏面電極をはんだ付けにより接続固定した後、半導体基板の表面に形成された表面電極にワイヤボンディングを行う。裏面電極は、例えば、半導体基板側から、アルミニウム層、チタン層、ニッケル層、金層が積層されることによって構成されている。裏面電極の特性としては、半導体基板やはんだとの接着性に優れていること、裏面電極を構成する各金属層間の密着性が高いことが要求される。裏面電極がこれらの特性を十分に備えていないと、ワイヤボンディング工程等における不良発生の要因となり得る。そのため、例えば特許文献1では、裏面電極を構成する各金属層間の密着性を向上させるため、蒸着により裏面電極を形成した後、400〜450℃で熱処理を行うことが提案されている。
特開平10−163467号公報
本発明者は、鋭意研究の結果、以下のことを見出すに至った。すなわち、はんだ付けにより外部部材と接着固定した半導体装置に対して、後工程のワイヤボンディング工程を行うと、裏面電極のチタン層とニッケル層との界面において剥離すること(いわゆるクレタリング等の不良が発生すること)があることを見出した。このため、不良発生を防ぐためには、裏面電極におけるチタン層とニッケル層との密着性を向上することが必要であり、種々の検討を行った結果、界面の近傍でのチタン層の酸素含有量を適切に管理する必要があるとの知見を得るに至った。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、半導体装置の裏面電極を構成するチタン層とニッケル層との界面における剥離(クレタリング等の不良発生)を抑制することにある。
本発明者らは、鋭意研究の結果、チタン層とニッケル層との界面における剥離を防止するためには、チタン層とニッケル層との界面近傍でのチタン層の酸素含有量を十分に低くする必要があることを見出し、本発明をなすに至った。
そこで、本明細書は、半導体基板と、半導体基板側からアルミニウム層(アルミニウム含有層を含む)、チタン層、ニッケル層、ニッケル酸化防止層が積層された裏面電極とを備えた半導体装置の製造方法であって、チタン層は、酸素分圧が5×10−6Pa以下の雰囲気下でスパッタリングを行うことによって形成する半導体装置の製造方法を開示する。
本発明者らは、鋭意研究の結果、チタン層のスパッタリングする工程において、酸素分圧を管理することで、クレタリング等の不良発生を抑制できることを見出すに至った。酸素分圧が5×10−6Pa以下の雰囲気下でスパッタリングを行うことによってチタン層を形成すれば、チタン層とニッケル層との界面近傍でのチタン層の酸素含有量を十分に低くすることができる。これによって、チタン層とニッケル層との密着性が向上し、チタン層とニッケル層との界面での剥離(クレタリング等の不良発生)を低減できる。また、チタン層のスパッタリングを行う工程において過度に減圧装置を運転させることを防ぐこともできるから、製造工程の効率向上にも寄与し得る。
明細書が開示する半導体装置の製造方法では、さらに、ニッケル層も酸素分圧が5×10−6Pa以下の雰囲気下でスパッタリングを行うことによって形成されることが好ましい。チタン層とニッケル層との界面近傍でのニッケル層の酸素含有量を低くすることができ、チタン層とニッケル層との界面の密着性をより向上させることができる。
また、本明細書が開示する半導体装置の製造方法は、チタン層をスパッタリングするスパッタリング装置のチャンバ内で、ターゲットを交換する第1工程と、チャンバ内の酸素分圧が5×10−6Pa以下の範囲で予め設定した閾値以下となるまで、前記チャンバ内の酸素分圧を調整する第2工程と、チャンバ内の酸素分圧が前記閾値以下となった場合に、スパッタリングを開始する第3工程とを含む製造方法によって実施することができる。
明細書は、半導体装置の製造方法を実施するための装置も開示する。本発明の半導体装置を製造する装置は、スパッタリング装置と、スパッタリング装置のチャンバ内の酸素分圧を検知する検知装置と、チャンバ内の酸素分圧を調整する調整装置と、制御装置とを備えている。制御装置は、チタン層をスパッタリングによって成膜するときに、検知装置の検知値に基づいて、チャンバ内の酸素分圧が3×10 −6 Pa以上かつ5×10−6Pa以下の雰囲気下でスパッタリングによってチタン層が形成されるように、調整装置を制御する。
また、本発明の半導体装置を製造する装置では、制御装置は、検知装置の検知値が、3×10 −6 Pa以上かつ5×10−6Pa以下の範囲で予め設定した閾値以下となった場合に、スパッタリング装置がスパッタリングによるチタン層の成膜を開始するように制御してもよい。
本発明では、不良発生率の低い半導体装置を提供することもできる。本発明者は、鋭意研究の結果、半導体基板と、半導体基板側からアルミニウム含有層、チタン層、ニッケル層、ニッケル酸化防止層が積層された裏面電極とを備えた半導体装置であって、チタン層とニッケル層との界面のチタン層に存在する酸素が、2次イオン質量分析による1秒当りの酸素原子カウント数が2×10以下である場合に、チタン層とニッケル層との界面での剥離が防止されることを見出した。
また、本発明では、半導体装置の不良判定方法についても提供することができる。本発明の不良判定方法では、チタン層とニッケル層との界面のチタン層に存在する酸素が、2次イオン質量分析による1秒当りの酸素原子カウント数が2×10以下の範囲で予め設定した閾値以下である場合に、良品と判定する。これによって、裏面電極のチタン層とニッケル層との界面において剥離するといった不良品を排除することができる。例えば、はんだ付け工程やワイヤボンディング工程を行う前に、クレタリング等の不良が発生する可能性の高い半導体装置を排除することができる。
本発明によれば、裏面電極を構成するチタン層とニッケル層の界面で剥離する半導体装置の不良発生を抑制しつつ、製造工程の効率化を図ることができる。
実施例の半導体装置を示す図。 図2(a)および図2(b)は、実施例の半導体装置を外部部材に接続した状態を示す図である。 実施例の半導体装置を製造する製造装置を構成するスパッタリング装置を示す図。 実施例の半導体装置を製造する製造装置を構成するスパッタリング装置を示す図。 実施例の半導体装置の裏面電極についてのSIMS分析結果。 比較例の半導体装置の裏面電極についてのSIMS分析結果。 従来の半導体装置の裏面電極についてのSIMS分析結果。 従来の半導体装置の裏面電極の断面を示すSEM像。 従来の半導体装置の裏面電極の断面を示すSEM像。
以下に説明する実施例の主要な特徴を以下に列記する。
(特徴1)ニッケル酸化防止層として金(Au)層を用いている。
(特徴2)アルミニウム含有層としては、アルミニウム−シリコン合金(Al−Si)を用いている。
以下、本発明の実施例について、図面を参照しながら説明する。本実施例に係る半導体装置10は、図1に示すように、半導体基板1、裏面電極2、表面電極3によって構成されている。裏面電極2は、半導体基板1側から、アルミニウム含有層としてのアルミニウム−シリコン合金(Al−Si)層4、チタン(Ti)層5、ニッケル(Ni)層6、ニッケル酸化防止層としての金(Au)層7が順に積層されている。アルミニウム含有層は、本実施例のように、Al合金を用いてもよいし、高純度Alを用いてもよい。半導体基板1は、シリコン基板、炭化シリコン基板等に回路形成されたものを用いることができる。本実施例では、Al−Si層の厚さは800nm、Ti層の厚さは200nm、Ni層6の厚さは700nm、Au層7の厚さは100nmである。
図2(a)に示すように、半導体装置10は、その裏面電極2をはんだ付けすることによって、リードフレーム等の外部部材12に接続固定される。この状態で、表面電極の上面から、はんだ層8の下面までの厚さは165μm程度であり、はんだ層8の厚さは100μm程度である。はんだ層8は、すず(Sn)合金を材料としている。はんだ付けを行った後、ワイヤボンディング工程において、半導体装置10の表面電極3とワイヤ9を接続し、リードフレームのインナリード等とを導通させると、図2(b)に示す状態となる。
本実施例の半導体装置10の裏面電極2の製造方法について説明する。半導体素子が形成されたウェハ100の表面に表面電極3を形成した後、ウェハ100の裏面に、スパッタリングによってAl−Si層4、Ti層5、Ni層6、Au層7をこの順序で形成し、裏面電極2を形成する。
図3および図4は本実施例の裏面電極2を形成するために用いられるスパッタリング装置30の構成を示す模式図である。スパッタリング装置30は、開閉可能なドアバルブ38で隔てられたロードロックチャンバ32と、搬送チャンバ33と、複数のスパッタリングチャンバ34と、搬送機構(図示しない)と、制御装置40とを備えている。ロードロックチャンバ32、搬送チャンバ33、複数のスパッタリングチャンバ34には、それぞれ減圧装置(図4の341)と接続している減圧口(図示しない)が設置されている。減圧装置としては、ドライポンプ、ターボ分子ポンプ、クライオポンプ等の真空ポンプを好適に用いることができる。減圧装置は、各々のチャンバごとに設置されていてもよいし、いくつかのチャンバで共用されていてもよい。搬送チャンバ33は、異なるチャンバ間でのウェハ100のやり取りを真空下で行うために設置されている。ロードロックチャンバ32と複数のスパッタリングチャンバ34は、搬送チャンバ33を介して接続している。搬送機構としては、例えばウェハの側面を挟持するフロッグレッグ型ロボットを用いることができる。搬送機構は、ウェハ100を1枚ずつ保持して、ロードロックチャンバ32、搬送チャンバ33、スパッタリングチャンバ34の間でウェハ100の搬出入を行う。
ロードロックチャンバ32は、ウェハ搬入口(図示しない)と、ウェハ搬出口(図示しない)とを備えている。ウェハ100は、例えばマガジンセットに複数枚が載置された状態で、ロードロックチャンバ32に搬送される。搬送機構は、マガジンセットからウェハ100を1枚ずつ取り出し、ロードロックチャンバ32、搬送チャンバ33、スパッタリングチャンバ34の間でウェハ100を搬送する。
複数のスパッタリングチャンバ34は、図4に示すように、それぞれ成膜装置36と、ガス供給路345と、酸素分圧を検知する検知装置347とを備えている。スパッタリングチャンバ34内には、ステージ343が設けられている。ステージ343の上には誘電層が設けられている。ステージ343は、ステージ343とウェハ100の間に電圧を印加し、両者の間に発生した力によってウェハを吸着して保持する(いわゆる静電チャックである)。ステージ343には、ウェハを加熱する加熱ユニット(図示しない)と冷却ユニット(図示しない)が設けられている。減圧装置341としては、真空ポンプを用いることができる。減圧装置341は、制御装置40と電気的に接続されている。減圧装置341の運転は、制御装置40によって制御される。検知装置347としては、例えば真空中に残留するガスの種類と分圧を測定可能な四重極ガス分析計を用いることができる。検知装置347は、制御装置40に電気的に接続されている。検知装置347で検知された結果(ガスの種類と種類毎の分圧)は、制御装置40に出力される。本実施例では、ガス供給路345によってスパッタリングチャンバ34内に、Arガスを導入することができる。
成膜装置36は、バッキングプレート361とターゲット362とを備えている。バッキングプレート361は、ターゲット362が取り付けられている面と反対側の面が、図示していない冷却水等によって冷却されている。成膜装置36は、ターゲット362と、ステージ343上に載置するウェハ100との間に高電圧を印加することが可能な構成となっている。ターゲット362とステージ343とは、スパッタリングチャンバ36内において対向しており、離間して配置されている。ターゲット362は、形成する電極層によって交換される。本実施例では、複数のスパッタリングチャンバ34のそれぞれには異なる金属からなるターゲット362が設けられている。搬送チャンバ33を介してウェハ100が複数のスパッタリングチャンバ34に搬出入することによって、ウェハ100の裏面にAl−Si層4、Ti層5、Ni層6、Au層7を形成していく。本実施例では、Al−Si層4とTi層5を形成するスパッタリングチャンバ、Ni層6を形成するスパッタリングチャンバ、Au層7を形成するスパッタリングチャンバが設置されている。
本実施例に係る半導体装置の裏面電極の製造工程においては、まず、ドアバルブ38を閉じた状態で、ウェハ100が載置されたマガジンセットをロードロックチャンバ32に搬送する。制御装置40は、ロードロックチャンバ32を閉じて減圧装置を作動し、ロードロックチャンバ32に設置された減圧口を開放してロードロックチャンバ32を減圧する。
ロードロックチャンバ32内の減圧が完了すると、制御装置40は、ロードロックチャンバ32と搬送チャンバ33とを仕切っているドアバルブ38を開放し、搬送機構を用いてマガジンセットに載置されたウェハ100をロードロックチャンバ32から搬送チャンバ33に移動させ、ロードロックチャンバ32と搬送チャンバ33とを仕切っているドアバルブ38を閉止する。次に、制御装置40は、搬送チャンバ33とスパッタリングチャンバ34とを仕切っているドアバルブ38を開放して、ウェハ100を搬送機構によってスパッタリングチャンバ34のステージ343に移動させる。なお、この時点で、搬送チャンバ33内およびスパッタリングチャンバ34内は、既に減圧装置341によって減圧されている。搬送機構は、ウェハ100をスパッタリングチャンバ34のステージ343上に載置する。搬送機構は、ウェハ100の裏面がターゲット343に対向するように、ウェハ100をステージ343に載置する。その後、制御装置40は、搬送チャンバ33とスパッタリングチャンバ34とを仕切っているドアバルブ38を閉止する。
スパッタリングチャンバ34の減圧が完了したら、制御装置40はガス供給路345からスパッタリングチャンバ34内にArガスを導入しながら減圧装置341を運転する。
この状態でターゲット362とウェハ100との間に高電圧を印加する。その結果イオン化したArがターゲット362に衝突する。Arイオンが衝突したエネルギーにより、ターゲット362からターゲット362の材料である金属原子がたたき出される。たたき出された金属原子が、ターゲット362と対向しているウェハ100の裏面に堆積する。これによって、ウェハ100の裏面にターゲット362の材料である金属の層が形成されていく。ウェハ100が入っているスパッタリングチャンバで行われるスパッタリング工程が終了した後は、制御装置40は搬送チャンバ33とスパッタリングチャンバ34とを仕切っているドアバルブ38を開放して、ウェハ100を搬送装置によって次のスパッタリングチャンバ34に移動させ、同様に金属層を形成する。このように、順次異なるターゲット362を用いてスパッタリングを行うことによって、ウェハ100の裏面に、Al−Si層4、Ti層5、Ni層6、Au層7の順序で金属層を積層し、ウェハ100の裏面に裏面電極2を形成する。尚、製造工程においては、ターゲット362を交換した後や、製品の製造前には、余分なウェハを何枚か処理する前処理工程を実施し、その後で、製品の製造を行う。前処理工程の終了後に、スパッタリングチャンバ34内を減圧してから、製品となるウェハ100に対してスパッタリングを行う。
具体的には、まず、Al−Si層4を形成する。ターゲット362として、Al−Si合金を材料とするターゲットが用いられる。前処理工程を行った後のスパッタリングチャンバ34に、ウェハ100が搬送され、ターゲット362と対向する位置に設置される。制御装置40は、予め設定した減圧運転条件に従って減圧装置341を制御してスパッタリングチャンバ34を減圧し、ステージ343を70℃に加熱する。減圧が完了した後に、ガス供給路345からArガスの導入を開始し、表1に示す投入電圧およびスパッタ時間で成膜装置36を操作する。表1に示すAi−Si層の投入電力およびスパッタ時間で成膜装置36を操作することによってウェハ100の裏面にAl−Si層4を形成する。
次に、Ti層5を形成する。ターゲット362をTiを材料とするターゲットに交換する。ウェハ100は、ターゲット362と対向する。制御装置40は、予め設定した減圧運転条件に従って減圧装置341を制御してスパッタリングチャンバ34を減圧し、ステージ343を70℃に加熱する。減圧条件は、予め実験等を行うことによって求められる。例えば、酸素分圧が5×10−6Pa以下の雰囲気下でのスパッタリングが実施可能な減圧条件に設定されている。制御装置40は、減圧条件に従って減圧装置341を操作し、スパッタリングチャンバ34内の酸素分圧が5×10−6Pa以下となる状態にする。その後、成膜装置36を操作してスパッタリングを開始する。スパッタリング実施中においても、スパッタリングチャンバ34内の酸素分圧が5×10−6Pa以下となるように制御装置40が減圧装置341を制御する。表1に示すTi層の投入電力およびスパッタ時間で成膜装置36を操作することによってウェハ100の裏面にTi層5を形成する。
次に、Ni層6を形成する。Niを材料とするターゲット362を備えたスパッタリングチャンバ34にウェハ100が搬送される。ウェハ100は、ターゲット362と対向する位置に搬送される。制御装置40は、予め設定した減圧運転条件に従って減圧装置341を制御してスパッタリングチャンバ34を減圧し、ステージ343の静電チャックによってウェハ100を冷却する。減圧条件は、予め実験等を行うことによって求められ、酸素分圧が5×10−6Pa以下の雰囲気下でのスパッタリングが実施可能な条件に設定されている。制御装置40は、減圧条件に従って減圧装置341を操作し、スパッタリングチャンバ34内の酸素分圧が5×10−6Pa以下となる状態にする。その後、成膜装置36を操作してスパッタリングを開始する。スパッタリング実施中においても、スパッタリングチャンバ34内の酸素分圧が5×10−6Pa以下となるように制御装置40が減圧装置341を制御する。表1に示すTi層の投入電力およびスパッタ時間で成膜装置36を操作することによってウェハ100の裏面にNi層6を形成する。
さらに、Au層7を形成する。Auを材料とするターゲット362を備えたスパッタリングチャンバ34にウェハ100が搬送される。ウェハ100は、ターゲット362と対向する位置に搬送される。制御装置40は、予め設定した減圧運転条件に従って減圧装置341を制御してスパッタリングチャンバ34を減圧し、ステージ343の静電チャックによってウェハ100を冷却する。減圧が完了した後に、成膜装置36を操作することによってウェハ100の裏面にAu層7を形成する。上記のようにウェハ100に裏面電極2を形成した後、ウェハ100をダイシングすることによって、半導体装置10を製造することができる。
尚、本実施例では、制御装置40は予め設定された減圧運転条件を実施したが、制御装置40が検知装置347によって検知される酸素分圧に基づいて減圧装置341を制御し、スパッタリングを開始するようにしてもよい。例えば、Ti層5やNi層6等をスパッタリングによって形成する工程において、制御装置40は、5×10−6Pa以下の範囲で予め設定した閾値Aに基づいて、検知装置347によって検知される酸素分圧が閾値A以下となった場合に、成膜装置36がスパッタリングを開始するように制御するようにしてもよい。酸素分圧が閾値A(≦5×10−6Pa)以下となるまで制御装置40によって減圧装置341の運転が継続され、その後、スパッタリングが開始されるから、確実に酸素分圧が5×10−6Pa以下の雰囲気下でのスパッタリングが実施可能となる。
表2に示すようにスパッタリングチャンバ34で行う減圧工程の条件を変更することによって、Ti層形成工程を実施するスパッタリングチャンバ34内の酸素分圧を調整し、半導体装置の裏面電極を作製した。本実施例に係る酸素分圧の検知装置347としては、アルバック社製のベーシックプロセスガスモニタQulee BGMを用いた。表2に示す減圧工程を実施した後のスパッタリングチャンバ内の酸素分圧について、この検知装置347によって検知した値を併せて表2に示した。さらに、実施例および比較例において作製した半導体装置をはんだ付けした後、ワイヤボンディングを行い、クレタリングが発生したサンプルの個数を調べ、その結果も表2に示した。
(実施例1)
実施例1では、まずTi層5をスパッタリングによって形成する前に、前処理工程を12時間行った。前処理工程を行った後、スパッタリングチャンバ34に備えられた減圧装置341を用いて、6h減圧(真空引き)を行った。この減圧工程を実施した後のスパッタリングチャンバ34内の酸素分圧は、5×10−6Paであった。実施例1において作製した半導体装置10を35個用いて、クレタリングが発生したサンプルの個数を調べたところ、クレタリングが発生したサンプルは0個であった。
(実施例2)
実施例2では、前処理工程を12時間行った後、スパッタリングチャンバ34に備えられた減圧装置341を用いて、9h減圧(真空引き)を行った。この減圧工程を実施した後のスパッタリングチャンバ34内の酸素分圧は、3×10−6Paであった。実施例2において作製した半導体装置10を35個用いて、クレタリングが発生したサンプルの個数を調べたところ、クレタリングが発生したサンプルは0個であった。
(比較例)
比較例では、前処理工程を12時間行った後、スパッタリングチャンバ34に備えられた減圧装置341を用いて、1h減圧(真空引き)を行った。この減圧工程を実施した後のスパッタリングチャンバ34内の酸素分圧は、7×10−6Paであった。比較例において作製した半導体装置10を35個用いて、クレタリングが発生したサンプルの個数を調べたところ、クレタリングが発生したサンプルは6個であった。
表2に示した実施例1、2および比較例における酸素分圧とクレタリング発生の頻度を比較すると、Ti層5を形成する工程において、実施例1、2のようにスパッタリングチャンバ34内の酸素分圧を5×10−6Pa以下とすれば、クレタリングの発生を効果的に抑制できることがわかる。
実施例2によって作製された半導体装置の裏面電極を2次イオン質量分析法(Secondary Ion Mass Spectrometry:SIMS)によって分析した。その結果を図5に示す。SIMS分析装置としては、PHI社製 ADEPT1010を用い、1次イオン:Cs、1次イオン加速エネルギー:3keVの条件で測定を行った。同様に、比較例によって作製された半導体装置の裏面電極についても、SIMS分析を実施し、その結果を図6に示した。
図5と図6とを比較すると、図6では、Ti層とNi層との界面において、SIMS分析による1秒当りの酸素原子カウント数の急峻なピークが認められる。図6においては、Ti層とNi層との界面でのTi層の2次イオン質量分析による1秒当りの酸素原子カウント数が、2×10よりも大きい。これは、図7に示す従来の不良品サンプルと同様の結果を示している。一方、図5においては、SIMS分析による1秒当りの酸素原子カウント数が、Ti層とNi層との界面にピークを有していない。図5においては、Ti層とNi層との界面でのTi層の2次イオン質量分析による1秒当りの酸素原子カウント数が、2×10以下となっている。これらの結果より、酸素分圧が5×10−6Paよりも高い条件下でNi層のスパッタリング工程を実施することによって、Ti層とNi層との界面において、酸素含有量を低くすることができることが明らかになった。
図8は、従来のスパッタリング工程によって作製した半導体装置について、はんだ付け工程とワイヤボンディング工程を行った場合に、クレタリングが発生しなかった良品サンプルについて、はんだ層および裏面電極の断面をSEMにより撮影したものである。それに対して、図9は、従来のスパッタリング工程によって作製した半導体装置について、はんだ付け工程とワイヤボンディング工程を行った場合に、クレタリングが発生した不良品サンプルについて、はんだ層および裏面電極の断面をSEMにより撮影したものである。クレタリングが発生した不良品の裏面電極の状態は、図9に示すように、はんだ層からAl−Si層にかけて、それぞれの金属層が層を成している。これに対して、クレタリングが発生しなかった良品の裏面電極の状態を示す図8では、Ti層からはんだ層にかけて明確な界面が形成されておらず、はんだ層と、Ni層と、Ti層が合金を形成していることがわかる。
上記の不良品サンプルの裏面電極をSIMS分析した結果を図7に示す。SIMS分析装置としては、PHI社製 ADEPT1010を用い、1次イオン:Cs、1次イオン加速エネルギー:3keVの条件で測定を行った。図7に示すように、不良品サンプルでは、図6と同様に、Ti層とNi層との界面において、SIMS分析による1秒当りの酸素原子カウント数の急峻なピークが認められた。図5〜9に示す分析結果より、Ti層とNi層との界面においてTi層の酸素濃度が高過ぎると、図9のように、はんだ層と、Ni層と、Ti層を合金化させることができなくなることが推察される。すなわち、後述するように、Ti層やNi層を形成する工程において酸素分圧を適切に管理することによって、Ti層とNi層との界面においてTi層の酸素含有量を低くすることができ、裏面電極とはんだ層との密着性を向上させることができる。これによって、Ti層とNi層との界面の剥離(クレタリング)が発生することを抑制し得る。
実施例1の半導体装置では、Ti層とNi層との界面において、酸素含有量のピークが無い状態を得ることができている。このため、図8に示すようにはんだ層と裏面電極のTi層やNi層とが合金層が形成された状態となっており、Ti層とNi層との界面での剥離(クレタリング)の発生が抑制されているものと推察される。
上記のとおり、本実施例に係る製造方法によって半導体装置の裏面電極を形成すると、Ti層とNi層との界面において、酸素含有量を低くすることができる。このため、ワイヤボンディング工程において、裏面電極のTi層とNi層との界面での剥離(クレタリング)の発生を効果的に抑制できる。
また、本実施例のように、半導体基板と、半導体基板側からAl含有層、Ti層、Ni層、Ni酸化防止層が積層された裏面電極とを備えた半導体装置において、Ti層とNi層との界面でのTi層の2次イオン質量分析による1秒当りの酸素原子カウント数が2×10以下である場合には、Ti層とNi層との界面での剥離が防止される。
この知見を利用して、半導体装置の不良判定を行うことができる。例えば、半導体基板と、半導体基板側からAl含有層、Ti層、Ni層、Ni酸化防止層が積層された裏面電極とを備えた半導体装置に対して、裏面電極の2次イオン質量分析を行う。Ti層とNi層との界面でのTi層の2次イオン質量分析による1秒当りの酸素原子カウント数が、2×10以下の範囲で予め設定した閾値以下である場合に、良品と判定する。これによって、裏面電極のTi層とNi層との界面において剥離する可能性のある不良品を排除することができる。例えば、はんだ付け工程やワイヤボンディング工程を行う前に、クレタリング等の不良が発生する可能性の高い半導体装置を排除することができる。従来、ワイヤボンディング工程で発生するクレタリング等は、実際にはんだ付けを行って、引き剥がし等の試験を行って調べる必要があった。SIMS分析法によって裏面電極のTi層とNi層との界面の酸素含有量を調べる判定方法を実施すれば、はんだ付けを行う前の段階で半導体装置の不良判定を行うことが可能であるため、製造工程の効率向上に寄与し得る。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (3)

  1. 半導体基板と、前記半導体基板側からアルミニウム含有層、チタン層、ニッケル層、ニッケル酸化防止層が積層された裏面電極とを備えた半導体装置を製造する装置であって、
    スパッタリング装置と、
    前記スパッタリング装置のチャンバ内の酸素分圧を検知する検知装置と、
    前記チャンバ内の酸素分圧を調整する調整装置と、
    前記チタン層をスパッタリングによって成膜するときに、前記検知装置の検知値に基づいて、前記チャンバ内の酸素分圧が3×10 −6 Pa以上かつ5×10−6Pa以下となるように前記調整装置を制御する制御装置と、を備えている製造装置。
  2. 前記制御装置は、前記検知装置の検知値が、3×10 −6 Pa以上かつ5×10−6Pa以下の範囲で予め設定した閾値以下となった場合に、前記スパッタリング装置がスパッタリングによる前記チタン層の成膜を開始するように制御することを特徴とする請求項1に記載の製造装置。
  3. 半導体基板と、前記半導体基板側からアルミニウム含有層、チタン層、ニッケル層、ニッケル酸化防止層が積層された裏面電極とを備えた半導体装置の不良判定方法であって、
    前記チタン層と前記ニッケル層との界面のチタン層に存在する酸素は、2次イオン質量分析による1秒当りの酸素原子カウント数が2×10以下の範囲で予め設定した閾値以下である場合に、良品と判定することを特徴とする半導体装置の不良判定方法。
JP2010546521A 2009-01-16 2009-01-16 半導体装置、半導体装置の製造方法、半導体装置の製造装置、および半導体装置の評価方法 Active JP5343979B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/050578 WO2010082342A1 (ja) 2009-01-16 2009-01-16 半導体装置、半導体装置の製造方法、半導体装置の製造装置、および半導体装置の評価方法

Publications (2)

Publication Number Publication Date
JPWO2010082342A1 JPWO2010082342A1 (ja) 2012-06-28
JP5343979B2 true JP5343979B2 (ja) 2013-11-13

Family

ID=42339611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010546521A Active JP5343979B2 (ja) 2009-01-16 2009-01-16 半導体装置、半導体装置の製造方法、半導体装置の製造装置、および半導体装置の評価方法

Country Status (3)

Country Link
US (1) US8410427B2 (ja)
JP (1) JP5343979B2 (ja)
WO (1) WO2010082342A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2445406C1 (ru) * 2010-10-05 2012-03-20 Российская Федерация, от имени которой выступает Министерство промышленности и торговли Российской Федерации (Минпромторг России) Способ обработки поверхности изделия из титанового сплава

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121674A (ja) * 1982-01-13 1983-07-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH04226023A (ja) * 1990-04-16 1992-08-14 Applied Materials Inc 半導体ウエハにケイ化チタンを形成するための低窒素圧製造方法
JPH0737768A (ja) * 1992-11-26 1995-02-07 Sumitomo Electric Ind Ltd 半導体ウェハの補強方法及び補強された半導体ウェハ
JPH09223779A (ja) * 1996-02-16 1997-08-26 Texas Instr Japan Ltd 強誘電体キャパシタ、配線、半導体装置及びこれらの製造方法
JP2000077359A (ja) * 1998-09-02 2000-03-14 Matsushita Electronics Industry Corp 半導体装置及び半導体装置の製造方法
JP2002075872A (ja) * 2000-08-24 2002-03-15 Shibaura Mechatronics Corp 真空処理装置
JP2006156910A (ja) * 2004-12-01 2006-06-15 Denso Corp 半導体装置
JP2007335431A (ja) * 2006-06-12 2007-12-27 Toyota Motor Corp 半導体装置とその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521382A (ja) 1991-07-10 1993-01-29 Sony Corp スパツタリング装置
JP3339552B2 (ja) 1996-11-27 2002-10-28 株式会社日立製作所 半導体装置及びその製造方法
US6106676A (en) * 1998-04-16 2000-08-22 The Boc Group, Inc. Method and apparatus for reactive sputtering employing two control loops
US6362099B1 (en) * 1999-03-09 2002-03-26 Applied Materials, Inc. Method for enhancing the adhesion of copper deposited by chemical vapor deposition
TW517334B (en) * 2000-12-08 2003-01-11 Nec Corp Method of forming barrier layers for solder bumps
US7095121B2 (en) * 2002-05-17 2006-08-22 Texas Instrument Incorporated Metallic strain-absorbing layer for improved fatigue resistance of solder-attached devices
US6740577B2 (en) * 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
US7767563B2 (en) * 2007-03-21 2010-08-03 Intel Corporation Method of forming a silicide layer on a thinned silicon wafer, and related semiconducting structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121674A (ja) * 1982-01-13 1983-07-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH04226023A (ja) * 1990-04-16 1992-08-14 Applied Materials Inc 半導体ウエハにケイ化チタンを形成するための低窒素圧製造方法
JPH0737768A (ja) * 1992-11-26 1995-02-07 Sumitomo Electric Ind Ltd 半導体ウェハの補強方法及び補強された半導体ウェハ
JPH09223779A (ja) * 1996-02-16 1997-08-26 Texas Instr Japan Ltd 強誘電体キャパシタ、配線、半導体装置及びこれらの製造方法
JP2000077359A (ja) * 1998-09-02 2000-03-14 Matsushita Electronics Industry Corp 半導体装置及び半導体装置の製造方法
JP2002075872A (ja) * 2000-08-24 2002-03-15 Shibaura Mechatronics Corp 真空処理装置
JP2006156910A (ja) * 2004-12-01 2006-06-15 Denso Corp 半導体装置
JP2007335431A (ja) * 2006-06-12 2007-12-27 Toyota Motor Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
JPWO2010082342A1 (ja) 2012-06-28
US20110240846A1 (en) 2011-10-06
US8410427B2 (en) 2013-04-02
WO2010082342A1 (ja) 2010-07-22

Similar Documents

Publication Publication Date Title
KR102444065B1 (ko) 시드 층 표면으로부터 오염을 제거하기 위한 시스템들 및 방법들
JP3713332B2 (ja) 単結晶銅ターゲット及びその製造方法
JP6511424B2 (ja) 積層体及び、その製造方法
US6217715B1 (en) Coating of vacuum chambers to reduce pump down time and base pressure
US20090014881A1 (en) Semiconductor device, and method and apparatus for manufacturing same
KR20140041745A (ko) 반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체
JP4324617B2 (ja) スパッタ成膜方法及びスパッタ成膜装置
KR20140043877A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP5343979B2 (ja) 半導体装置、半導体装置の製造方法、半導体装置の製造装置、および半導体装置の評価方法
EP1654395B1 (en) Target/backing plate constructions, and methods of forming them
JP5142849B2 (ja) 成膜装置および成膜方法
KR20160052339A (ko) 시드 층 표면으로부터 오염을 제거하기 위한 시스템들 및 방법들
JP2012212899A (ja) Cu膜の形成方法
US10790152B2 (en) Method for etching multilayer film
US9443820B2 (en) Device and method for bonding substrates
KR102302635B1 (ko) 반도체 구조의 전세정
JP5670085B2 (ja) 半導体装置の製造方法
JP4206403B2 (ja) 半導体内部配線の製造方法
TW202035746A (zh) 靶材與背板之接合體、及靶材與背板之接合體之製造方法
CN110534428B (zh) 金属层结构的制造方法以及半导体器件及其制造方法
WO2022158365A1 (ja) 基板処理方法及び基板処理装置
JP4356973B2 (ja) ウェーハの金属汚染評価方法
Miskovic et al. Effect of Silicon Substrate Roughness on Silver-Based Backside Metallization for Power Electronics Packaging
JPH11172414A (ja) 後工程で堆積する伝導体層に優れたテクスチャーを与える低抵抗率オキシ窒化チタン(TiON)膜の堆積方法
JP3854532B2 (ja) 半導体素子の電極形成方法および半導体素子電極

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R151 Written notification of patent or utility model registration

Ref document number: 5343979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250