JPH11172414A - 後工程で堆積する伝導体層に優れたテクスチャーを与える低抵抗率オキシ窒化チタン(TiON)膜の堆積方法 - Google Patents

後工程で堆積する伝導体層に優れたテクスチャーを与える低抵抗率オキシ窒化チタン(TiON)膜の堆積方法

Info

Publication number
JPH11172414A
JPH11172414A JP10208492A JP20849298A JPH11172414A JP H11172414 A JPH11172414 A JP H11172414A JP 10208492 A JP10208492 A JP 10208492A JP 20849298 A JP20849298 A JP 20849298A JP H11172414 A JPH11172414 A JP H11172414A
Authority
JP
Japan
Prior art keywords
titanium oxynitride
nitrogen
product according
substrate
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10208492A
Other languages
English (en)
Other versions
JP3732010B2 (ja
Inventor
David Gittelman Bruce
デビッド ジットルマン ブルース
Byui Buu
ビュイ ブー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPH11172414A publication Critical patent/JPH11172414A/ja
Application granted granted Critical
Publication of JP3732010B2 publication Critical patent/JP3732010B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864Thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 (修正有) 【課題】重なる金属層に改良されたテクスチャーを与え
ることができる表面性を有するオキシ窒化チタン膜形成
方法。 【解決手段】大きな窒素対酸素比を有する雰囲気中でT
iをスパッタリングしてオキシ窒化チタンを形成する工
程を有する、基体上にオキシ窒化チタン障壁層を形成す
る方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、オキシ窒化チタン
膜を形成する方法において、重なる金属層に改良された
テクスチャーを与えることができる表面性を有するオキ
シ窒化チタン膜形成方法を与える。
【0002】
【従来の技術】集積回路(IS)の製造では、アルミニ
ウムが充填用に選択される金属である。将来のCu金属
化(metalization,メタライゼーション)方式について
は、TiNもこの機能を果たすことができる。現在、A
lの基体中への拡散を防ぐため窒化チタン(TiN)が
用いられている。TiNは、後のCVD−タングステン
工程のための接着層として、或は反射防止用被覆を製造
するのにも用いられている。現在、チップの幾何学的形
態が収縮する場合、接点/バイアの幾何学的形態は比較
的小さいことが必要である。その小さい幾何学的形態に
順応させるために、バイアの底部の障壁厚さを小さくし
て、一次伝導体により占められるバイアの面積を最大に
することが望ましい。Al充填剤を適用するために、I
Cを高い温度で処理することも望ましい。
【0003】従来知られている一つの堆積方法は、スパ
ッタリングである。スパッタリングでは、金属ターゲッ
トのような材料のターゲットを真空室中に、一般に基体
に相対して配置し、その基体にターゲット被覆材料の層
又はプラグ(plug)が形成される。ターゲット近くの真空
室中に作動ガスを導入し、電気的に励起して正に帯電し
たガスイオンを含むガスプラズマを発生されせる。ター
ゲットを負にバイアスし、正に帯電したプラズマ物質を
負のターゲットに衝突させ、それによってターゲット物
質を離脱、即ちターゲットを「スパッタリング」する。
離脱即ちスパッタリングされた材料は基体表面上に堆積
し、基体表面を覆って、露出基体表面に形成された全て
の接点を満たす。
【0004】現在の方法はTiN障壁層をスパッタリン
グし、それが後工程の別の場所でのアニーリングを受
け、Al充填剤適用のための充分な拡散障壁性を与え
る。TiON膜は、別の場所での処理工程を必要とする
ことなく、TiNより優れた拡散障壁性を与えることが
知られている。
【0005】その場でのTiON拡散障壁を使用するこ
とは、別の場所でのアニーリング工程を除くことが出来
るため、製造生産性が高くなる。別の場所でのアニーリ
ング工程に関連した装置が不要になるため、資本コスト
も減少する。既知のTiON膜は生産性を改善し、コス
トを減少するが、それらは後で堆積するAl又はCuの
ような相互接続金属の結晶構造を劣化することが知られ
ている。同様に、Al相互接続部を堆積する前に大気に
曝すことによるTiN障壁表面の酸化が、Alのテクス
チャーを劣化させることが知られている。アルミニウム
の劣化は、電気移動寿命を減少させるため、相互接続信
頼性を低下すると考えられる。
【0006】
【発明が解決しようとする課題】本発明は、後工程で堆
積するAlの繊維テクスチャーの劣化を起こすことな
く、別の場所でのアニーリング工程に対する必要性を無
くすことである。
【0007】
【課題を解決するための手段】本発明は、スパッタリン
グ工程中Tiを窒化し、ガス混合物にOを添加すること
により、後工程で堆積するAlの繊維テクスチャーの劣
化を起こすことなく、他の場所でのアニーリング工程の
必要性を無くすものである。膜は、高窒素低酸素雰囲気
中で、高い基体温度でスパッタリングする。拡散障壁層
の性質の主要な改良は、内部粒状拡散障壁を酸化するこ
となく、粒子界面へ低レベルの酸素が取り込まれた場合
に起きると考えられる。本発明は、スパッタリング室内
の酸素流量に比較して大きな窒素流量を用い、高い堆積
温度を用いてオキシ窒化チタンの粒子の酸素含有量を最
小にする。
【0008】
【発明の実施の形態】繊維テクスチャーは、極点図法に
より決定されるX線回折(XRD)測定の一つの型であ
る。極点図測定では、X線源と検出器とを、試料中の特
定の結晶面から回折されたX線を検出するように固定す
る。極点図測定のための典型的な装置を図2に示す。極
点図測定装置8は、第一ステージ12上に取付けた試料
10を有する。第一ステージ12は、第二ステージ14
上に回転可能に取付けられている。第二ステージ14は
第二ステージトラック16の回りに回転する。第二ステ
ージトラック16は基盤18の上に取付けられている。
第一ステージ12の回転は角度βを決定し、第二ステー
ジトラック16の回りの第二ステージ14の動きは角度
φを決定する。各位置(φ、β)で、X線源20から放
出されたX線が試料10に当たり、回折してX線検出器
22によって感知される。第二ステージ14の運動によ
り試料は角度φについて90°まで次第に傾く。各増大
した傾斜角度で試料を第一ステージ12の回転により角
度βについて方位角として回転する。βが0°の所で回
折した信号は、試料表面10に平行な粒子について検出
される。第一ステージ12を角度βだけ回転することに
より、試料10の表面に対してβ0 に傾斜した粒子を検
出することができる。各データ点(φ、β)で得られた
データは、全体積に亙って粒子配向についての情報を与
える。もし極点図が方位角的に対称性を示す場合、任意
の半径に沿った回折強度をプロットしたものは、繊維テ
クスチャープロットとして言及する。
【0009】図3Aは極点図であり、図3Bは、(11
1)配向結晶面からのAlについての対応する繊維テク
スチャープロットである。極点図、図3A及び繊維テク
スチャープロット、図3Bの両方の成分は、(200)
配向粒子の(111)面からの回折強度を示している。
繊維テクスチャープロット中の曲線とバックグランドレ
ベルとの間の積分面積を用いて、基体に垂直な(11
1)及び(200)粒子の体積分率を決定し、夫々11
1及び200体積分率と呼ぶが、これらの粒子は、この
方向に対してランダムに配向している。傾斜角の関数と
しての(111)ピークの強度は、基体に垂直な粒子傾
斜の分布を与える。
【0010】Microelectronics, vol. 225, page 21 に
記載の1991 MRS Symp. on Mat. Rel. でのD.B.クノ
ール(Knorr)その他による前の研究では、薄膜結晶配向
と、繊維テクスチャーと、電気移動(EM)信頼性との
間の関係を示している。XRD繊維テクスチャーと、2
25°でのEM・メトリクス・EM試験温度(EM Metric
s EM Test Temperature)との相関関係を表Iに示す。
【0011】
【表1】
【0012】試料1及び2は、ほぼ等しいランダム体積
分率及び平均粒径を有する。従って、試料1及び2は、
損傷までの平均時間(t50)及び損傷分布標準偏差
(σ)が、111繊維テクスチャーピークの半値全幅
(FWHM)に依存することを示している。111繊維
テクスチャーピークのFWHMが増大すると、t50が減
少し、σが増大する。試料2及び3は、t50及びσもラ
ンダム体積分率に依存することを示している。これらの
試料は等しい平均粒径及びFWHM 111を有する。
ランダム体積分率が増大すると、t50が減少し、σが増
大する。従って、損傷までの平均時間を改良するために
は、Al体積分率111が大きく、FWHMが低いこと
が望ましいことが決定されている。
【0013】表IVに記載したように、図4は、150℃
で堆積したTiN試料、150℃で堆積した450℃促
進堆積TiON、(E)TiON、及び450℃で堆積
したTiONの試料についてのAl 111極点図デー
タを示している。極点図Aは、150℃(TiN)で処
理したウエーハ1についてのXRD Al 111極点
図を示す。極点図Bは、150℃(ETiON)で処理
したウエーハ6についてのXRD Al 111極点図
を示している。極点図Cは、450℃(TiN)で処理
したウエーハ11についてのXRD Al 111極点
図を示している。極点図Dは、450℃(TiON)で
処理したウエーハ13についてのXRDAl 111極
点図を示している。
【0014】350nmの厚さのAl層を、下のTi
(40nm)−障壁(75nm)層上に堆積した。Ti
及びTiONは、同じ室内で450℃の温度で堆積し
た。Al堆積温度は200℃であった。積層体堆積中真
空の破れはなかった。Al堆積後、各積層を窒素中1時
間450℃で炉中でアニーリングした。
【0015】表IIは、これらの試料についてのデータ換
算の結果を要約したものである。表IIのデータに基づ
き、450℃TiON上に堆積したAlは良好である
か、又は450℃TiNよりも良好なテクスチャーを有
し、150℃(E)TiON上に堆積したAlは、15
0℃TiN及び450℃TiN及びTiON試料上に堆
積したAlのものに比較して劣ったテクスチャーを有す
ることが明らかである。
【0016】
【表2】
【0017】図5は、窒素中で1時間450℃でアニー
リングした後のTi(40nm)−TiON(75n
m)/Al(350nm)積層体のオージェ電子分光器
(AES)深度プロフィル(depth profile)を示してい
る。Ti及びTiONは、同じ室内で450℃の温度で
堆積した。後のAl堆積は、200℃で行なった。積層
体堆積中、真空の破れはなかった。図5から分かるよう
に、TiON膜中の酸素含有量は、TiON−Ti界面
の所を除き、AES検出器で最低限になっている。Ti
膜なかには、幾らかの酸素も存在するように見える。
【0018】図6は、窒素中1時間450℃で炉アニー
リングした後の、Ti(40nm)−(E)TiON
(75nm)/AlCu 0.5%(350nm)積層
体のAES深度プロフィルである。Ti及び(E)Ti
ONは、同じ室内で150℃の温度で堆積した。後のA
l堆積は、200℃の温度で行なった。積層体堆積中、
真空の破れはなかった。図6から明らかなように、図5
のAl−TiON界面には酸素が存在していないのに対
して、Al−(E)TiON界面にはかなりの量の酸素
が存在する。
【0019】測定可能な酸素含有量を無くすためには、
O−Ti反応速度を遅くしなければならず、未反応酸素
は膜から拡散して出て行くか、又は膜表面から脱着する
ことができなければならず、さもないと最終的には膜中
のチタンに結合した窒素と置き換わるであろう。チタン
結合の窒素による飽和は、25:1の窒素対酸素流量比
により達成されている。25:1の比が有効であること
は知られているが、約15:1よりも大きなN対O比で
も、TiをOよりも優先的にNと反応させ、本発明のオ
キシ窒化チタン層を形成することができると考えられて
いる。450℃の堆積温度での酸素の易動性についての
証拠は、障壁−Ti界面での酸素の濃度及び障壁本体中
に酸素が存在しないことから知ることができる。
【0020】図7は、窒素中1時間450℃で炉アニー
リングした後のTi(40nm)−障壁(75nm)/
Al 0.5%Cu(350nm)積層体のシート抵抗
の変化を、障壁堆積温度の関数として示している。Ti
及び障壁の堆積は、真空を破ることなく行なった。全て
の積層体に対しAl体積温度は200℃であった。Ti
ON膜は、常にTiN膜よりも小さなシート抵抗変化を
有し、450℃の堆積温度で最良の性能を有することに
注意されたい。
【0021】図8A〜図8Cは、Ti(25nm)−障
壁(100nm)/Al 0.5%Cu(75nm)/
TiN(45nm)積層体の漏洩電流を示している。図
8A〜図8Cでは実験データの上限及び下限は、水平線
で示されている。25番目〜75番目の百分位数が矩形
の中に含まれており、10番目〜90番目の百分位数
は、その矩形に付けた垂直棒内に含まれており、残りの
データは点で示してある。或る組みのデータ、例えば、
図8AのスプリットAでは、25番目〜75番目の百分
位数の広がりが余りにも狭いため、矩形は水平線のよう
に見える。1e−9より大きな漏洩電流を有する試料は
商業的に使用することができず、スクラップにされてい
る。図8A〜図8Cから分かるように、炉アニーリング
したTiN及び空気に露出したTiNには多量のスクラ
ップが存在するが、本発明の(E)TiON中には本質
的にスクラップは存在しない。
【0022】スプリットAは、堆積したままの積層体に
ついてのデータを示し、スプリットB〜Eは、夫々2時
間450℃でアニーリングした積層体についてのデータ
を示し、スプリットF〜Iは、夫々2時間500℃でア
ニーリングした積層体についてのデータを示している。
積層体は、0.7×1.0μmシャンパングラス形状物
上に堆積し、その形状物の垂直(85°よりも大きな器
壁角度を有する)部分は、0.4μmの高さを持ってい
た。障壁のための堆積温度は図8A及び図8Cでは30
0℃であり、図8Bでは450℃であった。炉アニーリ
ングは、約5%の水素を含む主に窒素である形成ガス中
で25分間400℃で行なった。Al堆積温度は全ての
スプリットについて300℃であった。アニーリング
は、450℃で2時間ずつ4回のサイクル及び500℃
で2時間ずつ4回のサイクルからなっていた。これらの
図中のデータは、450℃TiONは、その場での45
0℃及び炉アニーリングした両方のTiONよりも性能
が優れていることを示している。
【0023】TiNに酸素を添加すると、拡散障壁とし
ての膜の性能を改良することが認められている。図7
は、TiONが評価した全ての障壁堆積温度でのTiN
よりも優れた障壁性能を示すことを示している。図8A
及び図8Cも、空気露出及び炉アニーリングしたTiO
N及び450℃TiON障壁を有するTi−障壁/Al
/TiN積層体の漏洩電流評価の結果を示している。堆
積したままの積層体及びアニーリングした後のものにつ
いて電気的評価を行なった。
【0024】図6から明らかなように、Al−TiON
界面と比較して、Al−(E)TiON界面にはかなり
の濃度の酸素が存在する。最終的堆積段階中、酸素の流
量を増大することにより、(E)TiONが形成され
る。図4、5及び6及び表IIは、堆積中TiN層中に酸
素を含有させると、後で堆積したAlのテクスチャー劣
化に相関関係を有することを示す。障壁堆積温度は、1
50℃TiN上に堆積したAlが、表IIに示すように、
450℃障壁層上に堆積したAlよりも配向減少がほん
の僅かしかないと言う意味で、重要な因子であるとは考
えられない。
【0025】層を堆積する工程は表III に示してある。
工程1は、不活性(アルゴン)雰囲気中で行ったTi堆
積工程である。工程2は、ガス流を用いるが、電力を適
用せずに行うアイドル(idle)工程である。工程3はA
r、N2 及びO2 の種々の流れを用いて行った一次障壁
堆積工程である。種々のガス流は表IVに示してある。A
rを使用することが示してあるが、Tiと反応しないど
のような希釈ガスを用いてもよい。工程4は、後のター
ゲット清浄化工程で用いる電力までシャッター電力を低
下するための電力降下工程である。工程5は清浄化工程
である。各ウエーハは、堆積前のスパッタエッチング工
程及び堆積後の1KWターゲット清浄化工程(工程5)
が行われた。1KWターゲット清浄化工程は良好なAl
テクスチャーを生成させるのに本質的なものではなく、
それはどのような障壁性にも影響を与えない。
【0026】表III 中、x、z、a、b及びcは変数で
ある。特定のアルゴン、窒素及び酸素ガス流、及び温度
及びスロットルの使用が表IVに記載してある。ウエーハ
8〜13については、障壁層の堆積後に冷却工程を行
い、全てのAl堆積は200℃で行なった。冷却工程
は、0 KWで、100sccmのAr流を24秒間流
し、次に15KWで、100sccmのAr流を21秒
間流す工程を含み、バックプレーン(BP)ガスを用い
た。BPガスは、堆積中試料を取付ける工程の間に流
し、ウエーハとステージとの間の熱をガス伝導法を用い
て移動させる。
【0027】
【表3】
【0028】
【表4】
【0029】本発明を種々の態様を記述することにより
例示し、これらの態様をかなり詳細に記述してきたが、
本出願人は特許請求の範囲をそのような詳細な点に何等
限定するつもりはない。当業者には付加的利点及び修正
は容易に分かるであろう。従って、一層広い態様として
の発明は、特定の詳細な点、代表的装置及び方法、例示
し、説明した実施例に限定されるものではない。従っ
て、本出願人の一般的発明の概念の本質又は範囲から離
れることなく、そのような詳細な点から変更を行うこと
ができるものである。
【図面の簡単な説明】
【図1】TiN、TiON、及び促進堆積TiON
〔(E)TiON〕のウエーハ抵抗率を、堆積温度の関
数として示すグラフである。
【図2】X線回折極点図測定装置の模式的図である。
【図3】図3中、図3Aは、(111)結晶面からのA
lについての極点図測定の三次元的グラフデータを示す
図であり、図3Bは、図3Aのデータに相当する繊維テ
クスチャープロットを示す図である。
【図4】150℃及び450℃でのTiN、TiON、
及び促進堆積TiONについてのX線回折極点図を示す
図である。
【図5】Ti(40nm)−TiON(75nm)−A
lCu 0.5%(350nm)積層体のAES深度プ
ロフィルの図である。
【図6】Ti(40nm)−(E)TiON(75n
m)−AlCu 0.5%(350nm)積層体のAE
S深度プロフィルの図である。
【図7】Ti(40nm)−障壁(75nm)−AlC
u 0.5%(350nm)積層体の、アニーリング後
のシート抵抗の変化を、障壁堆積温度の関数として示す
グラフである。
【図8】図8中、図8A〜図8Cは、Ti(25nm)
−障壁(100nm)−AlCu 0.5%(75n
m)−TiN(45nm)積層体の漏洩電流を示すグラ
フである。
【符号の説明】
10 試料 12 第一ステージ 14 第二ステージ 16 第二ステージトラック 18 基盤 20 X線源 22 検出器

Claims (41)

    【特許請求の範囲】
  1. 【請求項1】 大きな窒素対酸素比を有する雰囲気中で
    Tiをスパッタリングしてオキシ窒化チタンを形成する
    工程を有する、基体上にオキシ窒化チタン障壁層を形成
    する方法。
  2. 【請求項2】 窒素対酸素の流量比が約15:1より大
    きい、請求項1に記載の方法。
  3. 【請求項3】 窒素対酸素の流量比が約25:1より大
    きい、請求項2に記載の方法。
  4. 【請求項4】 スパッタリング工程中、雰囲気中の窒素
    によりTiが窒化される、請求項1に記載の方法。
  5. 【請求項5】 オキシ窒化チタンが促進堆積オキシ窒化
    チタンである、請求項1に記載の方法。
  6. 【請求項6】 促進堆積オキシ窒化チタンを、少なくと
    も約300℃の温度で、約78%の窒素を含む雰囲気中
    で、Tiをスパッタすることにより形成する、請求項5
    に記載の方法。
  7. 【請求項7】 スパッタリング工程を、少なくとも約3
    00℃の温度で行う、請求項1に記載の方法。
  8. 【請求項8】 窒素流量が少なくとも100sccmで
    ある、請求項1に記載の方法。
  9. 【請求項9】 窒素流量が少なくとも80sccmであ
    る、請求項1に記載の方法。
  10. 【請求項10】 酸素流量が約4sccmである、請求
    項8に記載の方法。
  11. 【請求項11】 オキシ窒化チタンを、堆積後、炉中で
    アニーリングする、請求項1に記載の方法。
  12. 【請求項12】 基体上にオキシ窒化チタン障壁層を形
    成する方法において、表面不連続部を有する基体を与
    え、 前記基体上にTi膜を堆積し、前記堆積したTi膜上
    に、前記基体上にオキシ窒化チタンを形成するのに近い
    N:O比を有する雰囲気中でTiターゲットから膜をス
    パッタリングし、そして前記基体上にAl伝導体を堆積
    する、工程からなるオキシ窒化チタン障壁層形成方法。
  13. 【請求項13】 膜積層体を炉中でアニーリングする工
    程を更に有する、請求項12に記載の方法。
  14. 【請求項14】 スパッタリング工程を、上昇させた温
    度で行う、請求項12に記載の方法。
  15. 【請求項15】 上昇させた温度が少なくとも約300
    ℃である、請求項14に記載の方法。
  16. 【請求項16】 主にNである雰囲気中で、オキシ窒化
    チタンから酸素を脱出させるのに充分な基体温度で、そ
    の基体上に膜をスパッタリングさせる工程により、基体
    上に形成したオキシ窒化チタン膜。
  17. 【請求項17】 雰囲気が、窒素ガス、酸素ガス、及び
    希釈ガスを含む、請求項16に記載の方法による生成
    物。
  18. 【請求項18】 窒素流量対酸素流量の比が少なくとも
    約15:1である、請求項17に記載の方法による生成
    物。
  19. 【請求項19】 窒素流量対酸素流量の比が少なくとも
    約25:1である、請求項18に記載の方法による生成
    物。
  20. 【請求項20】 窒素の流量が少なくとも100scc
    mである、請求項17に記載の方法による生成物。
  21. 【請求項21】 酸素の流量が少なくとも4sccmで
    ある、請求項20に記載の方法による生成物。 【請求項21】 酸素の流量が約4sccmである、請
    求項20に記載の方法による生成物。
  22. 【請求項22】 オキシ窒化チタンが促進堆積オキシ窒
    化チタンである請求項16に記載の方法による生成物。
  23. 【請求項23】 基体温度が少なくとも約300℃であ
    る、請求項16に記載の方法による生成物。
  24. 【請求項24】 基体温度が少なくとも約450℃であ
    る、請求項16に記載の方法による生成物。
  25. 【請求項25】 チタン、オキシ窒化チタン、及び伝導
    体膜積層体が上に形成された基体において、 基体を与え、 前記基体上にTi層を堆積し、 前記Ti層上に、物理的堆積法によりオキシ窒化チタン
    層を堆積させ、そして前記オキシ窒化チタン層上に伝導
    体層を堆積させる、方法により製造した基体。
  26. 【請求項26】 Ti層が金属Tiである、請求項25
    に記載の方法による生成物。
  27. 【請求項27】 オキシ窒化チタン層が促進堆積オキシ
    窒化チタンである、請求項25に記載の方法による生成
    物。
  28. 【請求項28】 物理的堆積法がスパッタリングであ
    る、請求項25に記載の方法による生成物。
  29. 【請求項29】 オキシ窒化チタン層を、スパッタリン
    グ工程中、スパッタターゲットから放出した窒化チタン
    により形成する、請求項28に記載の方法による生成
    物。
  30. 【請求項30】 スパッタリングを、窒素ガス、酸素ガ
    ス、及び少なくとも一種の希釈ガスの流れにより与えら
    れた高窒素雰囲気中で行う、請求項28に記載の方法に
    よる生成物。
  31. 【請求項31】 雰囲気を、窒素ガス、酸素ガス、及び
    希釈ガスを含むガスの流れにより与える、請求項30に
    記載の方法による生成物。
  32. 【請求項32】 窒素流量対酸素流量の比が少なくとも
    約15:1である、請求項30に記載の方法による生成
    物。
  33. 【請求項33】 窒素流量対酸素流量の比が少なくとも
    約25:1である、請求項32に記載の方法による生成
    物。
  34. 【請求項34】 窒素の流量が、スパッタリング工程
    中、Tiターゲット表面を窒化するのに充分な大きさで
    ある、請求項30に記載の方法による生成物。
  35. 【請求項35】 窒素の流量が少なくとも100scc
    mである、請求項30に記載の方法による生成物。
  36. 【請求項36】 酸素の流量が少なくとも4sccmで
    ある、請求項35に記載の方法による生成物。
  37. 【請求項37】 酸素の流量が約4sccmである、請
    求項35に記載の方法による生成物。
  38. 【請求項38】 方法が、膜積層体を堆積した後、基体
    を炉中でアニーリングする工程を更に有する、請求項2
    8に記載の方法による生成物。
  39. 【請求項39】 伝導体層を、Al及びCuからなる群
    から選択する、請求項28に記載の方法による生成物。
  40. 【請求項40】 基体温度が少なくとも約300℃であ
    る、請求項28に記載の方法による生成物。
  41. 【請求項41】 基体温度が少なくとも約450℃であ
    る、請求項28に記載の方法による生成物。
JP20849298A 1997-06-18 1998-06-18 後工程で堆積する伝導体層に優れたテクスチャーを与える低抵抗率オキシ窒化チタン(TiON)膜の堆積方法 Expired - Fee Related JP3732010B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US866324 1997-06-18
US08/866,324 US6107195A (en) 1997-06-18 1997-06-18 Method for depositing a low-resistivity titanium-oxynitride (TiON) film that provides for good texture of a subsequently deposited conductor layer

Publications (2)

Publication Number Publication Date
JPH11172414A true JPH11172414A (ja) 1999-06-29
JP3732010B2 JP3732010B2 (ja) 2006-01-05

Family

ID=25347365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20849298A Expired - Fee Related JP3732010B2 (ja) 1997-06-18 1998-06-18 後工程で堆積する伝導体層に優れたテクスチャーを与える低抵抗率オキシ窒化チタン(TiON)膜の堆積方法

Country Status (2)

Country Link
US (1) US6107195A (ja)
JP (1) JP3732010B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9785049B2 (en) 2016-01-12 2017-10-10 Shin-Etsu Chemical Co., Ltd. Method for forming multi-layer film and patterning process

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433509B1 (ko) * 1998-08-21 2004-05-31 미크론 테크놀로지,인코포레이티드 전계 효과 트랜지스터, 집적 회로, 전계 효과 트랜지스터 형성 방법, 그리고 집적 회로 형성 방법
CN1302148C (zh) * 2004-07-12 2007-02-28 广州粤海真空技术有限公司 一种TiOxNy太阳能光热转换薄膜的制备方法
CN102373416A (zh) * 2010-08-26 2012-03-14 鸿富锦精密工业(深圳)有限公司 壳体的制作方法及由该方法制得的壳体
JP5429430B2 (ja) * 2011-05-16 2014-02-26 パナソニック株式会社 電極箔とその製造方法、およびコンデンサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280425A (ja) * 1991-03-07 1992-10-06 Sony Corp 配線形成方法
US5378660A (en) * 1993-02-12 1995-01-03 Applied Materials, Inc. Barrier layers and aluminum contacts
JPH06268083A (ja) * 1993-03-11 1994-09-22 Sony Corp 半導体装置の配線
US5705429A (en) * 1993-10-04 1998-01-06 Yamaha Corporation Method of manufacturing aluminum wiring at a substrate temperature from 100 to 150 degrees celsius
US5508881A (en) * 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
JP2953340B2 (ja) * 1995-03-29 1999-09-27 ヤマハ株式会社 配線形成法
US5858184A (en) * 1995-06-07 1999-01-12 Applied Materials, Inc. Process for forming improved titanium-containing barrier layers
JP2891161B2 (ja) * 1996-02-15 1999-05-17 日本電気株式会社 配線形成方法
US5961791A (en) * 1997-02-26 1999-10-05 Motorola, Inc. Process for fabricating a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9785049B2 (en) 2016-01-12 2017-10-10 Shin-Etsu Chemical Co., Ltd. Method for forming multi-layer film and patterning process

Also Published As

Publication number Publication date
JP3732010B2 (ja) 2006-01-05
US6107195A (en) 2000-08-22

Similar Documents

Publication Publication Date Title
KR960011927B1 (ko) 장벽층 야금재료 스퍼터링 공정, 불침투성 금속 또는 불침투성 금속 합금층을 디포지트하는 스퍼터링 공정, Ti/TiN 장벽층 형성 공정 및 티타늄 질화물층 스퍼터링 공정
US5529670A (en) Method of depositing conductors in high aspect ratio apertures under high temperature conditions
US6028003A (en) Method of forming an interconnect structure with a graded composition using a nitrided target
JP2001044204A (ja) 孔を充填するためのアルミニウムの堆積方法及び装置
US6344411B1 (en) OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same
US20040137158A1 (en) Method for preparing a noble metal surface
US5582881A (en) Process for deposition of a Ti/TiN cap layer on aluminum metallization and apparatus
EP0187706B1 (en) A method of coating an organic substrate with a metal
JPH10308363A (ja) メタライゼーション構造を製造する方法
KR100457843B1 (ko) 반도체 장치에서 콘택 형성 방법
JP3732010B2 (ja) 後工程で堆積する伝導体層に優れたテクスチャーを与える低抵抗率オキシ窒化チタン(TiON)膜の堆積方法
JP2789332B2 (ja) 金属配線の構造及びその形成方法
KR100365061B1 (ko) 반도체소자및반도체소자제조방법
JPH04225223A (ja) 高密度集積回路用導電層又は構造物の製法及び装置
JPH08162531A (ja) 配線形成方法
JP3288010B2 (ja) 半導体素子の金属配線形成方法
JP3727693B2 (ja) TiN膜製造方法
JP3973838B2 (ja) アルミニウム含有膜のスパッタ蒸着において水素及び酸素ガスを利用する方法及びそれによって得られるアルミニウム含有膜
JP3079765B2 (ja) 電気接点用材料
JPH05291560A (ja) 半導体デバイスのバリアメタル
JPH02271634A (ja) 多層配線形成方法およびこれに用いる真空蒸着装置
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法
JP3060709B2 (ja) 電気接点用材料の製造方法および製造装置
JPH0669155A (ja) コンタクトプラグ形成方法
Zou et al. A comparative study of refractory metal nitridation in an NH3 ambient

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051011

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees