JPH04225223A - 高密度集積回路用導電層又は構造物の製法及び装置 - Google Patents

高密度集積回路用導電層又は構造物の製法及び装置

Info

Publication number
JPH04225223A
JPH04225223A JP9138491A JP9138491A JPH04225223A JP H04225223 A JPH04225223 A JP H04225223A JP 9138491 A JP9138491 A JP 9138491A JP 9138491 A JP9138491 A JP 9138491A JP H04225223 A JPH04225223 A JP H04225223A
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
applying
chambers
high vacuum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9138491A
Other languages
English (en)
Other versions
JP3200085B2 (ja
Inventor
Heinrich Koerner
ハインリツヒ ケルナー
Helmuth Treichel
ヘルムート トライヒエル
Konrad Hieber
コンラート ヒーバー
Peter Kuecher
ペーター キユツヒアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH04225223A publication Critical patent/JPH04225223A/ja
Application granted granted Critical
Publication of JP3200085B2 publication Critical patent/JP3200085B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板上に高密度
集積回路用の導電層又は構造物を多工程で製造する方法
並びにこの方法を実施する装置に関する。
【0002】
【従来の技術】マイクロエレクトロニクスにおいて集積
回路を製造する場合、できる限り大きな集積密度を得る
ために、集積回路の個々の電気素子間の導電接続を上下
に存在する平面内に配設すること(いわゆる多層配線)
、また同時に一平面内の構造物の側方外寸を縮小するこ
とは公知である。この課題を技術的に実現するためには
、サクセナ(A. Saxena)及びパラマニク(D
. Pramanik)の論文「ソリッド・ステイト・
テクノロジー(Solid State Techno
logy) 」1986年10月、第95〜100頁に
詳述されているように垂直な連続層が十分に平坦である
ことが必要である。この論文にはまた半導体基板、通常
シリコン基板上に導電性及び非導電性層及び構造物を製
造することができる、半導体表面を少なくとも部分的に
平坦化しこれにより多層配線を助成する公知技術に相応
するいくつかの方法も記載されている。
【0003】すべての公知方法は、多層配線を助成する
導電接続を作るため数種の異なる方法を順次に実施しな
ければならない点で共通している。この事実を次に1つ
の例で説明する。
【0004】導電路を製造するため通常アルミニウム又
はアルミニウム合金からなる層を吹き付け法により半導
体基板の表面に施す。こうして製造された層は幅の狭い
構造物、例えば接触孔の場合不良稜被覆を有し、その結
果半導体表面に存在する高度差は平坦化されず、むしろ
一層増幅される。従って吹き付けられたアルミニウム層
は後処理、例えば短時間加熱することによって流動化し
なければならないか、又は引続き非導電層を施して高度
差を補償する必要がある。前者の場合従来技術により不
可欠であるアルミニウムを空気に曝すことにより酸化ア
ルミニウムを含む不活性化層が生じ、これが流動化を困
難なものにし、また後者の場合平坦化する絶縁層を製造
するために費用のかさむいくつかの処理法を使用しなけ
ればならない(例えば二酸化珪素の析出、補助層の遠心
塗布及び加熱乾燥、補助層及び二酸化珪素層の再腐食、
二酸化珪素の新たな析出)。更にこの第二の方法は、次
の導電層の導電路を任意に配設することができないとい
う欠点を有する。特にそれぞれ2つの導電路面を接続す
る接触孔を上下に積み重ねることはできない。
【0005】従って導電路の電気的信頼性の理由からま
た多層配線を助成するためにも、析出された導電層を一
層良好に稜被覆するように努められている。このために
気相から化学的に析出することにより(いわゆるCVD
法)、アルミニウム層を製造することは公知である。
【0006】この場合出発物質としてトリイソブチル−
アルミニウム(TIBA)を使用することができるが、
この方法は著しい欠点を有する(ビーチ(D.Beac
h) 、ブルム(S. Blum)及びルグエス(F.
 LeGoues) の論文「ジャーナル・オブ・ヴァ
キューム・サイエンス・アンド・テクノロジー(Jou
rnal of Vacuum Science an
d Technology )」A7(5)、1989
年、第3117〜18頁参照)。すなわち出発化合物の
危険性と同時に僅かな変換率、50℃以上の温度でのT
IBAの不安定性、アルミニウム合金を簡単に製造する
ことが不可能、多板装置(バッチシステム)の使用を必
要とする僅かな析出速度、構造化された表面でのその均
一性がほとんど保証されない、被覆すべき表面の成長処
理の必要性である。 総括的にこの方法は、正孔密度が高くまた電子移動抵抗
に欠陥のあるアルミニウム層を提供する技術的に極めて
困難な方法である。従って前記の論文にはCVD法で出
発物質としてトリメチルアミンアルミニウムを使用する
ことが提案されている。しかしこれによりアルミニウム
層を得るには同様に塩化チタンでの先行成長処理が必要
であり、またアルミニウム層の均一性は200nmの厚
さから初めて確実に得ることができる。
【0007】
【発明が解決しようとする課題】従って本発明の課題は
、公知方法の前記の諸欠点を有さない高密度集積回路用
導電路及び構造物の製法を提供することにある。この方
法により製造された層及び構造物は高密度集積回路に必
要な電気的及び機械的特性を有しまた下方に存在する層
に対して僅少な接触抵抗並びに良好な稜被覆を有するべ
きである。特にこれらの層及び構造物は多層配線を助成
するべきである。すなわち半導体表面を平坦化する別の
経費のかさむ方法は省略される。更にこの方法を実施す
ることのできる装置を提供するも本発明の課題である。
【0008】
【課題を解決するための手段】この課題は請求項1記載
の方法及び請求項9記載の装置によって解決される。本
発明の他の実施態様は従属請求項の対象である。
【0009】
【作用効果】高真空条件を維持して金属化に適した多処
理工程を直接連続して実施する本発明による多工程法に
よって、明らかに改善された電気的及び機械的特性を有
しかつ更に多層配線を特に良好に助成する導電層及び構
造物を製造することができる。半導体基板を高真空中に
永続的に留めまたこれと関連して各処理工程間において
も極く僅かな酸素又は水蒸気のような環境の影響から十
分に遮断することによって、特に −きれいに清浄された表面の再酸化を阻止し(これによ
り再生可能な低い接触抵抗が得られまた成長問題は避け
られる)、 −析出された層中の欠損密度を減少させ、−個々の層の
接着性を改善し、その機械的応力(ストレス)を少なく
し、 −自然酸化物を阻止することによって、析出したアルミ
ニウム層上に直ちに継続して合金成分を施しまた拡散さ
せることを可能とし、 −層上に自然の酸化物膜が生じるのを抑制することによ
ってその都度の成長を著しく容易にする、ことができる
【0010】これらの改善された層特性は、半導体基板
に対する高真空条件を中断することなく同じ高真空装置
内でその直前又は直後に実施することのできる別の方法
を統合することを可能とする。これにより必要な処理時
間、加工すべき半導体基板の汚染危険性及び外部からの
影響による他の欠陥等は回避される。
【0011】
【実施例】本発明による多工程法の実施は、少なくとも
2つの高真空処理室1〜6、少なくとも1つの高真空分
配室7及び少なくとも2つの高真空貯蔵室8、9からな
る図1に示した高真空装置で行う。すべての貯蔵室及び
処理室は、本実施例では中心に配置されている分配室7
に対し耐高真空性結合を有し、互いに高真空状態で絶縁
され、独立している。各室内には次に示す最大漏洩率(
単位:mバール×1×sec−1)で第2量として示し
た基礎圧(単位:mバール)を少なくとも得ることがで
きる:貯蔵室(5×10−6/1×10−6):分配室
(5×10−7/1×10−7):処理室(5×10−
7/1×10−7)。個々の処理室1〜6は特に各処理
用として設計され、容量に合わせて小さくすることもで
きる。部分的に仕上げられている集積回路を有する一般
に円板状の被加工シリコン基板を個々に、順次にまた停
滞することなく種々の処理室1〜6に通すか、又は通過
時間又は処理パラメータを同調させるため分配室7の中
間位置に滞留させる。種々の処理室内での各処理工程の
経過及び順番は(図示されていない)プロセスコンピュ
ータによって制御される。
【0012】各処理室1〜6は例えば次のように構成さ
れていてよい。1:プラズマエッチング室、2:金属接
触層を吹き付ける室、3:CVD処理室、例えば障壁と
して作用する層を析出させる室、4:導電路として作用
する層をCVD析出させる室、5:被覆層を吹き付ける
室、6:場合によっては光学的助成(ROA)を伴う温
度工程(RTP)用の室。この場合各室はその都度の処
理にとって周知の必要の装置、例えばガス導管、プラズ
マエッチング法用又はプラズマ助成析出法用電極、金属
ターゲット、加熱装置及び他のものを備えている。
【0013】本発明による装置は非導電層、例えば導電
路面間の平坦化可能の絶縁層を製造する多工程法に対し
ても適している。この場合各処理室1〜6は必要に応じ
て構成することができる(例えばプラズマ補助CVD法
、スパッタエッチング法、プラズマエッチング法、温度
処理用として)。本質的な利点は、各処理工程間で絶縁
層の湿気が増大するのを阻止し得ることであり、これに
より例えば通常は必要とされる層の加熱処理を省略する
ことができる。
【0014】2つの処理室間を中央分配室7を介して移
転する時間が約20秒と短いことから、機械的な影響又
は欠陥なしに通過量を高めることができる。貯蔵室8か
らのシリコン基板を加工している間に、他の貯蔵室9を
外部から新たなシリコン基板で負荷することができる。 これによりまた中央分配室を有する多室装置を使用する
ことによって、種々の方法を順次に永続して連続処理す
ることが可能である。これと関連する重要な経済性及び
仕上げ外観は装置多様化の削減、清浄空間での必要な面
の節約、及び僅かな通過時間の確保である。
【0015】本発明方法の使用例は以下のとおりである
【0016】1.アルミニウム導電路の製造この多工程
法は有利には次の処理工程a1 ないしa6 からなる
【0017】(a1)  被覆すべき表面の清浄露出し
ているシリコン表面の自然酸化物を第1処理室で公知方
法により例えばエッチングガスとしてCF4 を用いて
プラズマ補助エッチング法によって除去する。
【0018】(a2)  接触層の塗布下方に存在する
シリコン領域に対する電気接触を改良するため例えば接
触層として厚さ約10〜100nmのチタン層を施す。 これは公知の吹き付け方又はCVD法により実施するこ
とができる。処理室2は所望の製造法に応じて相応して
構成されている。CVD法を使用する場合、適当なチタ
ン含有出発化合物をキャリアガスにより又は吸込法に0
り処理室2に入れ、処理圧1ないし100mバール及び
温度約200〜450℃で熱的に励起する。付加的にプ
ラズマにより励起することもできる。
【0019】(a3)  障壁層の塗布アルミニウム及
びシリコンの相互拡散を阻止するため、障壁として作用
する窒化チタン層をもう1つの処理室3内で施すのが有
利である。下方に存在するチタン層を同時に窒化チタン
からなる障壁層用接着層として使用する。本発明では窒
化チタン層を製造するため、出発物質として窒素含有有
機チタン化合物(これは熱的、光学的及び/又はプラズ
マにより励起される)を使用するCVD法を使用し、純
粋な熱的励起の場合には還元剤を添加する。この方法は
200〜550℃の範囲の処理温度で、特に有利な特性
例えば適合度、ストレス欠乏、極めて良好な稜被覆、高
い障壁作用、良好な導電性及びその他のような特性を有
する窒化チタン層を提供する。
【0020】(a4)  CVDアルミニウム層の塗布
CVD−法によるアルミニウム層の塗布を200〜45
0℃の温度範囲で圧力0.1〜100mバールで実施す
る。出発物質として有機アルミニウム化合物、例えばジ
メチルアルミニウムヒドリドHAl(CH3)2 、ト
リメチルアミンアルミニウムヒドリドAlH3 /N(
CH3)3又はトリエチルアルミニウムAl(Et)3
又は同様のものを使用する。これらの化合物は5〜10
0℃の範囲の蒸発器温度を有し、キャリアガス又は吸引
法により処理室4に導入される。粒径又は粗面度のよう
なアルミニウムの特性は、出発成分を適当に選択するこ
とによってまた処理パラメータを変えることによって影
響を及ぼすことができる。
【0021】(a5)  合金成分を提供する層の塗布
アルミニウム合金を形成させるため、銅、チタン、パラ
ジウム又はシリコン−含有層を吹き付けるか又はCVD
法により析出させる。その厚さは所望される合金状態に
よって決定する。この層の塗布はアルミニウム層を施す
前に行うこともできる。
【0022】(a6)  アルミニウム層の合金化温度
工程によって、例えば高速熱処理(RTP)によって所
望のアルミニウム合金を形成させる。この場合合金成分
の拡散は500℃以下の温度で、ヘリウム又は水素のよ
うな不活性雰囲気中で半導体基板を短時間加熱すること
によって(10〜80秒)行うのが有利である。この温
度工程は450℃までの温度で10〜120秒間光学的
補助(高速光学合金化ROA)により実施することもで
きる。
【0023】本発明方法のこの実施例は、層自体を最も
幅の狭い構造物中に一致させてまた極めて良好な稜被覆
で析出することを可能とする。これは適当なCVD法又
は吹き付け法を選択することによってまた表面を制御さ
れた反応動力学の範囲内の析出パラメータによって並び
にCVD法で析出可能の層成分が唯一の出発分子中にす
でに存在するという事実によって可能とされる。その結
果この金属化法は特に多層配線に適している。
【0024】窒素含有有機チタン化合物から窒化チタン
障壁層を析出させるためにCVD法を使用することによ
って特に良好な障壁層が提供され、従って粒子境界を酸
素で飽和する通常必要とされる処理を省くことができ、
また後続するアルミニウム析出との統合が可能である。 アルミニウム層を製造する方法は、危険であるか又は高
反応性の出発物質を使用しない。特に優れた点は、高真
空を中断することなく窒化チタンの析出と通常後続して
行われるアルミニウムの析出とが組み合わされる点にあ
る。なぜならこれにより予想外にもアルミニウム析出の
ための成長層が不要であるからである。酸化されなかっ
た窒化チタン表面上でアルミニウムは極めて均一にまた
その下に存在する物質とは無関係に析出される。その結
果従来公知のアルミニウム析出処理に比べて一層小さな
平均アルミニウム粒径、平坦な層及びアルミニウム層の
僅少な欠損密度が得られる。電子移動抵抗及び金属化の
信頼性は著しく改善され、更に例えばアルミニウム層内
の相応する中間層に又はこれから窒化チタン被覆層を施
すことによって一層高めることができる。また下層、中
間層又は被覆層としての銅又はチタンは、特に温度工程
と組み合わされた金属化の電気特性を一層改良させる作
用を有する。アルミニウム合金層の製造はその場でCV
D法により適当な出発化合物を分解することによって(
例えばAlH3 /N(CH3)3 +Si2 H6 
)行うこともできる。
【0025】上記金属化法の特に多層配線で重要なもう
1つの利点は、すべての析出工程を450℃以下の温度
で進めることができ、従ってすでにアルミニウム被覆を
有する半導体基板上でも行い得ることである。
【0026】本発明による方法の簡単化された一実施例
は、処理工程(a3)及び(a4)への限縮である。半
導体基板に対する高真空条件の維持下に高真空装置内で
これらの両処理工程を統合することによって本発明で得
られる本質的な利点が達成される。
【0027】2.珪化物の製造 シリコン工学分野では、耐熱性の低抵抗導電路及び接触
部、特に自己調整接触部(いわゆるサリサイドを製造す
るために、珪化物が使用される。これに関しては例えば
ウィトマン(D. Widmann)、マーダー(H.
 Mader)及びフリードリッヒ(H. Fried
rich)の著書「高密度集積回路技術(Techno
logie hochintegr−ierterSc
haltungen )」Springer−Verl
ag 出版、1988年、第95〜98頁に詳述されて
いる。珪化物及びサリサイドの製造1本発明方法で以下
の処理工程(b1)〜(b3)を使用して簡単に可能で
あり、更にもう1つの処理工程(b4)によって通常引
続き、例えば接触孔を充填するための選択的な金属析出
を実施することもできる。
【0028】(b1)  表面の前処理第1処理室1内
で被覆すべき表面を例えば低エネルギーのアルゴンイオ
ン(約100eV)で照射することによって清浄し、そ
の際特に後の接触孔領域内でまたゲート接触部のポリシ
リコン上で自然の酸化物を除去する。表面のこの清浄と
同時にアルゴン原子を1cm3 当り約1013原子組
み込む。シリコンは予め非晶質化する。これにより層の
均一なシリコン化がドーピングとは無関係に達成される
【0029】(b2)  金属層の吹き付け高真空装置
の別のまたは同じ室内で珪化物の形成に必要な金属層を
、真空条件を中断することなく最も純粋な金属ターゲッ
トから吹き付けることによって新しい清浄表面上に析出
させる。層厚は接触孔の形状、ドーピングプロフイル並
びに前処理とは無関係であり、典型的な場合40〜80
nmである。
【0030】(b3)  温度処理 珪化物の形成を急速熱処理または急速光合金化(RTP
又はROA)により、例えば650〜700℃で窒素雰
囲気下に30秒間高真空装置の1つの室内で実施する。 高真空条件を維持することによって(b2)で析出した
金属層上に酸化物層が生じることはない。
【0031】(b4)  選択的金属析出更に高真空を
中断することなく新鮮な珪化接触部上に、核化を遅らせ
ることなくまた優れた選択性を持ってCVD法により例
えばタングステン又はアルミニウムの選択的金属析出を
実施することができる。このため高真空装置のもう1つ
の室をまた公知技術に相当する選択的析出法を使用する
【0032】3.選択的金属析出 本発明の別の実施例としてすでに記載した処理工程(a
1)及び(b4)を組み合わせることができる。この多
工程法で例えばタングステン又はアルミニウムを新しい
清浄接触部上に選択的に金属析出する。これは下方に存
在するシリコン又は下方に存在する金属導電路に対する
接触部であってよい。接触部を完全に充填することによ
って表面の平坦化を得ることができる。
【0033】それぞれの実施例とは無関係に本発明によ
る技術思想は半導体基板に対する高真空条件の保持下に
少なくとも2つの処理工程を組み合わせることにある。 すなわちその実施に当たっては本発明による多室高真空
装置が必要である。この場合個々の処理工程は公知の従
来技術により実施することができ、これは特に各実施例
で記載した処理工程(a1)、(a2)、(a5)、(
a6)、(b1)〜(b4)である。これに対し前記処
理工程(a4)は新規であり、また処理工程(a3)、
並びに(a3)と(a4)の組合せは新規で、発明に相
当するものである。
【図面の簡単な説明】
【図1】本発明による装置の一実施例を示す略示図であ
る。
【符号の説明】
1〜6  高真空処理室 7  高真空分配室 8、9  高真空貯蔵室

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】  半導体基板に対して高真空条件を維持
    しながら高真空装置の少なくとも2つの室で直接連続し
    て実施される少なくとも2処理工程からなることを特徴
    とする半導体基板上の高密度集積回路用導電層又は構造
    物の製法。
  2. 【請求項2】  次の処理工程: (a3)  半導体基板の表面に障壁層を施し、(a4
    )  障壁層に導電路層を施すを実施することを特徴と
    する請求項1記載の製法。
  3. 【請求項3】  別の処理工程: (a2)  障壁層を施す前に接触層を施し、及び/又
    は(a1)  障壁層又は接触層を施す前に半導体基板
    の表面を清浄し、及び/又は (a5)  導電路層を施す前か後に又はその代わりに
    合金成分を生じる層を施し、及び/又は (a6)  熱処理を行う、を実施することを特徴とす
    る請求項1又は2記載の製法。
  4. 【請求項4】  各処理工程を次の順序:(a1)  
    プラズマエッチング処理で酸化物を除去し、(a2) 
     厚さ10〜100nmのチタン層を、吹き付け法によ
    ってか又は200〜450℃の範囲の温度で気相からの
    化学的析出法(CVD法)によって施し、(a3)  
    窒化チタン層を、熱的及び/又は光学的及び/又はプラ
    ズマによって励起される窒素含有有機チタン化合物を使
    用して200〜450℃の温度でCVD法により施し、 (a4)  アルミニウム層又はアルミニウム合金層を
    、熱的及び/又は光学的及び/又はプラズマによって励
    起される有機アルミニウム化合物を使用して200〜4
    50℃の温度でCVD法により施し、 (a5)  銅、チタン、パラジウム及び/又はシリコ
    ンを含む金属層を、吹き付け法又はCVD法により所望
    の合金に必要な厚さで施し、 (a6)  半導体基板を、合金を形成させるため不活
    性ガス雰囲気中で10〜120秒間500℃までの温度
    に短時間加熱する(RTP又はROA法)、で実施する
    ことを特徴とする請求項1ないし3の1つに記載の製法
  5. 【請求項5】  処理工程: (b1)  半導体基板の被覆すべき表面を前処理し、
    (b2)  金属層を施し、 (b3)  温度処理するを実施することを特徴とする
    請求項1記載の製法。
  6. 【請求項6】  別の処理工程: (b4)  選択的に金属を析出させる、を実施するこ
    とを特徴とする請求項5記載の製法。
  7. 【請求項7】  処理工程(a1)と(b4)を組み合
    わせることを特徴とする請求項1、3、4又は6のいず
    れか1つに記載の製法。
  8. 【請求項8】  各処理工程を次の順序:(b1)  
    アルゴンイオンで照射して酸化物を除去し、また半導体
    基板を非晶質化し、 (b2)  金属ターゲットから吹き付けることにより
    チタン又はコバルト層を施し、 (b3)  半導体基板を不活性ガス雰囲気中で700
    ℃まで短時間加熱して(RTP又はROA)、珪化物を
    形成させ、 (b4)  露出しているシリコン、珪化物又は金属上
    にCVD法によりタングステン又はアルミニウムを選択
    的に析出させる、で実施することを特徴とする請求項5
    ないし7の1つに記載の製法。
  9. 【請求項9】  少なくとも2つの処理室(1〜6)、
    少なくとも2つの貯蔵室(8、9)及び各室を互いに結
    合する少なくとも1つの分配室(7)とからなり、その
    際すべての室(1〜9)及び各室間のすべての結合材が
    耐高真空性であり、半導体基板に対する高真空条件を中
    断することなく多数の異なる処理工程を組み合わせるこ
    とを特徴とする半導体基板上の高密度集積回路用導電層
    又は構造物の製造装置。
  10. 【請求項10】  得られる基礎圧が貯蔵室(8、9)
    では10−6mバール未満であり、また分配及び処理室
    (1〜7)では10−7mバール未満であることを特徴
    とする請求項9記載の装置。
JP09138491A 1990-03-30 1991-03-29 高密度集積回路用導電層又は構造物の製法及び装置 Expired - Lifetime JP3200085B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AT90106139.0 1990-03-30
EP90106139A EP0448763A1 (de) 1990-03-30 1990-03-30 Verfahren und Vorrichtung zur Herstellung von leitenden Schichten oder Strukturen für höchstintegrierte Schaltungen

Publications (2)

Publication Number Publication Date
JPH04225223A true JPH04225223A (ja) 1992-08-14
JP3200085B2 JP3200085B2 (ja) 2001-08-20

Family

ID=8203840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09138491A Expired - Lifetime JP3200085B2 (ja) 1990-03-30 1991-03-29 高密度集積回路用導電層又は構造物の製法及び装置

Country Status (4)

Country Link
EP (1) EP0448763A1 (ja)
JP (1) JP3200085B2 (ja)
KR (1) KR100200911B1 (ja)
IE (1) IE911059A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627102A (en) * 1993-03-23 1997-05-06 Kawasaki Steel Corporation Method for making metal interconnection with chlorine plasma etch
JPH09167743A (ja) * 1995-10-31 1997-06-24 Internatl Business Mach Corp <Ibm> 半導体チップ上に低応力ポリサイド導体を形成する方法
US7655549B2 (en) 2005-02-25 2010-02-02 Canon Anelva Corporation Method for depositing a metal gate on a high-k dielectric film

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0148325B1 (ko) * 1995-03-04 1998-12-01 김주용 반도체 소자의 금속 배선 형성방법
US5877087A (en) 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
JPH09205254A (ja) * 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置の製造方法および半導体製造装置並びに半導体レーザの製造方法
US6139697A (en) * 1997-01-31 2000-10-31 Applied Materials, Inc. Low temperature integrated via and trench fill process and apparatus
US6605531B1 (en) 1997-11-26 2003-08-12 Applied Materials, Inc. Hole-filling technique using CVD aluminum and PVD aluminum integration
KR100367455B1 (ko) * 2000-03-21 2003-01-14 일진나노텍 주식회사 탄소나노튜브 합성용 다중 진공챔버 플라즈마화학기상증착장치 및 이 장치를 이용한 탄소나노튜브 합성방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5948952B2 (ja) * 1981-03-23 1984-11-29 富士通株式会社 金属薄膜の形成方法
US4585517A (en) * 1985-01-31 1986-04-29 Motorola, Inc. Reactive sputter cleaning of semiconductor wafer
IT1185964B (it) * 1985-10-01 1987-11-18 Sgs Microelettronica Spa Procedimento e relativa apparecchiatura per realizzare contatti metallo-semiconduttore di tipo ohmico
JP2741854B2 (ja) * 1986-06-18 1998-04-22 株式会社日立製作所 半導体集積回路装置
DE3789212T2 (de) * 1986-12-19 1994-06-01 Applied Materials Inc Integriertes Bearbeitungssystem mit Vielfachkammer.
JPS63157870A (ja) * 1986-12-19 1988-06-30 Anelva Corp 基板処理装置
CA1306072C (en) * 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627102A (en) * 1993-03-23 1997-05-06 Kawasaki Steel Corporation Method for making metal interconnection with chlorine plasma etch
US6063703A (en) * 1993-03-23 2000-05-16 Kawasaki Steel Corporation Method for making metal interconnection
JPH09167743A (ja) * 1995-10-31 1997-06-24 Internatl Business Mach Corp <Ibm> 半導体チップ上に低応力ポリサイド導体を形成する方法
US7655549B2 (en) 2005-02-25 2010-02-02 Canon Anelva Corporation Method for depositing a metal gate on a high-k dielectric film

Also Published As

Publication number Publication date
EP0448763A1 (de) 1991-10-02
JP3200085B2 (ja) 2001-08-20
KR100200911B1 (ko) 1999-06-15
IE911059A1 (en) 1991-10-09

Similar Documents

Publication Publication Date Title
US5478780A (en) Method and apparatus for producing conductive layers or structures for VLSI circuits
JP2828540B2 (ja) シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法
JP3094004B2 (ja) 半導体ウェーハ上へのタングステン層のcvd蒸着方法
US6319728B1 (en) Method for treating a deposited film for resistivity reduction
US8026605B2 (en) Interconnect structure and method of manufacturing a damascene structure
KR960002119B1 (ko) 기재상에 구리 알루미늄 합금을 선택적으로 증착시키는 방법
JP3374322B2 (ja) チタン膜及びチタンナイトライド膜の連続成膜方法
JP2000138190A (ja) 成膜方法及び装置
WO1999063593A1 (en) Plasma treatment for ex-situ contact fill
JP2002334884A (ja) 半導体素子の金属配線形成方法
US4777061A (en) Blanket tungsten deposition for dielectric
JPH04225223A (ja) 高密度集積回路用導電層又は構造物の製法及び装置
KR0179797B1 (ko) 바이어스 전압이 인가된 Cu 박막 형성방법
JPH09186102A (ja) 半導体装置の製造方法
JP5526189B2 (ja) Cu膜の形成方法
JP2002329682A (ja) Cu薄膜作製方法
US6548398B1 (en) Production method of semiconductor device and production device therefor
JP3642903B2 (ja) 薄膜形成方法
KR20030089756A (ko) 삼원계 확산배리어막의 형성 방법 및 그를 이용한구리배선의 형성 방법
US6228764B1 (en) Method of forming wiring in semiconductor device
JP3988256B2 (ja) 成膜方法
KR100753120B1 (ko) 구리배선의 삼원계 확산방지막의 형성 방법
KR950000108B1 (ko) 다층 금속 배선방법
KR100236984B1 (ko) 금속배선의 전자이주특성 개선 방법
JPH01309356A (ja) 半導体装置の配線構造およびその形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010510

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080615

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 10

EXPY Cancellation because of completion of term