JP3642903B2 - 薄膜形成方法 - Google Patents
薄膜形成方法 Download PDFInfo
- Publication number
- JP3642903B2 JP3642903B2 JP28514096A JP28514096A JP3642903B2 JP 3642903 B2 JP3642903 B2 JP 3642903B2 JP 28514096 A JP28514096 A JP 28514096A JP 28514096 A JP28514096 A JP 28514096A JP 3642903 B2 JP3642903 B2 JP 3642903B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal oxide
- metal
- precursor
- oxide precursor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子部品の電極配線の製造方法に関し、特に層間接続あるいは配線導体の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体製造装置においては素子の微細化が著しく、動作速度の高速化および高密度に素子を搭載することによる装置の多機能化が進んている。動作速度の高速化および素子搭載の高密度化を実現するには、各素子を接続する配線の多層化、微細化および低抵抗化が不可欠である。
しかし、集積度の向上およびディバイス動作速度の向上を図るためパタンサイズの微細化が進められた結果、次のような間題が生じてきている。
まず第一に、多層配線を形成するためには、素子もしくは電極配線上に形成された接続孔に金属膜を埋め込む必要がある。しかし、パタンサイズの微細化に伴って接続孔のアスペクト比が高くなる傾向にあるため、高アスペクト比の微細な径の接続孔に金属膜を的確に埋め込む必要が生じている。
【０００３】
第二に、パタンサイズの微細化に伴ってディバイスの性能が向上すると、配線遅延の解決が重要となる。配線遅延を解決するためには、配線抵抗の低減が必要であるが、パタンサイズの微細化に伴って配線も細線化した結果、配線の低抵抗化が困難となっている。このため、従来使用されてきたＡｌにかわる低抵抗の配線材料としてＣｕの利用が検討されているが、Ｃｕには加工が困難であるという問題が存在する。この問題に対しては、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌiｓｈiｎｇ）を用いた埋め込み配線の形成法（ダマシン法）が提案されている。これは、例えば下記の刊行物、すなわち、Ｂ．Ｌｕｔｈｅｒｅｔａｌ．，Ｐｒｏｃ．ＶＬＳｌ Ｍｕｌｔｉｌｅｖｅｌ Ｉｎｔｅｃｏｎｎｅｃｔｉｏｎｓ Ｃｏｎｆ．，Ｓａｎｔａ Ｃｌａｒａ，ＣＡ（ＩＥＥＥ，Ｎｅｗ Ｙｏｒｋ，１９９３）ｐ．１５．に詳細に述べられている。ここで、ダマシン法の概要を示す。
【０００４】
図７はダマシン法によるＣｕ配線の形成の工程を示す要部の断面図である。まず、同図（ａ）において、半導体基板上７１に絶縁膜７２を形成した後、リソグラフィー工程とエッチング工程により微細な配線溝７３を形成する。次に、同図（ｂ）に示すように、配線溝７３を含む絶縁膜７２上にスパッタ成膜法によりバリアメタル７４、およびＣｕ膜７５を形成する。
しかる後、同図（ｃ）に示すように、配線溝７３内部以外のバリアメタル７４およびＣｕ膜７５の不要部分はＣＭＰにより除去する。このように低抵抗の微細配線を形成するためには、微細配線溝に金属膜を埋め込む必要がある。しかし、配線の細線化に伴って配線溝のアスペクト比も高くなった結果、高アスペクト比の配線溝に金属膜を埋め込む必要が生じている。
以上の様に、配線の多層化、微細化および低抵抗化を実現するためには、微細な高アスペクト比の孔部に的確に金属膜を埋め込む必要が生じている。
従来、接続孔や配線溝への金属膜の埋め込みにはスパッタ成膜法が用いられていた。
【０００５】
図８は従来のスパッタ成膜法により形成した多層配線構造の要部の断面図を示すもので、同図に基づいてこれを説明する。素子を形成する拡散層８２を含む半導体基板上８１に絶縁膜８３を形成した後、その拡散層８２を露出すべく微細な接続孔８５を形成して、この接続孔８５を含む絶縁膜８３上にスパッタ成膜法により金属膜８４を形成する。
【０００６】
【発明が解決しようとする課題】
しかしながら、スパッタ成膜法はその原理上ステップカバレッジの孔アスペクト比に対する依存性が大きい。このため、スパッタ成膜法により金属膜８４を形成するとき、アスペクト比の高い孔に埋めこむ際には、図８に示すようにボイド８６が発生する。このボイド８６は、接続不良およびそれに伴う信頼性の低下につながる。
このように、スパッタ成膜法はアスペクト比の高い接続孔や配線溝の埋め込みには用いられないという間題が生じていた。ステッブカバレッジの間題を解決するため、コリメートスパッタ法、金属フロー法および化学気相成長法（ＣＶＤ法）が検討されている。コリメートスパッタ法とは、蜂の巣状の部品をスパッタのターゲットとウエハの間に設置し、コリメートの孔を通過したスパッタ粒子のみをウエハ上に堆積させることで垂直成分を増加させる技術である。
しかし、コリメートスパッタ法ではターゲットを飛び出した粒子の多くがコリメートに付着するので、生産性が低いという欠点を有している。
【０００７】
また、金属フロー技術はスパッタ法により孔近傍領域に堆積した金属膜を熱エネルギーによって表面エネルギーが減少する方向に移動させることにより、微細な径の孔を埋め込む技術である。この方法は、リフロー時のウエハ実温度制御および金属膜表面が触れるチャンバー内の真空度管理が重要となり、これらがプロセスの再現性および安定性を支配する重要なパラメータであるが、どちらの制御も容易ではない。また、微細な径の孔の形状や下地の材料に大きな制限が存在する。現状の金属フロー技術では、埋め込み可能な微細な径の孔のアスペクト比は２程度といわれており、埋め込み特性の向上は達成できていない。
【０００８】
また、スパッタ法以外には化学気相成長法（ＣＶＤ法）が検討されている。
しかし、微細な径の孔部にＣＶＤ法を用いて金属膜を形成すると、形成した膜は不純物を多く含む。その結果、得られる金属膜の抵抗が高くなるかあるいは膜密度が低下する等の欠点を有する。
また、上述した従来技術の全てに当てはまる間題として、上述した従来技術に必要な製造装置は、高真空を必要とするために高価になる。
また、近年、半導体基板は大口径化の一途を辿っており、上述した従来技術を大口径の半導体基板に適用する場合、制御性の観点から膜質や膜厚の均一性の確保が困難である。
この問題を解決するには、装置の大規模化や設計の大幅な変更が必要であり、この場合にも製造装置は高価となり、半導体装置の低コスト化が困難であった。
【０００９】
高価な製造装置を必要とせずに、金属膜を形成する技術としては次のようなものがある。金属塩と酸とを有機溶媒に溶解した溶液を基板上に塗布し、乾燥を行いゲル状の金属酸化膜を形成する。この金属酸化膜を還元雰囲気下で加熱することにより金属膜を形成する。これは、例えば特開平３−８３０２３号公報において詳細に記載されている。しかしながら、この方法ではアスペクト比の高い孔の底部では、有機溶媒が乾燥および加熱後も抜け切れず、その結果、金属酸化膜の焼結および金属への還元が完全には行えないといった問題があった。
【００１０】
したがって、本発明は上記した従来の問題を解決するためになされたもので、その目的とするところは、微細な径の接続孔あるいは微細な幅の配線溝に的確に金属を埋め込める薄膜形成方法を提供することにある。
【００１１】
【課題を解決するための手段】
この目的を達成するために、本発明に係る薄膜形成方法は、有機金属を有機溶媒と酸に溶解し、溶媒を蒸発させた後の残査を、再度有機溶媒に溶解させる工程によって塗布用の金属酸化膜前駆体を製造する工程と、フィルム上に前記塗布用の金属酸化膜前駆体を塗布した後、乾燥させることにより、フィルム上に高い粘性を有する金属酸化物前駆体を形成する工程と、該金属酸化物前駆体を半導体基板上に形成した接続孔に転写する工程と、転写した金属酸化物前駆体から該フィルムを剥離する工程と、該金属酸化物前駆体を還元雰囲気下で加熱することにより金属膜を形成する工程と、該接続孔内部以外の該金属膜を除去する工程を少なくとも備えたものである。
したがって、接続孔あるいは配線溝に転写する前に金属酸化物前駆体が乾燥されるので、金属への還元に支障をきたす有機溶媒が抜け、接続孔の底部においても金属への還元が完全に行われる。また、金属酸化物前駆体はゲル状の物質でありるため、高い粘性を有するため、微細な接続孔や配線溝にも的確に埋め込まれる。
【００１２】
【発明の実施の形態】
以下、本発明を図面に示す実施の形態に基づいて詳細に説明する。
図１および図２は本発明の第１の実施の形態を示すもので、図１は薄膜をフィルム上に形成した状態を示す断面図、図２は多層配線板の製造工程を示す断面図である。
図１において、１はフィルム、２は金属酸化物前駆体である。本実施例では、フィルム１としては、ポリテトラフルオロエチレン（ＰＴＦＥ）フィルムを使用し、金属酸化物前駆体２は銅アセチルアセトネート（ｃｏｐｐｅｒ ａｃｅｔｙｌａｃｅｔｏｎａｔｅｓ）をピリジン（ｐｙｒｉｄｉｎｅ）とプロピオン酸（ｐｒｏｐｉｏｎｉｃ ａｃｉｄ）に溶解し、一度溶媒を蒸発させた後、その残査を再びメタノールに溶かしたものをフィルム１上に塗布し、乾燥させることにより１μｍの薄膜を形成した。
【００１３】
本実施例では、金属酸化物前駆体２の乾燥は、温度１５０度、時間５分で行った。ここでフィルム１としてＰＴＦＥフィルムを例に挙げたが、金属酸化物前駆体が形成可能なフィルムであれば、他のフィルムでもよいことはいうまでもないことである。また、金属酸化物前駆体２として銅酸化物前駆体を例としてあげたが、ニッケル、パラジウム、コバルト等還元雰囲気下での低温加熱により金属に還元が可能なものであれば他の金属酸化物でもよい。また、金属酸化物前駆体２は、この他の有機金属の重合反応を利用して形成するかあるいは金属塩を有機溶媒に溶解し、これに酸を加えた後加熱処理して形成してもよい。
【００１４】
これらの方法で形成した金属酸化物前駆体２は高い粘度を有するゲル状の物質であり、またその構成粒子の大きさは原料溶液のｐＨを変化させることにより、０．１μｍ以下となる。この結果、このフィルム１上の金属酸化物前駆体２を転写することにより半導体基板に形成した場合、微細な接続孔や配線溝にも的確に金属酸化物前駆体２を埋め込むことが可能となる。
【００１５】
図２に示す工程は、半導体基板上に孔が形成されたコンタクト部での実施例を示すものである。
まず同図（ａ）に示すように、半導体基板１４上に拡散層１３を形成した後に、絶縁膜１５を形成し、次にリソグラフィー工程とエッチング工程により接続孔１６を形成する。このとき、本実施例では、拡散層１３は半導体基板１４上に例えばボロンイオンを注入することにより形成した。さらに絶縁膜１５は、ＣＶＤ法によりＳiＨ4とＯ2雰囲気でＳｉＯ2 を５０００Å堆積した。
【００１６】
次に、同図（ｂ）に示すように、フィルム１上の膜厚１μｍの金属酸化物前駆体２を半導体基板１４上に転写する。ここで転写方法としては薄膜が形成可能な転写方法であれば如何なる方法でもよい。
さらに、同図（ｃ）に示すように、フィルム１を剥離することにより、半導体基板１４上に金属酸化物前駆体２を形成する。上述したように金属酸化物前駆体２の粘度は高く、また０．１μｍ以下の大きさの微細粒子から構成されるため、微細な接続孔１６にも金属酸化物前駆体２の埋め込みが可能である。
【００１７】
この金属酸化物前駆体２を還元雰囲気下での加熱を行うことにより、同図（ｄ）に示すように、半導体基板１４上に金属膜１７を形成する。本実施例では、水素雰囲気下で５００度、２時間の Ｆｕｒｎａｃｅ Ａｎｎｅａｌｉｎｇ（ＦＡ）を行うことにより、銅酸化物前駆体の銅への還元を行った。
このとき、接続孔１６に転写する前に金属酸化物前駆体２が乾燥されているので、金属の還元に支障をきたす有機溶媒が抜け、接続孔１６の底部においても金属への還元が完全に行われる。このため、接続孔１６が微細であっても高品質の金属膜が形成される。
なお、本実施例では、還元方法としてＦＡを使用したが、銅酸化物前駆体の還元が可能であれば、Ｒａｐｉｄ ＴｈｅｒｍａＩ Ａｎｎｅａｌｉｎｇ（ＲＴＡ）、水素を含むガスプラズマの照射等他の方法でもよいことはいうまでもない。
【００１８】
次に、同図（ｅ）に示すように、接続孔１６の中の金属膜１７のみを残し、それ以外の金属膜１７は除去する。本実施例では、金属膜の除去にＣＭＰを利用した。なお、接続孔１６内以外の金属膜１７の除去にはエッチバックを用いても本発明を実施できることはいうまでもない。
最後に、同図（ｆ）に示すように、スパッタ法により０．５μｍのＡｌ膜を形成した後、リソグラフィー工程およびエッチング工程により第２の配線電極１８を形成する。同図（ｆ）からわかるように、本発明により微細な径の接続孔１６に金属を埋め込むことが可能となるので、半導体基板１４と上層配線１８との層間接続が実現できることがわかる。
【００１９】
図３は本発明の第２の実施の形態の製造工程を示す断面図であり、上述した図２では、拡散層上に孔を形成したが、その代わりに電極配線上に孔が形成されたコンタクト部での実施例を示す。
同図（ａ）において、半導体基板２３上に下地である第ｌの絶縁膜２４を形成した後に第１の電極配線２５を形成し、第２の絶縁膜２６を堆積した後、リソグラフィー工程とエッチング工程により接続孔２７を形成する。
次に、同図（ｂ）に示すように、フィルム１上に形成した金属酸化物前駆体２を半導体基板２３上に転写した後、同図（ｃ）に示すようにフィルム１を剥雛する。
【００２０】
この金属酸化物前駆体２を還元雰囲気下で加熱することにより、同図（ｄ）に示すように、金属膜２８を形成する。
次に、同図（ｅ）に示すように、接続孔２７の中の金属膜２８のみを残し、それ以外の金属膜２８は除去する。
最後に、同図（ｆ）に示すように、スパッタ法によりＡｌ膜を形成した後、リソグラフィー工程およびエッチング工程により第２の配線電極２９を形成する。
本発明においても、上述した第１の実施の形態と同様に、微細な径の接続孔２７に金属を埋め込むことが可能となるので、多層配線の層間接続が実現できることがわかる。
【００２１】
図４は本発明の第３の実施の形態の製造工程を示す断面図である。
同図（ａ）において、半導体基板３４上に拡散層３３を形成した後に、絶縁膜３５を形成し、次にリソグラフィー工程により接続孔３６を形成する。
次に、同図（ｂ）に示すように、フィルム１上に形成した金属酸化物前駆体２を半導体基板３４上に転写した後、同図（ｃ）に示すように、フィルム１を剥離することにより、金属酸化物前駆体２を接続孔３６へ埋め込む。
さらに、同図（ｄ）に示すように、この金属酸化物前駆体２を還元雰囲気下で加熱することにより金属膜３７を形成する。
最後に、同図（ｅ）に示すように、リソグラフィー工程とエッチング工程により配線電極３８を形成する。第１の実施例では、接続孔以外の金属を全て除去したが、本発明では接続孔以外の金属を配線用としても加工することを特徴とするものであり、接続孔と同時に配線導体を形成することができる。なお、本実施例では拡散層３３上に接続孔３６を形成したが、配線電極上に接続孔を形成してもよい。
【００２２】
図５は本発明の第４の実施の形態の工程を示す断面図であり、ここでは半導体基板上の絶縁膜に配線溝が形成された部分での実施例を示すものである。
まず、同図（ａ）に示すように、半導体基板４３上に絶縁膜４４を形成する。本実施例では、絶縁膜４４としては、ＣＶＤ法によりＳｉＨ4とＯ2雰囲気でＳｉＯ2 を５０００Å堆積した。次にリソグラフィー工程およびエッチング工程により配線溝４５を形成した。
【００２３】
次に、同図（ｂ）に示すように、バリアメタル４６を堆積する。本実施例では、スパッタ成膜法によりＴｉＮを２００Å堆積した。
しかる後、同図（ｃ）に示すように、フィルム１上の膜厚１μｍの金属酸化物４３上に転写する。
さらに、同図（ｄ）に示すように、フィルム１を剥離することにより、半導体基板４３上に金属酸化物前駆体２を形成する。上述したように、金属酸化物前駆体２の粘度は高く、また０．１μｍ以下の大きさの微細粒子から構成されるため、微細な配線溝４５にも的確に金属酸化物前駆体２を埋め込むことができる。
【００２４】
この金属酸化物前駆体２を還元雰囲気下での加熱を行うことにより、同図（ｅ）に示すように、半導体基板上に金属膜４７を形成する。
最後、同図（ｆ）に示すように、配線溝４５内部のバリアメタル４６および金属膜４７のみを残し、それ以外の余分なバリアメタル４６および金属膜４７を除去する。本実施例では金属膜の除去にＣＭＰを利用した。なお、配線溝４５内部以外のバリアメタル４６および金属膜４７の除去にはエッチバックを用いても本発明を実施できることはいうまでもない。本発明の実施により、同図（ｆ）に示すように、微細な幅の配線の形成が可能であることがわかる。
【００２５】
図６は本発明の第５の実施の形態の工程を示す断面図であり、この第５の実施の形態では、その一部が半導体基板に達している配線溝内に金属膜を形成した場合を示すものである。
まず同図（ａ）において、半導体基板５３上に拡散層５４を形成した後に、第１の絶縁膜５５、エッチングストップ層５６、第２の絶縁膜５７を形成し、次にリソグラフィー工程およびエッチングにより配線溝５８を形成した後、さらにリソグラフィー工程およびエッチングを繰り返すことにより、配線溝の一部に拡散層５４への接続孔５９を同時に形成する。このとき、本実施例では、絶縁膜５５、５７としては、ＣＶＤ法によりＳｉＨ4とＯ2雰囲気でＳｉＯ2 を５０００Å堆積させた。また、エッチングストップ層５６には１０００ÅのＳｉＮを用いた。
【００２６】
次に、同図（ｂ）に示すように、バリアメタル６０を堆積する。
しかる後、同図（ｃ）に示すように、フィルム１上の金属酸化物前駆体２を半導体基板５３上に転写する。
さらに、同図（ｄ）に示すように、フィルム１を剥離することにより、半導体基板５３上に金属酸化物前駆体２を形成する。
この金属酸化物前駆体２を還元雰囲気下での加熱を行うことにより、同図（ｅ）に示すように、半導体基板上に金属膜６１を形成する。
【００２７】
最後に、同図（ｆ）に示すように、配線溝５８内部のバリアメタル６０および金属膜６１のみを残し、それ以外の余分なバリアメタル６０および金属膜６１を除去する。本発明の実施により、同図（ｆ）に示すように、微細な幅の配線および層間接続が同時に形成できることがわかる。
本実施例では、配線溝の一部の接続孔が拡散層に到達した例を示したが、配線溝の一部の接続孔が到達し露出する部分が、下層の電極配線でもよい。
【００２８】
以上の全ての実施例では、フィルム上にあらかじめ金属酸化膜前駆体を形成した後、半導体基板上に転写する方法を用いた。この方法では、半導体基板への転写を行う前に金属酸化膜前駆体の乾燥を行うため、半導体基板上に直接金属酸化膜前駆体を形成する際に間題となった微細な径の孔の底部では、有機溶媒が抜けきらないという問題は生じない。したがって、本方法によれば、微細な径の孔の底部にも、高品質の金属膜の形成が可能である。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、金属膜の形成を、有機溶液の塗布による金属酸化物前駆体の形成後、転写を用いて金属酸化膜を半導体基板に形成し、次に金属酸化物前駆体の還元という手法を用いているため、簡易な工程によって行うことが可能である。
また、微細な接続孔、あるいは配線溝に、ボイドの発生なく金属の埋め込みが可能なため、配線の多層配線化、微細化、高密度化および信頼性の向上が可能である。
さらに、半導体基板へ転写を行う前に、フィルム上で金属酸化物前駆体の乾燥を行うため、微細な孔の底部にも充分に乾燥を行った金属酸化物前駆体を形成できるため、微細な孔の中でも高品質の金属膜の形成が可能である。
【図面の簡単な説明】
【図１】 本発明に係る薄膜形成方法における薄膜の形成した状態の要部を示す断面図である。
【図２】 本発明に係る薄膜形成方法の製造工程を示す断面図である。
【図３】 本発明に係る第２の実施の形態の薄膜形成方法の製造工程を示す断面図である。
【図４】 本発明に係る第３の実施の形態の薄膜形成方法の製造工程を示す断面図である。
【図５】 本発明に係る第４の実施の形態の薄膜形成方法の製造工程を示す断面図である。
【図６】 本発明に係る第５の実施の形態の薄膜形成方法の製造工程を示す断面図である。
【図７】 従来の薄膜形成方法の第１の例の製造工程を示す断面図である。
【図８】 従来の薄膜形成方法の第２の例の要部を示す断面図である。
【符号の説明】
１……フィルム、２……金属酸化物前駆体、１３，３３，５４……拡散層、１４，２３，３４，４３，５３，……半導体基板、１５，２４，２６，３５，４４，５５，５７……絶縁膜、１６，２７，３６，５９……接続孔、１７，２８，３７，４７，６１……金属膜、１８，２５，２９，３８……配線電極、４５，５８……配線溝。
【発明の属する技術分野】
本発明は、電子部品の電極配線の製造方法に関し、特に層間接続あるいは配線導体の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体製造装置においては素子の微細化が著しく、動作速度の高速化および高密度に素子を搭載することによる装置の多機能化が進んている。動作速度の高速化および素子搭載の高密度化を実現するには、各素子を接続する配線の多層化、微細化および低抵抗化が不可欠である。
しかし、集積度の向上およびディバイス動作速度の向上を図るためパタンサイズの微細化が進められた結果、次のような間題が生じてきている。
まず第一に、多層配線を形成するためには、素子もしくは電極配線上に形成された接続孔に金属膜を埋め込む必要がある。しかし、パタンサイズの微細化に伴って接続孔のアスペクト比が高くなる傾向にあるため、高アスペクト比の微細な径の接続孔に金属膜を的確に埋め込む必要が生じている。
【０００３】
第二に、パタンサイズの微細化に伴ってディバイスの性能が向上すると、配線遅延の解決が重要となる。配線遅延を解決するためには、配線抵抗の低減が必要であるが、パタンサイズの微細化に伴って配線も細線化した結果、配線の低抵抗化が困難となっている。このため、従来使用されてきたＡｌにかわる低抵抗の配線材料としてＣｕの利用が検討されているが、Ｃｕには加工が困難であるという問題が存在する。この問題に対しては、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌiｓｈiｎｇ）を用いた埋め込み配線の形成法（ダマシン法）が提案されている。これは、例えば下記の刊行物、すなわち、Ｂ．Ｌｕｔｈｅｒｅｔａｌ．，Ｐｒｏｃ．ＶＬＳｌ Ｍｕｌｔｉｌｅｖｅｌ Ｉｎｔｅｃｏｎｎｅｃｔｉｏｎｓ Ｃｏｎｆ．，Ｓａｎｔａ Ｃｌａｒａ，ＣＡ（ＩＥＥＥ，Ｎｅｗ Ｙｏｒｋ，１９９３）ｐ．１５．に詳細に述べられている。ここで、ダマシン法の概要を示す。
【０００４】
図７はダマシン法によるＣｕ配線の形成の工程を示す要部の断面図である。まず、同図（ａ）において、半導体基板上７１に絶縁膜７２を形成した後、リソグラフィー工程とエッチング工程により微細な配線溝７３を形成する。次に、同図（ｂ）に示すように、配線溝７３を含む絶縁膜７２上にスパッタ成膜法によりバリアメタル７４、およびＣｕ膜７５を形成する。
しかる後、同図（ｃ）に示すように、配線溝７３内部以外のバリアメタル７４およびＣｕ膜７５の不要部分はＣＭＰにより除去する。このように低抵抗の微細配線を形成するためには、微細配線溝に金属膜を埋め込む必要がある。しかし、配線の細線化に伴って配線溝のアスペクト比も高くなった結果、高アスペクト比の配線溝に金属膜を埋め込む必要が生じている。
以上の様に、配線の多層化、微細化および低抵抗化を実現するためには、微細な高アスペクト比の孔部に的確に金属膜を埋め込む必要が生じている。
従来、接続孔や配線溝への金属膜の埋め込みにはスパッタ成膜法が用いられていた。
【０００５】
図８は従来のスパッタ成膜法により形成した多層配線構造の要部の断面図を示すもので、同図に基づいてこれを説明する。素子を形成する拡散層８２を含む半導体基板上８１に絶縁膜８３を形成した後、その拡散層８２を露出すべく微細な接続孔８５を形成して、この接続孔８５を含む絶縁膜８３上にスパッタ成膜法により金属膜８４を形成する。
【０００６】
【発明が解決しようとする課題】
しかしながら、スパッタ成膜法はその原理上ステップカバレッジの孔アスペクト比に対する依存性が大きい。このため、スパッタ成膜法により金属膜８４を形成するとき、アスペクト比の高い孔に埋めこむ際には、図８に示すようにボイド８６が発生する。このボイド８６は、接続不良およびそれに伴う信頼性の低下につながる。
このように、スパッタ成膜法はアスペクト比の高い接続孔や配線溝の埋め込みには用いられないという間題が生じていた。ステッブカバレッジの間題を解決するため、コリメートスパッタ法、金属フロー法および化学気相成長法（ＣＶＤ法）が検討されている。コリメートスパッタ法とは、蜂の巣状の部品をスパッタのターゲットとウエハの間に設置し、コリメートの孔を通過したスパッタ粒子のみをウエハ上に堆積させることで垂直成分を増加させる技術である。
しかし、コリメートスパッタ法ではターゲットを飛び出した粒子の多くがコリメートに付着するので、生産性が低いという欠点を有している。
【０００７】
また、金属フロー技術はスパッタ法により孔近傍領域に堆積した金属膜を熱エネルギーによって表面エネルギーが減少する方向に移動させることにより、微細な径の孔を埋め込む技術である。この方法は、リフロー時のウエハ実温度制御および金属膜表面が触れるチャンバー内の真空度管理が重要となり、これらがプロセスの再現性および安定性を支配する重要なパラメータであるが、どちらの制御も容易ではない。また、微細な径の孔の形状や下地の材料に大きな制限が存在する。現状の金属フロー技術では、埋め込み可能な微細な径の孔のアスペクト比は２程度といわれており、埋め込み特性の向上は達成できていない。
【０００８】
また、スパッタ法以外には化学気相成長法（ＣＶＤ法）が検討されている。
しかし、微細な径の孔部にＣＶＤ法を用いて金属膜を形成すると、形成した膜は不純物を多く含む。その結果、得られる金属膜の抵抗が高くなるかあるいは膜密度が低下する等の欠点を有する。
また、上述した従来技術の全てに当てはまる間題として、上述した従来技術に必要な製造装置は、高真空を必要とするために高価になる。
また、近年、半導体基板は大口径化の一途を辿っており、上述した従来技術を大口径の半導体基板に適用する場合、制御性の観点から膜質や膜厚の均一性の確保が困難である。
この問題を解決するには、装置の大規模化や設計の大幅な変更が必要であり、この場合にも製造装置は高価となり、半導体装置の低コスト化が困難であった。
【０００９】
高価な製造装置を必要とせずに、金属膜を形成する技術としては次のようなものがある。金属塩と酸とを有機溶媒に溶解した溶液を基板上に塗布し、乾燥を行いゲル状の金属酸化膜を形成する。この金属酸化膜を還元雰囲気下で加熱することにより金属膜を形成する。これは、例えば特開平３−８３０２３号公報において詳細に記載されている。しかしながら、この方法ではアスペクト比の高い孔の底部では、有機溶媒が乾燥および加熱後も抜け切れず、その結果、金属酸化膜の焼結および金属への還元が完全には行えないといった問題があった。
【００１０】
したがって、本発明は上記した従来の問題を解決するためになされたもので、その目的とするところは、微細な径の接続孔あるいは微細な幅の配線溝に的確に金属を埋め込める薄膜形成方法を提供することにある。
【００１１】
【課題を解決するための手段】
この目的を達成するために、本発明に係る薄膜形成方法は、有機金属を有機溶媒と酸に溶解し、溶媒を蒸発させた後の残査を、再度有機溶媒に溶解させる工程によって塗布用の金属酸化膜前駆体を製造する工程と、フィルム上に前記塗布用の金属酸化膜前駆体を塗布した後、乾燥させることにより、フィルム上に高い粘性を有する金属酸化物前駆体を形成する工程と、該金属酸化物前駆体を半導体基板上に形成した接続孔に転写する工程と、転写した金属酸化物前駆体から該フィルムを剥離する工程と、該金属酸化物前駆体を還元雰囲気下で加熱することにより金属膜を形成する工程と、該接続孔内部以外の該金属膜を除去する工程を少なくとも備えたものである。
したがって、接続孔あるいは配線溝に転写する前に金属酸化物前駆体が乾燥されるので、金属への還元に支障をきたす有機溶媒が抜け、接続孔の底部においても金属への還元が完全に行われる。また、金属酸化物前駆体はゲル状の物質でありるため、高い粘性を有するため、微細な接続孔や配線溝にも的確に埋め込まれる。
【００１２】
【発明の実施の形態】
以下、本発明を図面に示す実施の形態に基づいて詳細に説明する。
図１および図２は本発明の第１の実施の形態を示すもので、図１は薄膜をフィルム上に形成した状態を示す断面図、図２は多層配線板の製造工程を示す断面図である。
図１において、１はフィルム、２は金属酸化物前駆体である。本実施例では、フィルム１としては、ポリテトラフルオロエチレン（ＰＴＦＥ）フィルムを使用し、金属酸化物前駆体２は銅アセチルアセトネート（ｃｏｐｐｅｒ ａｃｅｔｙｌａｃｅｔｏｎａｔｅｓ）をピリジン（ｐｙｒｉｄｉｎｅ）とプロピオン酸（ｐｒｏｐｉｏｎｉｃ ａｃｉｄ）に溶解し、一度溶媒を蒸発させた後、その残査を再びメタノールに溶かしたものをフィルム１上に塗布し、乾燥させることにより１μｍの薄膜を形成した。
【００１３】
本実施例では、金属酸化物前駆体２の乾燥は、温度１５０度、時間５分で行った。ここでフィルム１としてＰＴＦＥフィルムを例に挙げたが、金属酸化物前駆体が形成可能なフィルムであれば、他のフィルムでもよいことはいうまでもないことである。また、金属酸化物前駆体２として銅酸化物前駆体を例としてあげたが、ニッケル、パラジウム、コバルト等還元雰囲気下での低温加熱により金属に還元が可能なものであれば他の金属酸化物でもよい。また、金属酸化物前駆体２は、この他の有機金属の重合反応を利用して形成するかあるいは金属塩を有機溶媒に溶解し、これに酸を加えた後加熱処理して形成してもよい。
【００１４】
これらの方法で形成した金属酸化物前駆体２は高い粘度を有するゲル状の物質であり、またその構成粒子の大きさは原料溶液のｐＨを変化させることにより、０．１μｍ以下となる。この結果、このフィルム１上の金属酸化物前駆体２を転写することにより半導体基板に形成した場合、微細な接続孔や配線溝にも的確に金属酸化物前駆体２を埋め込むことが可能となる。
【００１５】
図２に示す工程は、半導体基板上に孔が形成されたコンタクト部での実施例を示すものである。
まず同図（ａ）に示すように、半導体基板１４上に拡散層１３を形成した後に、絶縁膜１５を形成し、次にリソグラフィー工程とエッチング工程により接続孔１６を形成する。このとき、本実施例では、拡散層１３は半導体基板１４上に例えばボロンイオンを注入することにより形成した。さらに絶縁膜１５は、ＣＶＤ法によりＳiＨ4とＯ2雰囲気でＳｉＯ2 を５０００Å堆積した。
【００１６】
次に、同図（ｂ）に示すように、フィルム１上の膜厚１μｍの金属酸化物前駆体２を半導体基板１４上に転写する。ここで転写方法としては薄膜が形成可能な転写方法であれば如何なる方法でもよい。
さらに、同図（ｃ）に示すように、フィルム１を剥離することにより、半導体基板１４上に金属酸化物前駆体２を形成する。上述したように金属酸化物前駆体２の粘度は高く、また０．１μｍ以下の大きさの微細粒子から構成されるため、微細な接続孔１６にも金属酸化物前駆体２の埋め込みが可能である。
【００１７】
この金属酸化物前駆体２を還元雰囲気下での加熱を行うことにより、同図（ｄ）に示すように、半導体基板１４上に金属膜１７を形成する。本実施例では、水素雰囲気下で５００度、２時間の Ｆｕｒｎａｃｅ Ａｎｎｅａｌｉｎｇ（ＦＡ）を行うことにより、銅酸化物前駆体の銅への還元を行った。
このとき、接続孔１６に転写する前に金属酸化物前駆体２が乾燥されているので、金属の還元に支障をきたす有機溶媒が抜け、接続孔１６の底部においても金属への還元が完全に行われる。このため、接続孔１６が微細であっても高品質の金属膜が形成される。
なお、本実施例では、還元方法としてＦＡを使用したが、銅酸化物前駆体の還元が可能であれば、Ｒａｐｉｄ ＴｈｅｒｍａＩ Ａｎｎｅａｌｉｎｇ（ＲＴＡ）、水素を含むガスプラズマの照射等他の方法でもよいことはいうまでもない。
【００１８】
次に、同図（ｅ）に示すように、接続孔１６の中の金属膜１７のみを残し、それ以外の金属膜１７は除去する。本実施例では、金属膜の除去にＣＭＰを利用した。なお、接続孔１６内以外の金属膜１７の除去にはエッチバックを用いても本発明を実施できることはいうまでもない。
最後に、同図（ｆ）に示すように、スパッタ法により０．５μｍのＡｌ膜を形成した後、リソグラフィー工程およびエッチング工程により第２の配線電極１８を形成する。同図（ｆ）からわかるように、本発明により微細な径の接続孔１６に金属を埋め込むことが可能となるので、半導体基板１４と上層配線１８との層間接続が実現できることがわかる。
【００１９】
図３は本発明の第２の実施の形態の製造工程を示す断面図であり、上述した図２では、拡散層上に孔を形成したが、その代わりに電極配線上に孔が形成されたコンタクト部での実施例を示す。
同図（ａ）において、半導体基板２３上に下地である第ｌの絶縁膜２４を形成した後に第１の電極配線２５を形成し、第２の絶縁膜２６を堆積した後、リソグラフィー工程とエッチング工程により接続孔２７を形成する。
次に、同図（ｂ）に示すように、フィルム１上に形成した金属酸化物前駆体２を半導体基板２３上に転写した後、同図（ｃ）に示すようにフィルム１を剥雛する。
【００２０】
この金属酸化物前駆体２を還元雰囲気下で加熱することにより、同図（ｄ）に示すように、金属膜２８を形成する。
次に、同図（ｅ）に示すように、接続孔２７の中の金属膜２８のみを残し、それ以外の金属膜２８は除去する。
最後に、同図（ｆ）に示すように、スパッタ法によりＡｌ膜を形成した後、リソグラフィー工程およびエッチング工程により第２の配線電極２９を形成する。
本発明においても、上述した第１の実施の形態と同様に、微細な径の接続孔２７に金属を埋め込むことが可能となるので、多層配線の層間接続が実現できることがわかる。
【００２１】
図４は本発明の第３の実施の形態の製造工程を示す断面図である。
同図（ａ）において、半導体基板３４上に拡散層３３を形成した後に、絶縁膜３５を形成し、次にリソグラフィー工程により接続孔３６を形成する。
次に、同図（ｂ）に示すように、フィルム１上に形成した金属酸化物前駆体２を半導体基板３４上に転写した後、同図（ｃ）に示すように、フィルム１を剥離することにより、金属酸化物前駆体２を接続孔３６へ埋め込む。
さらに、同図（ｄ）に示すように、この金属酸化物前駆体２を還元雰囲気下で加熱することにより金属膜３７を形成する。
最後に、同図（ｅ）に示すように、リソグラフィー工程とエッチング工程により配線電極３８を形成する。第１の実施例では、接続孔以外の金属を全て除去したが、本発明では接続孔以外の金属を配線用としても加工することを特徴とするものであり、接続孔と同時に配線導体を形成することができる。なお、本実施例では拡散層３３上に接続孔３６を形成したが、配線電極上に接続孔を形成してもよい。
【００２２】
図５は本発明の第４の実施の形態の工程を示す断面図であり、ここでは半導体基板上の絶縁膜に配線溝が形成された部分での実施例を示すものである。
まず、同図（ａ）に示すように、半導体基板４３上に絶縁膜４４を形成する。本実施例では、絶縁膜４４としては、ＣＶＤ法によりＳｉＨ4とＯ2雰囲気でＳｉＯ2 を５０００Å堆積した。次にリソグラフィー工程およびエッチング工程により配線溝４５を形成した。
【００２３】
次に、同図（ｂ）に示すように、バリアメタル４６を堆積する。本実施例では、スパッタ成膜法によりＴｉＮを２００Å堆積した。
しかる後、同図（ｃ）に示すように、フィルム１上の膜厚１μｍの金属酸化物４３上に転写する。
さらに、同図（ｄ）に示すように、フィルム１を剥離することにより、半導体基板４３上に金属酸化物前駆体２を形成する。上述したように、金属酸化物前駆体２の粘度は高く、また０．１μｍ以下の大きさの微細粒子から構成されるため、微細な配線溝４５にも的確に金属酸化物前駆体２を埋め込むことができる。
【００２４】
この金属酸化物前駆体２を還元雰囲気下での加熱を行うことにより、同図（ｅ）に示すように、半導体基板上に金属膜４７を形成する。
最後、同図（ｆ）に示すように、配線溝４５内部のバリアメタル４６および金属膜４７のみを残し、それ以外の余分なバリアメタル４６および金属膜４７を除去する。本実施例では金属膜の除去にＣＭＰを利用した。なお、配線溝４５内部以外のバリアメタル４６および金属膜４７の除去にはエッチバックを用いても本発明を実施できることはいうまでもない。本発明の実施により、同図（ｆ）に示すように、微細な幅の配線の形成が可能であることがわかる。
【００２５】
図６は本発明の第５の実施の形態の工程を示す断面図であり、この第５の実施の形態では、その一部が半導体基板に達している配線溝内に金属膜を形成した場合を示すものである。
まず同図（ａ）において、半導体基板５３上に拡散層５４を形成した後に、第１の絶縁膜５５、エッチングストップ層５６、第２の絶縁膜５７を形成し、次にリソグラフィー工程およびエッチングにより配線溝５８を形成した後、さらにリソグラフィー工程およびエッチングを繰り返すことにより、配線溝の一部に拡散層５４への接続孔５９を同時に形成する。このとき、本実施例では、絶縁膜５５、５７としては、ＣＶＤ法によりＳｉＨ4とＯ2雰囲気でＳｉＯ2 を５０００Å堆積させた。また、エッチングストップ層５６には１０００ÅのＳｉＮを用いた。
【００２６】
次に、同図（ｂ）に示すように、バリアメタル６０を堆積する。
しかる後、同図（ｃ）に示すように、フィルム１上の金属酸化物前駆体２を半導体基板５３上に転写する。
さらに、同図（ｄ）に示すように、フィルム１を剥離することにより、半導体基板５３上に金属酸化物前駆体２を形成する。
この金属酸化物前駆体２を還元雰囲気下での加熱を行うことにより、同図（ｅ）に示すように、半導体基板上に金属膜６１を形成する。
【００２７】
最後に、同図（ｆ）に示すように、配線溝５８内部のバリアメタル６０および金属膜６１のみを残し、それ以外の余分なバリアメタル６０および金属膜６１を除去する。本発明の実施により、同図（ｆ）に示すように、微細な幅の配線および層間接続が同時に形成できることがわかる。
本実施例では、配線溝の一部の接続孔が拡散層に到達した例を示したが、配線溝の一部の接続孔が到達し露出する部分が、下層の電極配線でもよい。
【００２８】
以上の全ての実施例では、フィルム上にあらかじめ金属酸化膜前駆体を形成した後、半導体基板上に転写する方法を用いた。この方法では、半導体基板への転写を行う前に金属酸化膜前駆体の乾燥を行うため、半導体基板上に直接金属酸化膜前駆体を形成する際に間題となった微細な径の孔の底部では、有機溶媒が抜けきらないという問題は生じない。したがって、本方法によれば、微細な径の孔の底部にも、高品質の金属膜の形成が可能である。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、金属膜の形成を、有機溶液の塗布による金属酸化物前駆体の形成後、転写を用いて金属酸化膜を半導体基板に形成し、次に金属酸化物前駆体の還元という手法を用いているため、簡易な工程によって行うことが可能である。
また、微細な接続孔、あるいは配線溝に、ボイドの発生なく金属の埋め込みが可能なため、配線の多層配線化、微細化、高密度化および信頼性の向上が可能である。
さらに、半導体基板へ転写を行う前に、フィルム上で金属酸化物前駆体の乾燥を行うため、微細な孔の底部にも充分に乾燥を行った金属酸化物前駆体を形成できるため、微細な孔の中でも高品質の金属膜の形成が可能である。
【図面の簡単な説明】
【図１】 本発明に係る薄膜形成方法における薄膜の形成した状態の要部を示す断面図である。
【図２】 本発明に係る薄膜形成方法の製造工程を示す断面図である。
【図３】 本発明に係る第２の実施の形態の薄膜形成方法の製造工程を示す断面図である。
【図４】 本発明に係る第３の実施の形態の薄膜形成方法の製造工程を示す断面図である。
【図５】 本発明に係る第４の実施の形態の薄膜形成方法の製造工程を示す断面図である。
【図６】 本発明に係る第５の実施の形態の薄膜形成方法の製造工程を示す断面図である。
【図７】 従来の薄膜形成方法の第１の例の製造工程を示す断面図である。
【図８】 従来の薄膜形成方法の第２の例の要部を示す断面図である。
【符号の説明】
１……フィルム、２……金属酸化物前駆体、１３，３３，５４……拡散層、１４，２３，３４，４３，５３，……半導体基板、１５，２４，２６，３５，４４，５５，５７……絶縁膜、１６，２７，３６，５９……接続孔、１７，２８，３７，４７，６１……金属膜、１８，２５，２９，３８……配線電極、４５，５８……配線溝。
Claims (3)
- 電極配線の形成において、有機金属を有機溶媒と酸に溶解し、溶媒を蒸発させた後の残査を、再度有機溶媒に溶解させる工程によって塗布用の金属酸化膜前駆体を製造する工程と、フィルム上に前記塗布用の金属酸化膜前駆体を塗布した後、乾燥させることにより、フィルム上に高い粘性を有する金属酸化物前駆体を形成する工程と、該金属酸化物前駆体を半導体基板上に形成した接続孔に転写する工程と、転写した金属酸化物前駆体から該フィルムを剥離する工程と、該金属酸化物前駆体を還元雰囲気下で加熱することにより金属膜を形成する工程と、該接続孔内部以外の該金属膜を除去する工程を少なくとも備えたことを特徴とする薄膜形成方法。
- 電極配線の形成において、有機金属を有機溶媒と酸に溶解し、溶媒を蒸発させた後の残査を、再度有機溶媒に溶解させる工程によって塗布用の金属酸化膜前駆体を製造する工程と、フィルム上に前記塗布用の金属酸化膜前駆体を塗布した後、乾燥させることにより、フィルム上に高い粘性を有する金属酸化物前駆体を形成する工程と、該金属酸化物前駆体を半導体基板上に形成した接続孔に転写する工程と、転写した金属酸化物前駆体から該フィルムを剥離する工程と、該金属酸化物前駆体を還元雰囲気下で加熱することにより金属膜を形成する工程と、次に該金属膜をリソグラフィーおよびエッチングにより加工する工程を少なくとも備えたことを特徴とする薄膜形成方法。
- 電極配線の形成において、有機金属を有機溶媒と酸に溶解し、溶媒を蒸発させた後の残査を、再度有機溶媒に溶解させる工程によって塗布用の金属酸化膜前駆体を製造する工程と、フィルム上に前記塗布用の金属酸化膜前駆体を塗布した後、乾燥させることにより、フィルム上に高い粘性を有する金属酸化物前駆体を形成する工程と、該金属酸化物前駆体を半導体基板上に形成した配線溝に転写する工程と、転写した金属酸化物前駆体から該フィルムを剥離する工程と、該金属酸化物前駆体を還元雰囲気下で加熱することにより金属膜を形成する工程と、該配線溝内部以外の該金属膜を除去する工程を少なくとも備えたことを特徴とする薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28514096A JP3642903B2 (ja) | 1996-10-28 | 1996-10-28 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28514096A JP3642903B2 (ja) | 1996-10-28 | 1996-10-28 | 薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135605A JPH10135605A (ja) | 1998-05-22 |
| JP3642903B2 true JP3642903B2 (ja) | 2005-04-27 |
Family
ID=17687625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28514096A Expired - Lifetime JP3642903B2 (ja) | 1996-10-28 | 1996-10-28 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3642903B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3116897B2 (ja) | 1998-03-18 | 2000-12-11 | 日本電気株式会社 | 微細配線形成方法 |
| JP4488664B2 (ja) * | 1999-11-05 | 2010-06-23 | アイメック | 印刷回路板の表面を平らにする方法 |
| JP4497135B2 (ja) * | 2006-07-27 | 2010-07-07 | パナソニック電工株式会社 | ３次元立体回路基板の製造方法、および３次元立体回路基板 |
| JP4577284B2 (ja) * | 2006-08-24 | 2010-11-10 | パナソニック電工株式会社 | ３次元立体回路基板の製造方法、および３次元立体回路基板 |
-
1996
- 1996-10-28 JP JP28514096A patent/JP3642903B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10135605A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2828540B2 (ja) | シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法 | |
| TW200421542A (en) | A method for depositing a metal layer on a semiconductor interconnect structure | |
| WO1999063593A1 (en) | Plasma treatment for ex-situ contact fill | |
| KR20050088076A (ko) | 캡층을 갖는 반도체 상호연결 구조물 상에 금속층을피착하는 방법 | |
| JP4169950B2 (ja) | 半導体装置の製造方法 | |
| US6380075B1 (en) | Method for forming an open-bottom liner for a conductor in an electronic structure and device formed | |
| JP3642903B2 (ja) | 薄膜形成方法 | |
| JP2004000006U6 (ja) | 半導体装置 | |
| JPH1056060A (ja) | 半導体装置の製造方法 | |
| JP3200085B2 (ja) | 高密度集積回路用導電層又は構造物の製法及び装置 | |
| JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0226055A (ja) | 半導体装置の製造方法 | |
| JP4005295B2 (ja) | 半導体装置の製造方法 | |
| US6548398B1 (en) | Production method of semiconductor device and production device therefor | |
| KR100515370B1 (ko) | 반도체 소자의 플러그 제조 방법 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| JP2004311545A (ja) | 半導体装置の製造方法及び高融点金属膜の堆積装置 | |
| KR100753120B1 (ko) | 구리배선의 삼원계 확산방지막의 형성 방법 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP2005142330A (ja) | 半導体装置の製造方法及び半導体装置 | |
| TW455954B (en) | Manufacturing process using thermal annealing process to reduce the generation of hillock on the surface of Cu damascene structure | |
| KR100237682B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100353534B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR950000108B1 (ko) | 다층 금속 배선방법 | |
| KR20040037305A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |