JP2828540B2 - シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法 - Google Patents

シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法

Info

Publication number
JP2828540B2
JP2828540B2 JP4074276A JP7427692A JP2828540B2 JP 2828540 B2 JP2828540 B2 JP 2828540B2 JP 4074276 A JP4074276 A JP 4074276A JP 7427692 A JP7427692 A JP 7427692A JP 2828540 B2 JP2828540 B2 JP 2828540B2
Authority
JP
Japan
Prior art keywords
titanium
tungsten
annealing
temperature
contact opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4074276A
Other languages
English (en)
Other versions
JPH05102075A (ja
Inventor
ソマック サッソン
ヌルマン ハイム
チャン メイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH05102075A publication Critical patent/JPH05102075A/ja
Application granted granted Critical
Publication of JP2828540B2 publication Critical patent/JP2828540B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/045—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for deposition from the gaseous phase, e.g. for chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H10D64/01125—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides the silicides being formed by chemical reaction with the semiconductor after the contact hole formation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/048—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by using plasmas or gaseous environments, e.g. by nitriding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4437—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal
    • H10W20/4441—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal the principal metal being a refractory metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はシリコン半導体ウエハ上
に低抵抗、かつ低欠陥密度のコンタクトを形成する方法
に関する。より詳しく言えば、本発明は絶縁層中の高ア
スペクト比のコンタクトオープニングを介して、シリコ
ン半導体ウエハと第一金属化層との間に低抵抗のコンタ
クトを形成することに関する。
【０００２】
【技術的背景】集積回路構造の形成において、基板全体
に渡り形成された絶縁体中のオープニングを介して該シ
リコン半導体基板表面の部分に電気的コンタクトを設け
る必要がある。例えば、MOS またはバイポーラデバイス
の電極の一つに電気的コンタクトを与える必要がある。
従来、このコンタクトの形成は該コンタクトオープニン
グを導電性材料、例えばアルミニウムで満たすことによ
り実施していた。しかし、コンタクトオープニングを満
たすためのアルミニウム等の金属の使用は、幾つかの例
においては、特にかかるコンタクトオープニングのアス
ペクト比（高さ／幅）が１よりも大きくなる場合には不
十分となる。従って、抵抗が低く、かつ該オープニング
が１またはそれ以上のアスペクト比を有する場合でさえ
もコンタクトオープニングと共形に堆積する能力のため
に、かかるコンタクトオープニングをタングステンで満
たす方法が提案されている。しかし、タングステンはコ
ンタクトオープニングが形成される絶縁体の表面との良
好な（低抵抗の）電気的コンタクトを与えず、しかもタ
ングステンは該絶縁体を貫通する該コンタクトオープニ
ングの側壁表面にまで良好に接着しない。
【０００３】該コンタクトオープニングを満たすための
タングステンの使用に関連して生ずる上記の諸問題に対
する公知の解決法が提案されている。これらの公知技術
は、まず第一に該オープニングをタングステンで満たす
前に、予め該オープニングの壁上に中間層としての窒化
チタンを、チタンまたは窒化チタンターゲットからの窒
化チタン材料の反応性スパッタリングにより物理蒸着(P
VD)する方法を含む。この該絶縁体上への窒化チタン層
の形成は化学的バリヤを与え、該バリヤは後のタングス
テンCVD 工程が該下層のシリコン基板との間に相互作用
を生ずることを防止するためのものであり、該シリコン
基板との相互作用は大きな漏洩電流を生じおよび機能不
能のデバイスを与える該コンタクトのタングステン浸食
を生ずる可能性がある。この第一の方法は、該窒化チタ
ンの堆積前に該基板の露出したシリコン表面上およびそ
の中に珪化物を形成する第一または予備工程を必要とす
る。というのは、該窒化チタンがシリコンに対して良好
な低抵抗のコンタクトを形成しないからである。しか
し、この種の方法の利用はとりわけ好ましくない。とい
うのは、高濃度の窒化チタン粒子を生成し、これがウエ
ハ上の集積回路の高い欠陥密度をもたらし結果として歩
留まりの低下をもたらすからである。
【０００４】該オープニングをタングステンで満たす前
に、反応性スパッタリングまたは他のPVD 法によりチタ
ン／タングステン(TiW) 合金または化合物を物理的に堆
積する方法も提案されている。しかし、この種の方法も
PVD 法によるチタン／タングステン合金の被覆中に、望
ましからぬ粒子の形成および堆積を生ずることがわかっ
ている。第三の方法も提案されており、該方法ではPVD
法、例えばスパッタリングにより露出したシリコン基板
および該絶縁体側壁上にチタン層を堆積し、次いで窒化
チタン層をスパッター堆積する工程を含む。次に、該構
造体をアニールして、該オープニングをタングステンで
満たす前に該シリコン上の堆積されたチタンをシリコン
と反応せしめ、該シリコン表面内およびその上に珪化物
を形成する。しかし、約500 ℃未満のアニール温度を使
用した場合、形成される珪化物の型は所定の低抵抗のも
のではない。一方、高いアニール温度を使用した場合、
シリコンは該基板から移動して、コンタクトオープニン
グの壁に沿って珪化チタンを形成し、該コンタクト近傍
の基板中のシリコンの欠乏を生じ、結果として動作不能
のデバイスを与えることになる。
【０００５】
【発明が解決しようとする課題】従って、絶縁体中の高
アスペクト比をもつコンタクトオープニングをタングス
テンで満たす方法であって、良好な電気的コンタクトを
該コンタクトオープニングの底部のシリコン基板とタン
グステンとの間に形成でき、一方でタングステンと該絶
縁体表面との良好な接着性を与え、コンタクトオープニ
ングをタングステンで満たすための従来の方法に特徴的
であった望ましからぬ粒子の形成を伴わず、しかも公知
技術にみられた該基板からの該シリコンの移動を生じて
該コンタクトオープニングの壁に沿った珪化チタンの形
成をも伴わない（かかる従来法では該コンタクトに隣接
する該基板にシリコンの欠乏を生ずる）上記方法を提供
することが望まれている。本発明はこのような方法を提
供することを目的とする。
【０００６】
【問題点を解決するための手段】本発明は絶縁体、例え
ばSiO2を貫通し、シリコン基板に達するタングステンで
満たされたコンタクトオープニングの形成法を提供する
ものであり、該方法はa)まず該絶縁体の表面並びに該絶
縁体を貫通するコンタクトオープニングの側壁表面およ
び該コンタクトオープニングの底部の露出したシリコン
基板上にチタンの層を堆積する工程、b)次いで、窒素含
有雰囲気中、チタンが該露出シリコンと反応する温度に
て該チタン被覆表面をアニール処理して、該シリコン基
板上に窒化チタンと低抵抗の珪化チタンとの二重層を形
成し、また該チタン被覆表面を該窒素含有ガスと反応せ
しめて該絶縁層表面上に窒化チタンを形成し、一方で該
チタンの堆積後該チタン被覆表面を酸素含有ガスに暴露
しないように維持し、およびc)該コンタクトオープニン
グの残部を、該窒化チタンおよび窒化チタン／珪化チタ
ン二重層両者に対して物理的に付着するタングステンで
満たして、該シリコン基板上の該珪化チタン表面を介し
て該シリコンに良好な電気的コンタクトを形成すること
を特徴とする。本発明は絶縁層を貫通するコンタクトオ
ープニング内に、シリコン基板にまで達するタングステ
ンを満たしたコンタクトを形成するための改良法を含
み、該方法ではスパッタリングによるチタン層を堆積
し、該コンタクトオープニングの底部の該シリコン表面
内およびその中に窒化チタンと珪化チタンとの二重層を
形成して、該シリコン基板とタングステンとの間に低抵
抗の珪化物コンタクトを与え、および該絶縁層表面上に
窒化チタン層を形成して、該コンタクトオープニング中
のタングステンと該絶縁物質、例えば酸化珪素との間に
良好な結合の形成を可能とする核生成層を与えて、該ウ
エハ上の低い欠陥密度を与える。この方法はアスペクト
比の高いコンタクトオープニングを満たすのに特に有用
である。
【０００７】使用する該シリコン基板とタングステン金
属との間の「低抵抗珪化物相互接続」なる用語は、500
℃未満の温度にてアニールした場合に、３〜30ohm/□の
シート抵抗をもつ従来の珪化物と比較して、３ohm/□未
満のシート抵抗率を有する珪化物を意味する。用語「高
アスペクト比」とは、高さ／幅の比が少なくとも１のコ
ンタクトオープニングを意味する。まず、図１を参照す
ると、集積回路構造の一部が示されており、シリコンウ
エハまたは基板10の断片を含み、該基板はその上に形成
された絶縁層20を有する。絶縁層20は酸化珪素(SiO2)絶
縁材料、硼素ガラス、燐ガラス、または硼素／燐ガラス
または絶縁体である他の任意の材料を含むことができ
る。予め形成されたコンタクトオープニング24は絶縁層
20中に示され、該絶縁層は該基板10のシリコン表面の一
部12を露出しており、該基板10上には領域14が形成さ
れ、これに電気的コンタクトを与える必要がある。例え
ば、領域14は基板10内に形成されたMOS トランジスタの
ソースまたはドレイン領域あるいはバイポーラトランジ
スタのコレクタ領域を含むことができる。チタン層30は
既に該構造体上に堆積された状態で示されており、絶縁
層20の上部面22、コンタクトオープニング24の側壁面2
6、およびシリコン基板10の露出した上部面12を含む。
チタン層30の厚みは該チタンの特定の位置に応じて変動
する。例えば、該堆積されたチタン層の厚みは絶縁層20
の上部面上で約500 〜約5000Åの範囲で変えることがで
き、一方コンタクトオープニング24の底部でのシリコン
基板の表面上での該チタン層の厚みは約50〜約1000Åの
範囲で変えることができる。
【０００８】チタン層30は絶縁層20並びに側壁表面26お
よび基板10の上部面22および露出部分12に堆積でき、こ
の堆積は「半導体ウエハ上に珪化チタンを形成するため
の一体式加工装置」と題する、本発明の譲渡人に譲渡さ
れた1990年４月16日付けの継続中のヌルマン(Nulman)等
の米国特許出願第07/510,307号に記載された方法を利用
して実施できる。この特許出願を本発明の参考文献とす
る。このようなチタン層の堆積は、まず１種以上の弗素
−含有ガスおよびアルゴン等の不活性ガスを使用する該
構造の随意の初期清浄化法、例えば反応性イオン法を含
む。該構造の清浄化に引き続いて、公知のPVD スパッタ
リング法または任意の他の適当な堆積法を利用して該構
造上にチタンが堆積される。上記の米国特許出願第07/5
10,307号に記載されているように、該清浄化した構造
は、好ましくは該清浄化チャンバーからチタン堆積チャ
ンバーに真空下で輸送される。これは該清浄化表面が空
気または他の酸素含有ガスに暴露されるのを防止するた
めである。図１に示された該チタン被覆構造体は、該チ
タン表面が空気または他の酸素含有ガスに暴露されない
ようにアニールチャンバーに移され、窒素含有ガスの存
在下でアニール処理され、珪化チタンおよび窒化チタン
が形成される。このアニール処理は、好ましくは「半導
体ウエハ上に珪化チタンを形成するための単一工程アニ
ール法」と題する、本発明の譲渡人に譲渡された1990年
４月16日付けの継続中のヌルマン(Nulman)等の米国特許
出願第07/510,340号に記載され、特許請求されたアニー
ル法に従って実施する。この特許出願を本発明の参考文
献とする。
【０００９】上記米国特許出願第07/510,340号に記載さ
れているように、該アニール処理を約500 ℃〜約695
℃、好ましくは約600 ℃〜約675 ℃の範囲内の初期温度
にて実施して、窒化チタンおよび珪化チタンを形成し、
次いで温度を約800 ℃〜約900℃に高めて、初めに上記
の低温範囲の下で形成した該珪化チタンをより安定な相
に転化する。このアニール中、該アニールチャンバーの
圧力を約100 ミリトール〜約800 トールの範囲内に維持
する。このアニール処理は通常、ウエハ温度を約５℃／
秒〜約150 ℃／秒、典型的には約80℃／秒の速度で迅速
にアニール温度にまで上昇させる迅速な熱アニール条件
下で実施され、また約500 ℃〜約695 ℃の温度範囲で実
施するアニール処理は約10〜約60秒間実施する。約800
℃〜約900 ℃の範囲の第二の温度範囲で実施する該アニ
ール処理は更に約10〜約60秒間実施される。このアニー
ル処理中該表面から酸素含有ガスを排除し、窒素源を該
アニールチャンバーの体積および真空ポンプの容量に応
じて、約500 〜約10,000標準立法センチメータ／分(scc
m)の範囲内の速度で該チャンバーに１種以上の窒素含有
ガスを流すことにより与えられる。図２に示したよう
に、珪化チタン32はコンタクトオープニング24の底部、
シリコン基板10の領域14上の予め露出されたシリコン表
面部分12内およびその上に、該チタンと該露出シリコン
との間の反応により形成される。窒化チタン34は珪化物
32上に形成された状態で図示され、窒化チタン36はコン
タクトオープニング24中の絶縁層20の露出した側壁表面
26上に形成された状態で図示され、かつ窒化チタン38は
絶縁層20の上部表面22上に形成された状態で図示されて
いる。窒化チタン34、36および38は該アニール処理中に
該アニールチャンバー内に存在する窒素ガスとチタンと
の反応により形成される。
【００１０】ここで、該アニール工程前に該チタン表面
と酸素含有ガスとの接触を排除することは該チタン表面
上の酸化チタンの形成を防止または軽減するためである
ことに注意すべきである。該チタン層内またはその上に
おける酸化チタンの存在はチタンへの窒素原子の侵入を
阻止することがわかっており、これはコンタクトオープ
ニング24の側壁表面26上における珪化チタンの形成をも
たらす恐れがある。このような珪化チタンの形成は公知
技術の方法と関連して既に議論したように望ましくな
い。というのは、かかる珪化チタンの形成のためのシリ
コン基板10からのシリコンの移動は、コンタクトオープ
ニング24に隣接するシリコン基板10の領域14におけるシ
リコンの欠乏をもたらす恐れがあるからである。窒化チ
タン34、36および38を形成した後、制御された酸素含有
ガス中での熱処理を実施するが、これは当業者には周知
の如く種々の型のタングステンCVD 核形成を可能とする
ためである。例えば、酸素雰囲気下での熱処理は窒素含
有雰囲気下でのアニール処理に使用したチャンバーと同
一のチャンバーで実施して、珪化チタンおよび窒化チタ
ン層を形成する。この工程は同一の、即ち約100 ミリト
ール〜約800 トールの範囲内の圧力下にて、ウエハ温度
を約300 ℃〜約900 ℃の範囲内に維持して実施する。こ
の酸素含有雰囲気内でのアニール処理は、酸素含有ガ
ス、例えば酸素または亜酸化窒素(N2O) を該アニールチ
ャンバーに流すことにより約10〜約60秒間実施する。
【００１１】本発明によれば、窒素含有ガス中でのアニ
ール処理および随意の酸素含有ガス中でのアニール処理
に次いで、タングステン層を該構造体上に堆積して、タ
ングステンでコンタクトオープニング24の残りの部分を
満たし、かつ絶縁層20の上部表面22およびその上に形成
された窒化チタン被膜38上に平坦なタングステン被膜を
与える。この時点での該構造体上のタングステン層の堆
積は、公知の任意のタングステン堆積法を利用して実施
できる。例えば、非限定的な一例として、このタングス
テンの堆積は、「半導体ウエハ上にタングステン層をCV
D 堆積する方法」と題する、本発明の譲渡人に譲渡され
た1989年８月25日付けの継続中のチャン(Chang) 等の米
国特許出願第07/398,653号に記載されたタングステン堆
積法に従って実施できる。これを本発明の参考文献とす
る。この米国特許出願第07/398,653号に記載されている
ように、タングステンを該構造体上およびコンタクトオ
ープニング24内に堆積して、図２に示された構造体を形
成できる。このタングステン堆積は、まず該ウエハをCV
D チャンバーのサセプタ上に載せ、次いでタングステン
含有ガス、例えばWF6 を含むガス混合物を該チャンバー
内に流す。このCVD法において、圧力は約500 ミリトー
ル〜約760 トール、好ましくは約20〜約760トールの範
囲内に維持される。より高い圧力範囲はより高い堆積速
度を与えるので好ましい。この堆積中、ウエハを載せる
該サセプタの温度を約350 ℃〜約525℃、好ましくは約4
00 ℃〜約475 ℃の範囲内に維持する。
【００１２】このタングステンの堆積は、WF6 、N2およ
びH2ガスと不活性担体ガス、例えばヘリウム、ネオン、
アルゴン、クリプトンまたはキセノンとのガス混合物
を、約10〜約200 sccm、好ましくは約20〜約100 sccmの
流量のWF6 、約100 〜約5000sccm、好ましくは約1000〜
約3000sccmの流量の不活性担体ガス、例えばアルゴン、
約10〜約300 sccmの流量のN2、および約300 〜約3000sc
cm、好ましくは約500 〜約2000sccmの流量の水素ガスな
る流量で、該堆積チャンバーに流すことにより実施でき
る。この堆積されたタングステンはコンタクトオープニ
ング24の底部における珪化チタン(32)と窒化チタン(34)
との二重層と共に良好な電気的コンタクトを形成する。
絶縁層20の残りの表面上の窒化チタン36および38は核形
成層を生成し、該核形成層は該堆積されたタングステン
の、それぞれ絶縁層20の上部面22および側壁表面26に対
する接合を容易にする。該タングステンの堆積中におい
ては、窒素ガスを他のガスとの組み合わせで使用するこ
とが好ましいが、該堆積されたタングステンが絶縁層20
の上部表面から後に除去される場合には、窒素を該ガス
混合物から除去できることに注意すべきである。この窒
素ガスはこのような場合には必要により省略できる。と
いうのは、他のガスとの組み合わせで窒素ガスを使用す
る主な目的は平滑なタングステン表面を形成し、更にフ
ォトリソグラフィーを容易なものとするためである。
【００１３】上記の如きタングステン堆積パラメータを
使用した場合、絶縁層20の上部表面22上またはコンタク
トオープニング24内の該タングステン堆積速度は１分当
たり約500 〜約7000Åの範囲内であろう。従って、例え
ばコンタクトオープニング24の十分な充填を保証するた
めに、その幅を約１μとし、かつ該堆積速度を１分当た
り500 Åとした場合には、該タングステン堆積工程は少
なくとも約１分間実施すべきである（というのは、タン
グステンは同時に該コンタクトオープニングの反対側に
も堆積されるからである）。これにより、図３に示した
構造体が得られる。絶縁層20の上部表面22上に堆積され
たタングステン層40を配線または相互接続層として利用
しようとする場合、タングステン層40はこの時点でマス
クされるか、あるいはパターン化することができる。ま
た、該構造体はこの時点で図４に示したように平坦化し
て、コンタクトオープニング24中のタングステン40' の
み（および窒化チタン34および36）を残して絶縁層20の
上部表面22上の全タングステン（および窒化チタン）を
除去することができる。これは、例えば異なる導電性物
質が導体層または配線として絶縁層20上に使用する場合
に望ましい。このような平坦化は公知の任意の平坦化、
例えば異方性ドライエッチング、湿式エッチング、また
は化学的／機械的湿式エッチングの組み合わせを含むこ
とができる。
【００１４】チタンの堆積工程、該チタンのアニール処
理による珪化チタンおよび窒化チタンの形成工程、およ
びタングステン堆積工程の全ては別々のチャンバー内で
実施されるように記載してきたが、これら全ての工程
を、一つの装置から他の装置に該ウエハを輸送する場合
に、該被覆ウエハを汚染物質に暴露しないように十分な
注意を払って別々の真空装置内で実施できるものと理解
すべきである。例えば、特に重要なことは、該チタン被
覆ウエハを該チタン堆積チャンバーから該アニール処理
チャンバーに移す際に該ウエハが酸素含有ガスに暴露さ
れないようにすることである。他方、記載したチタン堆
積、アニール処理、およびタングステン堆積工程全ては
同一の中央真空チャンバー内の異なるステーション中で
実施することも可能である。しかし、好ましくは該工程
の各々は同一の真空装置内の別々のチャンバー内で実施
され、その結果各チャンバーはそこで実施すべき特定の
工程を最適化し、かつ各チャンバーの相互汚染を回避す
るように設計できる。次いで、該ウエハを同一の真空装
置内の一つのチャンバーから別のチャンバーに移すが、
一方で該工程全体に渡り該ウエハを真空下に維持する。
かくして、本発明の方法はタングステンで高アスペクト
比のコンタクトオープニングを満たす方法を提供するも
のであり、公知技術の調製法と比較して、該方法では珪
化物が該コンタクトオープニングの底部のシリコン基板
の露出部分と、タングステン充填材料との間に形成さ
れ、チタン核形成層が該コンタクトオープニングの酸化
珪素側壁表面上に与えられて、該酸化物側壁表面と該タ
ングステン充填材料との間における良好な結合の形成が
容易となり、またタングステン堆積用の構造体を調製し
つつ、望ましからぬ粒子の形成を防止する。
【図面の簡単な説明】
【図１】絶縁層、該絶縁層を貫通しシリコン基板に達す
るように形成されたコンタクトオープニング、該コンタ
クトオープニングの側壁上並びに該コンタクトオープニ
ングの底部の露出したシリコン表面上に堆積されたチタ
ン層を有するシリコン半導体の断片垂直側部断面図であ
る。
【図２】図１に示した構造体をアニール処理して、該コ
ンタクトオープニングの底部のシリコン基板上に窒化チ
タンおよび珪化チタンの二重層をおよび該絶縁体の表面
上に窒化チタン層を形成した後の該構造体の断片側部断
面図である。
【図３】該コンタクトオープニングを含む該ウエハ全体
にタングステンの平坦化層を堆積した後の、図２の構造
体の断片側部断面図である。
【図４】該堆積タングステンを、場合により該絶縁体層
内の該コンタクトオープニング中のタングステンのみを
残して、該絶縁体層の上部表面から除去した後の、図３
に示した構造体の断片側部断面図である。
【符号の説明】
１０・・・基板 １２・・・露出シリコン表面部分 ２０・・・絶縁層 ２２・・・絶縁層の上部表面 ２４・・・コンタクトオープニング ２６・・・側壁表面 ３０・・・チタン層 ３２・・・珪化チタン層 ３４、３６、３８・・・窒化チタン層 ４０・・・タングステン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハイム ヌルマン アメリカ合衆国 カリフォルニア州 94306 パロ アルト エル カミノ ウェイ 4155ジー (72)発明者 メイ チャン アメリカ合衆国 カリフォルニア州 95014 クーパーティノ イースト エ ステーテス ドライヴ 863 (56)参考文献 特開 昭63−172463（ＪＰ，Ａ) 特開 昭63−24669（ＪＰ，Ａ) 特開 昭62−206852（ＪＰ，Ａ) 特開 昭63−21827（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 29/40 - 29/43 H01L 21/3205 H01L 21/3213

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＳｉＯ２絶縁層を介して、その下部のシ
    リコン半導体ウエハのための低抵抗、低欠陥密度で平坦
    な電気的コンタクトを形成する方法であって、 ａ） 真空装置内のＰＶＤステーションにおいて、 ｉ） 該絶縁層の露出表面、該露出表面は予め該絶縁層
    を介して該シリコンウエハに形成したコンタクトオープ
    ニングの側壁絶縁体表面をも包含する、および ｉｉ） 該コンタクトオープニングにより露出された該
    シリコンウエハの表面、の上にチタン層をスパッタリン
    グにより堆積し、 ｂ） 該チタン被覆ウエハを、該チタンが酸素含有ガス
    に暴露されないように、真空装置内において該ＰＶＤス
    テーションからアニールステーションに移し、 ｃ） まず、窒素含有ガスの存在下、かつ酸素含有ガス
    の不在下で５００℃〜６９５℃の範囲内の温度で該アニ
    ールステーションにて該堆積チタンをアニールして、該
    コンタクトオープニング底部の露出した該シリコンウエ
    ハ表面上に珪化チタンを形成し、かつ該絶縁表面および
    該珪化チタン上に窒化チタンを形成し、 ｄ） 更に、該珪化チタンおよび該窒化チタンを８００
    ℃〜９００℃の範囲内の温度にてアニール処理し、 ｅ） 該ウエハを真空装置内において該アニールステー
    ションからＣＶＤステーションに移し、 ｆ） タングステンの層をＣＶＤ法により ｉ） 該ＳｉＯ２絶縁層上の該窒化チタンの表面および ｉｉ） 該シリコン基板上に形成された該珪化チタン上
    の該窒化チタン上に堆積して、該コンタクトオープニン
    グをタングステンで満たし、かつ該窒化チタン被覆絶縁
    層上のタングステン層を平坦化し、かくして該コンタク
    トオープニング中のタングステンと該シリコンウエハと
    の該窒化チタンと珪化チタンとを介する良好な電気的コ
    ンタクトを形成し、かつ該タングステンと該絶縁層表面
    上に形成された窒化チタンとの間に良好な結合を形成す
    ること、 を特徴とする上記コンタクトの形成法。
  2. 【請求項２】 該窒素含有ガスの存在下でのアニール工
    程が、更に ａ） 該チタン被覆ウエハを、５℃／秒〜１５０℃／秒
    の速度で、５００℃〜６９５℃の範囲内の初期アニール
    温度まで加熱し、 ｂ） 該チタン被覆ウエハは、５００℃〜６９５℃の範
    囲内の温度にて１０〜６０秒間アニール処理して、該珪
    化チタンおよび窒化チタンを形成し、および ｃ） 該アニール温度を８００℃〜９００℃の範囲内の
    第二のアニール温度に高め、該ウエハを該第二アニール
    温度にて１０〜６０秒間維持して、５００℃〜６９５℃
    の範囲内の温度にて初めに形成された該珪化チタンをよ
    り安定な相に転化する、 各工程を含む請求項１記載の方法。
JP4074276A 1991-03-29 1992-03-30 シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法 Expired - Fee Related JP2828540B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/677681 1991-03-29
US07/677,681 US5250467A (en) 1991-03-29 1991-03-29 Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer

Publications (2)

Publication Number Publication Date
JPH05102075A JPH05102075A (ja) 1993-04-23
JP2828540B2 true JP2828540B2 (ja) 1998-11-25

Family

ID=24719709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4074276A Expired - Fee Related JP2828540B2 (ja) 1991-03-29 1992-03-30 シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法

Country Status (5)

Country Link
US (2) US5250467A (ja)
EP (1) EP0506129B1 (ja)
JP (1) JP2828540B2 (ja)
KR (1) KR100236668B1 (ja)
DE (1) DE69231389T2 (ja)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250467A (en) * 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
JP3216104B2 (ja) * 1991-05-29 2001-10-09 ソニー株式会社 メタルプラグ形成方法及び配線形成方法
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
US5434451A (en) * 1993-01-19 1995-07-18 International Business Machines Corporation Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines
US5627105A (en) * 1993-04-08 1997-05-06 Varian Associates, Inc. Plasma etch process and TiSix layers made using the process
EP0651436A1 (en) * 1993-10-22 1995-05-03 AT&T Corp. Tungsten conductors formation process for semiconductor integrated circuits
JP3500707B2 (ja) * 1994-06-28 2004-02-23 ソニー株式会社 接続構造の形成方法、及び接続構造の設計方法
US5877031A (en) * 1994-07-07 1999-03-02 Hyundai Electronics Industries Co, Ltd Method for forming a metallic barrier layer in semiconductor device
US5773363A (en) 1994-11-08 1998-06-30 Micron Technology, Inc. Semiconductor processing method of making electrical contact to a node
US5612253A (en) * 1995-01-31 1997-03-18 Advanced Micro Devices, Inc. Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process
JP2836529B2 (ja) * 1995-04-27 1998-12-14 日本電気株式会社 半導体装置の製造方法
US5877087A (en) * 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6120844A (en) * 1995-11-21 2000-09-19 Applied Materials, Inc. Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer
US6077781A (en) 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
US6726776B1 (en) 1995-11-21 2004-04-27 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
JPH1012729A (ja) * 1996-06-27 1998-01-16 Nec Corp 半導体装置の製造方法
US5994218A (en) * 1996-09-30 1999-11-30 Kabushiki Kaisha Toshiba Method of forming electrical connections for a semiconductor device
US5963828A (en) * 1996-12-23 1999-10-05 Lsi Logic Corporation Method for tungsten nucleation from WF6 using titanium as a reducing agent
US6537905B1 (en) * 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US6335280B1 (en) 1997-01-13 2002-01-01 Asm America, Inc. Tungsten silicide deposition process
US6174806B1 (en) 1997-01-28 2001-01-16 Micron Technology, Inc. High pressure anneals of integrated circuit structures
US6139697A (en) * 1997-01-31 2000-10-31 Applied Materials, Inc. Low temperature integrated via and trench fill process and apparatus
US6093645A (en) * 1997-02-10 2000-07-25 Tokyo Electron Limited Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation
US5911113A (en) * 1997-03-18 1999-06-08 Applied Materials, Inc. Silicon-doped titanium wetting layer for aluminum plug
US6156382A (en) * 1997-05-16 2000-12-05 Applied Materials, Inc. Chemical vapor deposition process for depositing tungsten
US5960303A (en) * 1997-06-23 1999-09-28 Micron Technology, Inc. Process of forming titanium silicide interconnects
KR19990003495A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 베리어 금속층 형성방법
US6872429B1 (en) * 1997-06-30 2005-03-29 Applied Materials, Inc. Deposition of tungsten nitride using plasma pretreatment in a chemical vapor deposition chamber
US5994775A (en) * 1997-09-17 1999-11-30 Lsi Logic Corporation Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same
US6605531B1 (en) 1997-11-26 2003-08-12 Applied Materials, Inc. Hole-filling technique using CVD aluminum and PVD aluminum integration
US6099904A (en) * 1997-12-02 2000-08-08 Applied Materials, Inc. Low resistivity W using B2 H6 nucleation step
US6022801A (en) 1998-02-18 2000-02-08 International Business Machines Corporation Method for forming an atomically flat interface for a highly disordered metal-silicon barrier film
US6451677B1 (en) * 1998-02-23 2002-09-17 Texas Instruments Incorporated Plasma-enhanced chemical vapor deposition of a nucleation layer in a tungsten metallization process
US5915199A (en) * 1998-06-04 1999-06-22 Sharp Microelectronics Technology, Inc. Method for manufacturing a CMOS self-aligned strapped interconnection
US5990004A (en) * 1998-07-15 1999-11-23 United Microelectronics Corp. Method for forming a tungsten plug and a barrier layer in a contact of high aspect ratio
US5893734A (en) * 1998-09-14 1999-04-13 Vanguard International Semiconductor Corporation Method for fabricating capacitor-under-bit line (CUB) dynamic random access memory (DRAM) using tungsten landing plug contacts
US5895239A (en) * 1998-09-14 1999-04-20 Vanguard International Semiconductor Corporation Method for fabricating dynamic random access memory (DRAM) by simultaneous formation of tungsten bit lines and tungsten landing plug contacts
US6271122B1 (en) * 1999-07-12 2001-08-07 Advanced Micro Devices, Inc. Method of compensating for material loss in a metal silicone layer in contacts of integrated circuit devices
US6207558B1 (en) * 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
US6656831B1 (en) 2000-01-26 2003-12-02 Applied Materials, Inc. Plasma-enhanced chemical vapor deposition of a metal nitride layer
US6365515B1 (en) 2000-08-28 2002-04-02 Micron Technology, Inc. Chemical vapor deposition process
US6524912B1 (en) * 2000-08-31 2003-02-25 Micron Technology, Inc. Planarization of metal container structures
US6696360B2 (en) 2001-03-15 2004-02-24 Micron Technology, Inc. Barrier-metal-free copper damascene technology using atomic hydrogen enhanced reflow
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US6943066B2 (en) * 2002-06-05 2005-09-13 Advantech Global, Ltd Active matrix backplane for controlling controlled elements and method of manufacture thereof
KR100465093B1 (ko) * 2002-12-14 2005-01-05 동부전자 주식회사 반도체 소자의 제조 방법
US7473656B2 (en) * 2003-10-23 2009-01-06 International Business Machines Corporation Method for fast and local anneal of anti-ferromagnetic (AF) exchange-biased magnetic stacks
JP4237161B2 (ja) * 2005-05-09 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
US7550055B2 (en) * 2005-05-31 2009-06-23 Applied Materials, Inc. Elastomer bonding of large area sputtering target
US7271111B2 (en) * 2005-06-08 2007-09-18 Advantech Global, Ltd Shadow mask deposition of materials using reconfigurable shadow masks
US20070077720A1 (en) * 2005-10-04 2007-04-05 Infineon Technologies Ag Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure
US20100267230A1 (en) 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
JP6273257B2 (ja) 2012-03-27 2018-01-31 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ タングステンによるフィーチャ充填
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN103594365B (zh) * 2012-08-14 2016-06-29 中芯国际集成电路制造(上海)有限公司 Pmos晶体管的形成方法
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9748137B2 (en) 2014-08-21 2017-08-29 Lam Research Corporation Method for void-free cobalt gap fill
US9349637B2 (en) 2014-08-21 2016-05-24 Lam Research Corporation Method for void-free cobalt gap fill
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
RU2610055C1 (ru) * 2015-11-30 2017-02-07 Федеральное государственное бюджетное образовательное учреждение высшего образования Чеченский государственный университет (ФГБОУ ВО Чеченский государственный университет) Способ изготовления полупроводникового прибора
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10366918B2 (en) 2016-10-04 2019-07-30 International Business Machines Corporation Self-aligned trench metal-alloying for III-V nFETs
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
JP7609636B2 (ja) 2017-08-14 2025-01-07 ラム リサーチ コーポレーション ３次元垂直ｎａｎｄワード線用の金属充填プロセス
JP2021523292A (ja) 2018-05-03 2021-09-02 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ３ｄ ｎａｎｄ構造内にタングステンおよび他の金属を堆積させる方法
KR102828798B1 (ko) 2018-12-05 2025-07-02 램 리써치 코포레이션 보이드 프리 (void free) 저응력 (low stress) 충진
WO2020123987A1 (en) 2018-12-14 2020-06-18 Lam Research Corporation Atomic layer deposition on 3d nand structures
SG11202111277UA (en) 2019-04-11 2021-11-29 Lam Res Corp High step coverage tungsten deposition
CN113874545A (zh) 2019-05-22 2021-12-31 朗姆研究公司 无成核的钨沉积
US12077858B2 (en) 2019-08-12 2024-09-03 Lam Research Corporation Tungsten deposition
EP3863065B1 (en) 2020-02-04 2025-05-21 Infineon Technologies Austria AG Semiconductor die and method of manufacturing the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59103375A (ja) * 1982-12-03 1984-06-14 Nec Corp シヨツトキ−接合を有する半導体装置の製造方法
US5010032A (en) * 1985-05-01 1991-04-23 Texas Instruments Incorporated Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects
JPS62206852A (ja) * 1986-03-07 1987-09-11 Agency Of Ind Science & Technol 半導体装置の製造方法
JPS62262422A (ja) * 1986-05-08 1987-11-14 Nec Corp ＴｉＳｉ２膜の形成方法
JPS639925A (ja) * 1986-06-30 1988-01-16 Nec Corp 半導体装置の製造方法
JPS6321827A (ja) * 1986-07-15 1988-01-29 Mitsubishi Electric Corp 半導体製造装置
JPH063800B2 (ja) * 1986-07-16 1994-01-12 三菱電機株式会社 半導体装置の製造方法
JPS63160328A (ja) * 1986-12-24 1988-07-04 Mitsubishi Electric Corp 半導体装置の製造方法
JPS63172463A (ja) * 1987-01-09 1988-07-16 Mitsubishi Electric Corp 半導体装置
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
JPS6477120A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Formation of wiring of semiconductor device
JPH01160010A (ja) * 1987-12-17 1989-06-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4994410A (en) * 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
JPH0226051A (ja) * 1988-07-14 1990-01-29 Seiko Epson Corp 半導体装置の製造方法
JPH0235720A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Ind Co Ltd Ｍｏｓ型半導体装置の製造方法
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US5028565A (en) * 1989-08-25 1991-07-02 Applied Materials, Inc. Process for CVD deposition of tungsten layer on semiconductor wafer
JPH0727880B2 (ja) * 1989-11-10 1995-03-29 株式会社東芝 半導体装置の製造方法
US5043300A (en) * 1990-04-16 1991-08-27 Applied Materials, Inc. Single anneal step process for forming titanium silicide on semiconductor wafer
JPH0426051A (ja) * 1990-05-18 1992-01-29 Matsushita Electric Ind Co Ltd 有機電解液電池
US5250467A (en) * 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer

Also Published As

Publication number Publication date
EP0506129A1 (en) 1992-09-30
US5356835A (en) 1994-10-18
DE69231389T2 (de) 2001-04-26
KR100236668B1 (ko) 2000-03-02
DE69231389D1 (de) 2000-10-05
EP0506129B1 (en) 2000-08-30
JPH05102075A (ja) 1993-04-23
KR920018852A (ko) 1992-10-22
US5250467A (en) 1993-10-05

Similar Documents

Publication Publication Date Title
JP2828540B2 (ja) シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
TWI478281B (zh) 互連結構及鑲嵌結構之製造方法
EP1021827B1 (en) Dual damascene metallization
US5918149A (en) Deposition of a conductor in a via hole or trench
US5378660A (en) Barrier layers and aluminum contacts
EP1570517B1 (en) A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
US6120844A (en) Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer
US6627542B1 (en) Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
US6066358A (en) Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
US5429989A (en) Process for fabricating a metallization structure in a semiconductor device
US5960320A (en) Metal wiring layer forming method for semiconductor device
JP2002517903A (ja) 他の場所でコンタクトを充填するためのプラズマ処理
KR20010109281A (ko) 마이크로일렉트로닉 구조
JPH09148268A (ja) 半導体装置の製造方法
JP2809196B2 (ja) 半導体装置の製造方法
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JP3911643B2 (ja) 埋め込み導電層の形成方法
JP2000058650A (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
KR940006665B1 (ko) 퇴적막의 형성법 및 반도체장치의 제조법
JP3200085B2 (ja) 高密度集積回路用導電層又は構造物の製法及び装置
US6548398B1 (en) Production method of semiconductor device and production device therefor
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
JPH07115073A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980810

LAPS Cancellation because of no payment of annual fees