JPH063800B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH063800B2
JPH063800B2 JP61168734A JP16873486A JPH063800B2 JP H063800 B2 JPH063800 B2 JP H063800B2 JP 61168734 A JP61168734 A JP 61168734A JP 16873486 A JP16873486 A JP 16873486A JP H063800 B2 JPH063800 B2 JP H063800B2
Authority
JP
Japan
Prior art keywords
film
refractory metal
heat treatment
semiconductor device
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61168734A
Other languages
English (en)
Other versions
JPS6324669A (ja
Inventor
雅裕 清水
克博 塚本
龍郎 岡本
明彦 大崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61168734A priority Critical patent/JPH063800B2/ja
Priority to KR1019870006103A priority patent/KR900004441B1/ko
Publication of JPS6324669A publication Critical patent/JPS6324669A/ja
Publication of JPH063800B2 publication Critical patent/JPH063800B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に係り、特に大規模集
積回路(以下、LSIと称する)における電極・配線膜の
形成方法に関するものである。
〔従来の技術〕
近年、LSIの高集積化に伴ってその素子の電極・配線
に、チタン(Ti)もモリブデン(Mo)などの高融点金属とそ
のシリコン化合物を使用する技術が種々提案されている
が、そのうちチタンのナイトライド化を例にとって第2
図を参照して説明する。
第2図は、例えば特開昭58−46631号公報に示された
従来の半導体装置の製造方法を示すコンタクトホール部
分の断面図である。これは、第2図に示すように、シリ
コン基板1上のシリコン酸化膜2の表面にコンタクトホ
ール3を形成し、次いで、このコンタクトホール3を含
むシリコン基板1上にチタン膜を形成した後、450℃,
15分間の熱処理をすることにより、チタンシリサイド
膜5aを形成する。次に、シリコン酸化膜2上の未反応
チタン膜を除去したうえ、反応性スパッタリング法によ
りチタンナイトライド膜6aを形成する。そして、アル
ミニウム合金膜7を形成した後にパターニングを行うこ
とにより、コンタクトホール3のバリア金属として、チ
タンシリサイド膜5aとチタンナイトライド膜6aの2
層膜を形成するのである。
〔発明が解決しようとする問題点〕
しかし、このような従来の半導体装置の製造方法では、
シリコン半導体基板1上にチタンシリサイド膜5aを形
成した後、チタンナイトライド膜6aとアルミニウム合
金膜7を形成しているため、工程が複雑になるという問
題点があった。さらには、チタンは非常に活性な金属で
あるため、チタンシリサイド膜の形成を通常の電気炉で
行なうと、その表面に酸化膜が形成されやすく、コンタ
クト不良が起こりやすいという問題点もあった。
本発明は上記のような問題点を解消するためになされた
もので、工程が簡単で、チタンなどの高融点金属の表面
に酸化膜が形成されないようにした半導体装置の製造方
法を提供することを目的とする。
〔問題点を解決するための手段〕
本発明に係る半導体装置の製造方法は、シリコン基板上
の絶縁膜にコンタクトホールを形成する工程と、このコ
ンタクトホールを含むシリコン基板上に高融点金属膜を
形成する工程と、この高融点金属膜を酸素を含まない窒
化雰囲気,炭化雰囲気、硼化雰囲気のうちいずれかの雰
囲気中でそれぞれ所望の窒化膜厚,炭化膜厚,硼化膜厚
に変態させる比較的低温度の熱処理の後に比較的高温度
の熱処理で所望の金属シリサイド膜を形成する2ステッ
プ熱処理により、窒化膜/シリサイド膜,炭化膜/シリ
サイド膜,硼化膜/シリサイド膜のいずれかの2層膜を
形成する工程と、この2層膜上にアルミニウム膜または
アルミニウム合金膜を形成する工程とを具備するもので
ある。
〔作用〕
本発明における半導体装置の製造方法では、シリコン基
板上のコンタクトホールのバリア金属として高融点金属
窒化膜、高融点金属炭化膜,高融点金属硼化膜のいずれ
かと高融点金属シリサイド膜の2層膜を同時に形成する
ことにより、工程が簡略化されるとともに、熱処理を酸
素を取り込まない構造の熱処理装置で行うことによっ
て、チタンなどの高融点金属表面に酸化膜が形成される
ことがなくなる。
〔実施例〕
以下、本発明を図面に示す実施例に基づいて説明する。
第1図は本発明による半導体装置の製造方法の一実施例
を示す工程断面図である。この実施例では、第1図(a)
に示すように、シリコン基板1上に従来と同様の方法に
てシリコン酸化膜2を形成するとともに、コンタクトホ
ール3を形成した後、このコンタクトホール3を含むシ
リコン基板1上にチタン膜4をスパッタリング法等によ
り形成する。次に、これを窒化雰囲気,例えばアンモニ
ア中で酸素を取り込まない構造の熱処理装置、例えばラ
ンプ加熱法により熱処理すると、第1図(b)に示すよ
うにシリコン基板1上にはチタンシリサイド膜5とチタ
ンナイトライド膜6の2層膜が、シリコン酸化膜2上に
はチタンナイトライド膜6のみが形成される。このと
き、ランプ加熱による熱処理プロセスは、例えば、ハロ
ゲンランプを用い、600℃(30秒)に予備加熱したう
え、さらに800℃(30秒)に昇温させる2ステップ法
により容易に行なえる。ここで2ステップ法を用いるこ
とにより、比較的膜厚の厚いチタンナイトライド膜6と
化学的に安定なチタンシリサイド膜5とが得られる。次
いで、上記チタンナイトライド膜6の上に、第1図(c)
に示すように、アルミニウム合金膜7を形成した後、こ
れをパターニングすることにより、チタンシリサイド膜
5とチタンナイトライド膜6の2層膜をコンタクトホー
ル3のバリア金属とし、かつアルミニウム合金膜7をそ
の電極・配線膜として形成することができる。なお、図
中、同一符号は同一または相当部分を示している。
このように上記実施例によると、シリコン基板1上のシ
リコン酸化膜2にコンタクトホール3を形成した後、チ
タン膜を形成して、これを窒化雰囲気中でランプ加熱法
にて熱処理することにより、チタン膜の表面に酸化膜の
形成されないチタンシリサイド膜5とチタンナイトライ
ド膜6を同時に形成できるので、その2層膜を容易に、
しかも再現性良く形成することが可能となる。
なお、上記実施例では、絶縁膜としてシリコン酸化膜を
用いたが、シリコン酸化膜中に砒素,リン,硼素いずれ
か1つ以上の不純物を含むものを用いてもよい。
また、以上ではチタンのナイトライド化を例にとり説明
したが、本発明は、その他のIV,V,VI族の金属の窒化,
炭化,硼化のいずれであっても同様に実施することがで
きる。
さらに、本発明は、熱処理としてランプ加熱法によるも
のに限らず、酸素を取り込まない構造の熱処理チャンバ
を用いた任意の熱源にて熱処理を行うこともできる。ま
た、アルミニウム合金膜に代えてアルミニウム膜を用い
ることもできる。
〔発明の効果〕
以上のように本発明によれば、高融点金属窒化膜,高融
点金属炭化膜,高融点金属硼化膜のいずれかと高融点金
属シリサイド膜の2層膜を同時に形成することにより、
工程が簡略化されるとともに、酸素を取り込まない方法
による熱処理を行うことによって、高融点金属の表面に
酸化膜が形成されず、コンタクトホールのコンタクトを
良好ならしめることができる効果がある。さらには、2
ステップの熱処理法を用いることにより、比較的膜厚の
厚い高融点金属窒化膜,高融点金属炭化膜,高融点金属
硼化膜のいずれかと化学的に安定な高融点金属シリサイ
ド膜とが得られるため、コンタクトの信頼性が向上する
という効果がある。
【図面の簡単な説明】
第1図(a)ないし(c)は本発明による半導体装置の製造方
法の一実施例を示す工程断面図、第2図は従来方法の一
例の説明に供する半導体装置のコンタクトホール部分の
断面図である。 1・・・・シリコン基板、2・・・・シリコン酸化膜、
3・・・・コンタクトホール、4・・・・チタン膜、5
・・・・チタンシリサイド膜、6・・・・チタンナイト
ライド膜、7・・・・アルミニウム合金膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大崎 明彦 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社エル・エス・アイ研究所内 (56)参考文献 特開 昭61−142739(JP,A) 特開 昭60−153121(JP,A)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】シリコン基板上の絶縁膜にコンタクトホー
    ルを形成する工程と、 このコンタクトホールを含むシリコン基板上に高融点金
    属膜を形成する工程と、 この高融点金属膜を酸素を含まない窒化雰囲気,炭化雰
    囲気,硼化雰囲気のうちいずれかの雰囲気中でそれぞれ
    所望の窒化膜厚,炭化膜厚,硼化膜厚に変態させる比較
    的低温度の熱処理の後に比較的高温度の熱処理で所望の
    金属シリサイド膜を形成する2ステップ熱処理により、
    窒化膜/シリサイド膜,炭化膜/シリサイド膜,硼化膜
    /シリサイド膜のいずれかの2層膜を形成する工程と、 この2層膜上にアルミニウム膜またはアルミニウム合金
    膜を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。
  2. 【請求項2】高融点金属膜の熱処理をランプ加熱法にて
    行うことを特徴とする特許請求の範囲第1項記載の半導
    体装置の製造方法。
  3. 【請求項3】高融点金属としてIV,V,VI族の金属のいず
    れかとすることを特徴とする特許請求の範囲第1項ない
    し第2項のいずれかに記載の半導体装置の製造方法。
JP61168734A 1986-07-16 1986-07-16 半導体装置の製造方法 Expired - Lifetime JPH063800B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61168734A JPH063800B2 (ja) 1986-07-16 1986-07-16 半導体装置の製造方法
KR1019870006103A KR900004441B1 (ko) 1986-07-16 1987-06-16 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61168734A JPH063800B2 (ja) 1986-07-16 1986-07-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6324669A JPS6324669A (ja) 1988-02-02
JPH063800B2 true JPH063800B2 (ja) 1994-01-12

Family

ID=15873426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61168734A Expired - Lifetime JPH063800B2 (ja) 1986-07-16 1986-07-16 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JPH063800B2 (ja)
KR (1) KR900004441B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043300A (en) * 1990-04-16 1991-08-27 Applied Materials, Inc. Single anneal step process for forming titanium silicide on semiconductor wafer
US5236868A (en) * 1990-04-20 1993-08-17 Applied Materials, Inc. Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
US5250467A (en) * 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer

Also Published As

Publication number Publication date
KR880002263A (ko) 1988-04-30
JPS6324669A (ja) 1988-02-02
KR900004441B1 (ko) 1990-06-25

Similar Documents

Publication Publication Date Title
JPS61142739A (ja) 半導体装置の製造方法
JPS63133650A (ja) 多結晶シリコン層上にシリサイドの接着層を形成する方法
JPS6213819B2 (ja)
KR0177534B1 (ko) 반도체 장치 제조방법
JPH063800B2 (ja) 半導体装置の製造方法
JPH0464226A (ja) 金属フッ化膜を備えた電子装置
JPS5910271A (ja) 半導体装置
JP2522924B2 (ja) 金属シリサイド膜の形成方法
JPS62262422A (ja) TiSi2膜の形成方法
KR100199526B1 (ko) 반도체 장치 및 그 제조방법
JP2946543B2 (ja) 半導体装置の製造方法
JPH041497B2 (ja)
JPS6074675A (ja) 半導体装置
JPH03198329A (ja) 配線形成方法
JPH01291450A (ja) 半導体装置
JP2555754B2 (ja) 薄膜形成方法
JPH01231318A (ja) 半導体装置の製造方法
JPH01286447A (ja) 半導体装置及びその製造方法
JPH02280378A (ja) 半導体装置及びその製造方法
JPH0377661B2 (ja)
JPH042121A (ja) チタンシリサイドの製造方法
JPH03163874A (ja) 半導体装置の製造方法
JPH0269979A (ja) 半導体装置
JPH01202860A (ja) 半導体装置
JPS63240017A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term