JP4497135B2 - 3次元立体回路基板の製造方法、および3次元立体回路基板 - Google Patents
3次元立体回路基板の製造方法、および3次元立体回路基板 Download PDFInfo
- Publication number
- JP4497135B2 JP4497135B2 JP2006205157A JP2006205157A JP4497135B2 JP 4497135 B2 JP4497135 B2 JP 4497135B2 JP 2006205157 A JP2006205157 A JP 2006205157A JP 2006205157 A JP2006205157 A JP 2006205157A JP 4497135 B2 JP4497135 B2 JP 4497135B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- conductive thin
- circuit board
- buffer layer
- high energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
以下、本実施形態に係る3次元立体回路基板の製造方法及び該製造方法を用いて製造された3次元立体回路基板について、図面を参照して説明する。図1は3次元立体回路基板の製造方法の概要を示すフローである。3次元立体回路基板Aは、窒化アルミニウム粉体材料を成形して焼結する窒化アルミニウム基板1の準備工程(S1)、窒化アルミニウム基板1を加熱してその表面を酸化処理して酸化層2(薄膜絶縁層)を形成する酸化層形成工程(S2)、酸化層2の上に金属からなる衝撃緩衝層3aを形成する衝撃緩衝層形成工程(S3)、衝撃緩衝層3aの上にスパッタリング、蒸着、イオンプレーティングなどの物理蒸着法による導電性薄膜4の成膜を行うメタライズ処理工程(S4)、高エネルギービーム(本実施形態ではレーザビーム)による回路部/非回路部の分離を行うレーザ処理工程(S5)、回路部のめっきによる厚膜化を行ってめっき層5を形成するめっき処理工程(S6)、非回路部のエッチング処理工程(S7)の各工程を順次実施することで製造される。
実施形態1のレーザ処理工程(S5)で、導電性薄膜4における回路部4aと非回路部4bとの境界部分に高エネルギービームを照射し、除去部4cの導電性薄膜4および衝撃緩衝層3aを蒸発除去させて所定の回路パターンを形成するが、この際に除去部4cの衝撃緩衝層3aが十分に除去されないと、除去部4cに金属の衝撃緩衝層3aが残った状態になる(図5参照)。すると、回路部4aと非回路部4bとが除去部4cに残った金属の衝撃緩衝層3aを介して短絡した状態になり、次のめっき処理工程(S6)で、回路部4aのみに給電して電解めっき処理を施そうとすると非回路部4bにも給電されてしまい、回路部4aと非回路部4bの両方にめっき層が形成されてしまう。すなわち、回路部4aのみにめっき層5を形成することができなくなる。
実施形態1のレーザ処理工程(S5)で、導電性薄膜4における回路部4aと非回路部4bとの境界部分に高エネルギービームを照射し、除去部4cの導電性薄膜4および衝撃緩衝層3aを蒸発除去させて所定の回路パターンを形成するが、この際に除去部4cの衝撃緩衝層3aが十分に除去されないと、除去部4cに金属の衝撃緩衝層3aが残った状態になる(図5参照)。すると、回路部4aと非回路部4bとが除去部4cに残った金属の衝撃緩衝層3aを介して短絡した状態になり、次のめっき処理工程(S6)で、回路部4aのみに給電して電解めっき処理を施そうとすると非回路部4bにも給電されてしまい、回路部4aと非回路部4bの両方にめっき層が形成されてしまう。すなわち、回路部4aのみにめっき層5を形成することができなくなる。
実施形態1において衝撃緩衝層形成工程(S3)では金属の衝撃緩衝層3aを形成したが、本実施形態では、図8に示すように樹脂を材料とする衝撃緩衝層3bを形成する。したがって、本実施形態の衝撃緩衝層形成工程(S3)では、ディップ、スプレー等の簡易な方法で樹脂の衝撃緩衝層3bを成膜できる。さらには、レーザ処理工程(S5)で除去部4cに衝撃緩衝層3bが残っても、衝撃緩衝層3bが樹脂なので、回路部4aと非回路部4bとの間が絶縁され、次のめっき処理工程(S6)で回路部4aのみにめっき層5を形成することを可能にしている。
実施形態1において衝撃緩衝層形成工程(S3)では金属の衝撃緩衝層3aを形成したが、本実施形態では、図11に示すようにガラス、セラミック等の無機物を材料とする衝撃緩衝層3cを形成する。したがって、レーザ処理工程(S5)で除去部4cに衝撃緩衝層3cが残っても、衝撃緩衝層3cが無機物なので、回路部4aと非回路部4bとの間が絶縁され、次のめっき処理工程(S6)で回路部4aのみにめっき層5を形成することを可能にしている。さらに、無機物の熱伝導は樹脂に比べて優れているので、放熱回路として最適なものとなる。
本実施形態の3次元立体回路基板Aは、図12(a)〜(c)に示すように、複数の3次元立体回路基板Aを1枚の窒化アルミニウム基板1に形成するシート単位で製造される。まず、6個の3次元立体回路基板Aを形成可能な1枚の窒化アルミニウム基板1を準備する。窒化アルミニウム基板1は、枠部1a内に3次元立体回路基板Aを形成する6個の回路基板部1bを配置し、各回路基板部1bは連結部1cを介して枠部1aに接続している(図12(a))。
1 窒化アルミニウム基板
2 酸化層
3a 衝撃緩衝層
4 導電性薄膜
4a 回路部
4b 非回路部
4c 除去部
5 めっき層
Claims (10)
- 窒化アルミニウム基板の表面に導電性薄膜を形成し、その導電性薄膜における回路部と非回路部の少なくとも境界を含む領域に高エネルギービームを照射し導電性薄膜を除去して回路パターンを形成し、回路部の導電性薄膜にめっき処理を施した後、非回路部の導電性薄膜を除去する3次元立体回路基板の製造方法において、
前記導電性薄膜を形成する工程の前に、窒化アルミニウム基板の表面を酸化処理して酸化層を形成し、次に前記酸化層より成膜が早く、且つ前記回路パターンを形成するときに照射される高エネルギービームが前記窒化アルミニウム基板に与える衝撃を緩和する衝撃緩衝層を前記酸化層の表面に形成する工程を備えた
ことを特徴とする3次元立体回路基板の製造方法。 - 前記衝撃緩衝層の材料を金属とすることを特徴とする請求項1記載の3次元立体回路基板の製造方法。
- 前記金属は、導電性薄膜を形成する銅との間で選択的にエッチングが可能であり、前記高エネルギービームを照射し導電性薄膜を除去して回路パターンを形成した後、前記金属のエッチング処理を施して、導電性薄膜の除去部に露出する前記金属を除去することを特徴とする請求項2記載の3次元立体回路基板の製造方法。
- 前記高エネルギービームを照射し導電性薄膜を除去して回路パターンを形成した後、ドライエッチング処理を施して、導電性薄膜の除去部に露出する前記金属を除去することを特徴とする請求項2記載の3次元立体回路基板の製造方法。
- 前記衝撃緩衝層の材料を樹脂とすることを特徴とする請求項1記載の3次元立体回路基板の製造方法。
- 前記高エネルギービームを照射し導電性薄膜を除去して回路パターンを形成した後、高エネルギービームの照射時に導電性薄膜の除去部に発生した前記樹脂の炭化物をアッシング処理によって除去することを特徴とする請求項5記載の3次元立体回路基板の製造方法。
- 前記衝撃緩衝層の材料を無機物とすることを特徴とする請求項1記載の3次元立体回路基板の製造方法。
- 前記高エネルギービームを照射する領域にのみ前記衝撃緩衝層を形成することを特徴とする請求項1記載の3次元立体回路基板の製造方法。
- 前記衝撃緩衝層を形成していない領域において、コリメートスパッタリング法によって回路を形成することを特徴とする請求項8記載の3次元立体回路基板の製造方法。
- 請求項1乃至請求項9のいずれかに記載の3次元立体回路基板の製造方法を用いて形成されたことを特徴とする3次元立体回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205157A JP4497135B2 (ja) | 2006-07-27 | 2006-07-27 | 3次元立体回路基板の製造方法、および3次元立体回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006205157A JP4497135B2 (ja) | 2006-07-27 | 2006-07-27 | 3次元立体回路基板の製造方法、および3次元立体回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008034555A JP2008034555A (ja) | 2008-02-14 |
JP4497135B2 true JP4497135B2 (ja) | 2010-07-07 |
Family
ID=39123685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006205157A Active JP4497135B2 (ja) | 2006-07-27 | 2006-07-27 | 3次元立体回路基板の製造方法、および3次元立体回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4497135B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101991760B1 (ko) * | 2016-11-23 | 2019-10-01 | (주)드림텍 | 3차원 전자 회로 패턴 구현 방법 및 3차원 전자 회로 패턴 구현 시스템 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03173195A (ja) * | 1989-11-30 | 1991-07-26 | Ibiden Co Ltd | 窒化アルミニウム基板における導体回路の形成方法 |
JPH05209262A (ja) * | 1992-01-28 | 1993-08-20 | Nissin Electric Co Ltd | 膜被覆物の製造方法 |
JPH107478A (ja) * | 1996-06-20 | 1998-01-13 | Taiyo Yuden Co Ltd | 窒化アルミニウム基板のメタライズ方法、窒化アルミニウム基板 |
JPH10135605A (ja) * | 1996-10-28 | 1998-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜形成方法 |
JP2000133506A (ja) * | 1998-10-26 | 2000-05-12 | Kyocera Corp | 抵抗体付き配線基板の製造方法 |
JP2004063906A (ja) * | 2002-07-30 | 2004-02-26 | Matsushita Electric Works Ltd | 回路板の製造方法 |
JP2005019645A (ja) * | 2003-06-25 | 2005-01-20 | Matsushita Electric Works Ltd | 回路パターン形成方法及び該形成方法を用いて回路パターンが形成された回路板 |
-
2006
- 2006-07-27 JP JP2006205157A patent/JP4497135B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03173195A (ja) * | 1989-11-30 | 1991-07-26 | Ibiden Co Ltd | 窒化アルミニウム基板における導体回路の形成方法 |
JPH05209262A (ja) * | 1992-01-28 | 1993-08-20 | Nissin Electric Co Ltd | 膜被覆物の製造方法 |
JPH107478A (ja) * | 1996-06-20 | 1998-01-13 | Taiyo Yuden Co Ltd | 窒化アルミニウム基板のメタライズ方法、窒化アルミニウム基板 |
JPH10135605A (ja) * | 1996-10-28 | 1998-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜形成方法 |
JP2000133506A (ja) * | 1998-10-26 | 2000-05-12 | Kyocera Corp | 抵抗体付き配線基板の製造方法 |
JP2004063906A (ja) * | 2002-07-30 | 2004-02-26 | Matsushita Electric Works Ltd | 回路板の製造方法 |
JP2005019645A (ja) * | 2003-06-25 | 2005-01-20 | Matsushita Electric Works Ltd | 回路パターン形成方法及び該形成方法を用いて回路パターンが形成された回路板 |
Also Published As
Publication number | Publication date |
---|---|
JP2008034555A (ja) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4637819B2 (ja) | スパッタリングターゲットを製造するための方法および装置 | |
JPH05194065A (ja) | 銅層と酸化アルミニウムセラミックとの間の堅固な結合の形成方法 | |
JP2011249357A (ja) | 回路基板および回路基板の製造方法 | |
CN106298118A (zh) | 薄膜电阻器及其制造方法 | |
WO2006051881A1 (ja) | メタライズド窒化アルミニウム基板の製造方法及びそれによって得られる基板 | |
JP4497135B2 (ja) | 3次元立体回路基板の製造方法、および3次元立体回路基板 | |
JP2861368B2 (ja) | 回路基板の加工方法 | |
JP4577284B2 (ja) | 3次元立体回路基板の製造方法、および3次元立体回路基板 | |
JP2018524816A (ja) | セラミック回路基板の製造方法 | |
JP2003218518A (ja) | 回路基板の製造方法 | |
CN109565939A (zh) | 陶瓷基板和电子部件内置模块 | |
JP4437327B2 (ja) | 回路パターン形成方法及び該形成方法を用いて回路パターンが形成された回路板 | |
JP6645678B2 (ja) | セラミック基板のビアホール充填方法及びこれを用いて充填されたセラミック基板のビアホール充填体 | |
JP2011009438A (ja) | 3次元立体回路基板およびこれを用いた回路モジュール | |
US20210243892A1 (en) | Wiring substrate and electronic device | |
JP2007109858A (ja) | 配線基板及びその作製方法 | |
JP2008159969A (ja) | 回路基板、電子装置および回路基板の製造方法 | |
JP4639975B2 (ja) | 立体回路基板の製造方法 | |
CN110891376A (zh) | 一种高频电子线路及其制备方法 | |
JP2002111176A (ja) | 導電路の形成方法および基板 | |
JP2010129568A (ja) | 立体回路基板の製造方法 | |
JP4629067B2 (ja) | 配線回路基板の製造方法 | |
JP2013211390A (ja) | セラミックス回路基板の製造方法 | |
KR20160055989A (ko) | 플라즈마 처리 장치용 내부재 및 이의 제조 방법 | |
JP2008028255A (ja) | 立体回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4497135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |