JP2018524816A - セラミック回路基板の製造方法 - Google Patents

セラミック回路基板の製造方法 Download PDF

Info

Publication number
JP2018524816A
JP2018524816A JP2017567738A JP2017567738A JP2018524816A JP 2018524816 A JP2018524816 A JP 2018524816A JP 2017567738 A JP2017567738 A JP 2017567738A JP 2017567738 A JP2017567738 A JP 2017567738A JP 2018524816 A JP2018524816 A JP 2018524816A
Authority
JP
Japan
Prior art keywords
copper
thin film
film layer
layer
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017567738A
Other languages
English (en)
Inventor
ミン ス キム
ミン ス キム
サン ジュ キム
サン ジュ キム
ビョン キル キム
ビョン キル キム
Original Assignee
コメットネットワーク シーオー.,エルティーディー.
コメットネットワーク シーオー.,エルティーディー.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コメットネットワーク シーオー.,エルティーディー., コメットネットワーク シーオー.,エルティーディー. filed Critical コメットネットワーク シーオー.,エルティーディー.
Publication of JP2018524816A publication Critical patent/JP2018524816A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

【課題】本発明は、セラミック回路基板の製造方法に関するものであって、更に詳しくは、印刷を介して回路パターンを形成するセラミック回路基板の製造方法に関するものである。【解決手段】本発明に係るセラミック回路基板の製造方法は、a)セラミック基板にチタン(Ti)薄膜層を形成する段階と、b)前記チタン(Ti)薄膜層の上に銅(Cu)薄膜層を形成する段階と、c)前記銅(Cu)薄膜層の上に銅(Cu)ペーストを用いて、銅(Cu)パターンを印刷した後、乾燥させる段階を一回以上行い、銅(Cu)パターン層を形成する段階と、d)前記銅(Cu)パターン層を焼結する段階と、e)前記銅(Cu)パターン層が形成されてない部分の銅(Cu)薄膜層を除去する段階と、f)前記銅(Cu)パターン層が形成されてない部分のチタン(Ti)薄膜層を除去する段階を含む。本発明に係るセラミック回路基板の製造方法によれば、金属パターンとセラミック基板との間の結合力に優れたセラミック回路基板を容易に製造することができる。【選択図】図1

Description

本発明は、セラミック回路基板の製造方法に関するものであって、更に詳細には、印刷を介して回路パターンを形成するセラミック回路基板の製造方法に関するものである。
電力供給のためのパワー素子など大電流、高電圧が要求される素子は、発熱量が非常に大きいので、これを搭載する基板としては、AlN、Si3N4等のセラミック材質からなる基板にAlやCuと同じ金属板を付着した基板を使用する。
これらの基板は、セラミック基板に金属板を取り付けて原板の製造後、フォトリソグラフィとエッチング工程などを通じて金属パターンを形成する方法で製造する。
原板を製造する方法では、韓国登録特許第0477866号には、はんだ付け材料を利用してセラミック基板と金属板を取り付ける金属-セラミックス複合基板の製造方法が開示されており、韓国公開特許第2014‐0127228号には、窒化物層と銅板の間に、厚さ15μm以下のAg-Cuプロセス組織層を形成し、セラミック基板と銅板の間の結合力を向上させる方法が開示されている。また、韓国登録特許第1393760号には、セラミックス基板と金属薄膜の接合方法において、0.1〜10.0μmの粒度を有するフィラー(Filler)粉末を含む導電性ペーストを使用してセラミックス基板に厚膜を印刷する段階と、前記セラミックス基板に印刷された前記厚膜を乾燥する段階と、乾燥された前記厚膜の上に金属薄膜を積層した後、熱処理する段階を含むセラミックス基板と金属薄膜の接合方法が開示されている。
このように、先に原板製作の後、パターニング(Patterning)を介して金属パターンを形成する方法は、金属パターンを形成する過程で、比較的に厚い金属板の一部を湿式エッチングを利用して、削除しなければならない。削除する金属板の厚さが厚いため、エッチングの過程で金属板の断面方向にも腐食が進行される。また、金属板とセラミック基板の熱膨張係数の差から素子の発熱によってセラミック回路基板が加熱され、再冷却される過程が繰り返されると、金属板が剥離される可能性があるという問題もある。
これらの問題点を改善するために韓国公開特許第2014‐0095083号には、窒化アルミニウム基板の上に粘度と組成が異なる銅ペーストを繰り返して印刷した後、焼結してパターンを形成する回路基板の製造方法が開示されている。本特許では、窒化アルミニウム基板と銅パターンとの間の接着力を向上させるために、銅ペーストにCuOまたはCu2Oと接着ガラスを追加する方法が開示されている。しかし、銅ペーストに酸化銅と接着ガラスを含むさせるだけでは十分な接着力を得ることは難しいとの問題があった。
大韓民国登録特許第0477866号 大韓民国公開特許第2014‐0127228号 大韓民国登録特許第1393760号 大韓民国公開特許第2014‐0095083号
本発明は、上述した問題点を改善するためのものであり、金属パターンとセラミック基板との間の結合力に優れた金属ペースト印刷方式のセラミック回路基板の製造方法を提供することを目的とする。
本発明は、上述した目的を達成するため、a)セラミック基板にチタン(Ti)薄膜層を形成する段階と、b)前記チタン(Ti)薄膜層の上に銅(Cu)薄膜層を形成する段階と、c)前記銅(Cu)薄膜層の上に銅(Cu)ペーストを用いて、銅(Cu)パターンを印刷した後、乾燥する段階を一回以上行い、銅(Cu)パターン層を形成する段階と、d)前記銅(Cu)パターン層を焼結する段階と、e)前記銅(Cu)パターン層が形成されていない部分の銅(Cu)薄膜層を除去する段階と、f)前記銅(Cu)パターン層が形成されていない部分のチタン(Ti)薄膜層を除去する段階を含むセラミック回路基板の製造方法を提供する。
前記a)段階は、チタン(Ti)薄膜層を1000〜10000Åの厚さで形成する段階であることが好ましく、前記a)段階は、前記セラミック基板を250〜350℃に加熱した状態で、チタン(Ti)薄膜層を形成する段階であることが望ましい。
また、前記b)段階は、銅(Cu)薄膜層は、1000〜10000Åの厚さで形成する段階であることが望ましい。
また、前記c)段階の前記銅(Cu)ペーストは、球状銅(Cu)粉末やガラスフリット(glass frit)、溶剤とバインダーを含むことが望ましい。
そして、a)段階のセラミック基板は、窒化物であることが好ましく、特に、AlNまたはSi3N4であることが望ましい。また、前記セラミック基板が窒化物である場合には、前記a)の段階前に、前記セラミック基板を850〜950℃、大気中で、50〜70分間熱処理して窒化物の表面に酸化層を形成するステップをさらに含むことが望ましい。
前記e)段階は、銅(Cu)を選択的に除去するエッチング液を用いる湿式エッチング段階の可能性もあり、前記f)段階は、チタン(Ti)を選択的に除去するエッチング液を利用する湿式エッチング段階かも知れない。
そして、前記c)段階は、10〜400μmの厚さで銅(Cu)パターン層を形成する段階かも知れない。
本発明に係るセラミック回路基板の製造方法によれば、金属パターンとセラミック基板との間の結合力に優れたセラミック回路基板を容易に製造することができる。
は、本発明に係るセラミック回路基板の製造方法の一実施形態のフローチャートである。 は、セラミック基板上にチタン(Ti)薄膜層が形成された状態を示した図である。 は、チタン(Ti)薄膜層の上に銅(Cu)薄膜層が形成された状態を示した図である。 は、銅(Cu)薄膜層の上に銅(Cu)パターン層が形成された状態を示した図である。 は、銅(Cu)薄膜層が除去された状態を示した図である。 は、チタン(Ti)薄膜層が除去された状態を示した図である
以下で、添付された図を参照して、本発明に係る基板製造方法の好ましい実施例について詳しく説明する。しかし、本発明は、以下で開示される実施例に限定されるものではなく、お互いに異なる多様な形態で具現されるものであり、単に本実施例は、本発明の開示が完全にし、通常の知識を有する者に発明のカテゴリーを完全に知らせるために提供されるものである。
図1は、本発明に係るセラミック回路基板の製造方法の一実施形態のフローチャートである。
図1を参考すると、本発明に係るセラミック回路基板製造方法の一実施例は、セラミック基板10にチタン(Ti)薄膜層20を形成する段階S1から始まる。
セラミック基板10に制限は特にないが、窒化物であることが望ましい。例えば、AlNまたはSi3N4であることができる。AlNとSi3N4のような窒化物は、酸化物に比べて熱伝導率が高いため、発熱量が大きい素子を搭載する基板の素材として適している。セラミック基板10に直ちにチタン(Ti)薄膜層20を形成することもできるが、セラミック基板10を850〜950℃、大気中で、50〜70分間熱処理して窒化物の表面に酸化層を形成した後チタン(Ti)薄膜層20を形成することもできる。窒化物よりは酸化物が金属との接着力に優れているからである。
チタン(Ti)薄膜層20は、1000〜10000Åの厚さで形成することが望ましい。チタン(Ti)薄膜層20は、すでに知られている様々な方法で形成することができる。例えば、スパッタリング方法で形成することができる。チタン(Ti)薄膜層20の形成段階は、セラミック基板10を250〜350℃に加熱した状態で進行することが、チタン(Ti)薄膜層20とセラミック基板10との間の接着力を向上させることができるという点で好ましい。図2は、セラミック基板上にチタン(Ti)薄膜層が形成された状態を示した図である。
次に、チタン(Ti)薄膜層20上に銅(Cu)薄膜層30を形成するS2。銅(Cu)薄膜層30は、すでに知られている様々な方法で形成することができる。銅(Cu)薄膜層30は、1000〜10000Aの厚さで形成することが望ましい。図3は、チタン(Ti)薄膜層の上に銅(Cu)薄膜層が形成された状態を示した図である。
次に、銅(Cu)薄膜層30上に銅(Cu)ペーストを利用して、銅(Cu)パターンを印刷した後、乾燥して、銅(Cu)パターン層40を形成するS3。印刷と乾燥段階は、印刷層の厚さが10〜400μmになるまで繰り返すことができる。
銅(Cu)ペーストは、球状銅(Cu)粉末、ガラスフリット(glass frit)、溶剤とバインダーを含む。ガラスフリットは、銅(Cu)粉末の焼結を助ける焼結助剤であると同時に、銅パターン層40とセラミック基板10との間の熱膨張係数の差を補償する役割をする。図4は、銅(Cu)薄膜層の上に銅(Cu)パターン層が形成された状態を示した図である。
次に、銅(Cu)パターン層40を焼結するS4。銅(Cu)パターン層40を焼結する熱処理プロファイルは、バインダーを除去するために窒素雰囲気に水蒸気や酸素を少量供給するベークアウト(bake out)段階と、銅(Cu)粉末を液状焼結する段階と、冷却する段階を含む。銅(Cu)粉末を液状焼結する段階は、銅(Cu)の酸化を防止するために、窒素雰囲気で進行することが望ましい。このとき、ガラスフリットが銅(Cu)粉末にウェッティング(wetting)に成りやすく少量の酸素を供給することができる。ベークアウトの段階は、300〜500℃程度で行われ、液状焼結する段階は、700〜900℃程度で行われることができる。全体焼結に要する時間は、約50〜70分間の程度であり、マッフル(muffle)タイプ熱処理でのような連続式熱処理炉で行われるか、またはボックスオーブンのような配置タイプ熱処理炉で行われることができる。
次に、銅(Cu)パターン層が形成されていない部分の銅(Cu)薄膜層を除去するS5。この段階では、銅(Cu)を選択的に溶解するエッチング液を用いて行うことができる。エッチング液によって、焼結された銅(Cu)パターン層45も一部溶解されるが、銅(Cu)パターン層45の厚さが、銅(Cu)薄膜層30の厚さに比べて断然厚いので問題されない。図5は、銅(Cu)薄膜層が除去された状態を示した図である。
最後に、銅(Cu)パターン層が形成されてない部分のチタン(Ti)薄膜層を除去するS6。この段階は、チタン(Ti)を選択的に溶解して銅(Cu)パターン層45は溶解しないエッチング液を利用して行うことができる。図6は、チタン(Ti)薄膜層が除去された状態を示した図である。
必要な場合には、ニッケル(Ni)メッキ、金(Au)メッキ等を追加で行うことができ、メッキ後にはPSR(photo solder resist)ペーストを印刷した後、熱処理してリフロー工程を通したセラミック回路基板に素子を実装する過程で素子が歪むことを防止することができる。
以上で、本発明の好ましい実施例について図示して説明したが、本発明は、上述した特定の好ましい実施例に限定されず、請求範囲で請求する本発明の要旨を外れることなく、当該発明が属する技術分野で通常の知識を有する者であれば、誰でも様々な変形実施が可能であるのはもちろん、そのような変更は、請求範囲の記載範囲内にあるようになる。
10:セラミック基板
20、25:チタン(Ti)薄膜層
30、35:銅(Cu)薄膜層
40:銅(Cu)パターン層
45:焼結された銅(Cu)パターン層

Claims (11)

  1. a)セラミック基板にチタン(Ti)薄膜層を形成する段階と、
    b)前記チタン(Ti)薄膜層の上に銅(Cu)薄膜層を形成する段階と、
    c)前記銅(Cu)薄膜層の上に銅(Cu)ペーストを用いて、銅(Cu)パターンを印刷した後、乾燥する段階を一回以上行い、銅(Cu)パターン層を形成する段階と、
    d)前記銅(Cu)パターン層を焼結するステップと、
    e)前記銅(Cu)パターン層が形成されてない部分の銅(Cu)薄膜層を除去する段階と、
    f)前記銅(Cu)パターン層が形成されていない部分のチタン(Ti)薄膜層を除去する段階とを含むセラミック回路基板の製造方法。
  2. 前記a)段階は、
    チタン(Ti)薄膜層を1000〜10000Åの厚さで形成する段階である請求項1に記載のセラミック回路基板の製造方法。
  3. 前記a)段階は、
    前記セラミック基板を250〜350℃に加熱した状態で、チタン(Ti)薄膜層を形成する段階である請求項1に記載のセラミック回路基板の製造方法。
  4. 前記b)段階は、
    銅(Cu)薄膜層は、1000〜10000Åの厚さで形成する段階である請求項1に記載のセラミック回路基板の製造方法。
  5. 前記c)段階の前記銅(Cu)ペーストは、球状銅(Cu)粉末、ガラスフリット(glass frit)、溶剤とバインダーを含む請求項1に記載のセラミック回路基板の製造方法。
  6. 前記a)段階のセラミック基板は、窒化物である請求項1に記載のセラミック回路基板の製造方法。
  7. 前記窒化物はAlNまたはSi3N4である請求項6に記載のセラミック回路基板の製造方法。
  8. 前記a)の段階の前に、前記セラミック基板を850〜950℃、大気中で50〜70分間熱処理して窒化物の表面に酸化層を形成する段階をさらに含む請求項6に記載のセラミック回路基板の製造方法。
  9. 前記e)段階は、銅(Cu)を選択的に除去するエッチング液を用いる湿式エッチング段階である請求項1に記載のセラミック回路基板の製造方法。
  10. 前記f)段階は、チタン(Ti)を選択的に除去するエッチング液を用いる湿式エッチング段階である請求項1に記載のセラミック回路基板の製造方法。
  11. 前記c)段階は、10〜400μmの厚さで銅(Cu)パターン層を形成する段階である請求項1に記載のセラミック回路基板の製造方法。
JP2017567738A 2015-06-30 2016-06-23 セラミック回路基板の製造方法 Pending JP2018524816A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020150093756A KR101740453B1 (ko) 2015-06-30 2015-06-30 세라믹 회로 기판의 제조방법
KR10-2015-0093756 2015-06-30
PCT/KR2016/006668 WO2017003128A1 (ko) 2015-06-30 2016-06-23 세라믹 회로 기판의 제조방법

Publications (1)

Publication Number Publication Date
JP2018524816A true JP2018524816A (ja) 2018-08-30

Family

ID=57608992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017567738A Pending JP2018524816A (ja) 2015-06-30 2016-06-23 セラミック回路基板の製造方法

Country Status (4)

Country Link
JP (1) JP2018524816A (ja)
KR (1) KR101740453B1 (ja)
CN (1) CN107852827A (ja)
WO (1) WO2017003128A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6774898B2 (ja) * 2016-03-28 2020-10-28 三ツ星ベルト株式会社 貫通電極を有する両面配線基板及びその製造方法
EP3468312B1 (en) 2017-10-06 2023-11-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier having a three dimensionally printed wiring structure
CN110248465B (zh) * 2019-06-20 2024-03-19 上海铠琪科技有限公司 一种厚膜和覆铜一体陶瓷电路板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172247A (ja) * 1995-12-20 1997-06-30 Toshiba Corp セラミックス回路基板およびその製造方法
JP2003123533A (ja) * 2001-10-10 2003-04-25 Sumitomo Metal Mining Co Ltd 銅導体ペースト組成物、その製造方法及びそれを用いてなる電子部品
JP2007150050A (ja) * 2005-11-29 2007-06-14 Tokuyama Corp プリント配線板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275820B1 (ko) * 1992-10-21 2000-12-15 도낀 가부시끼가이샤 금속화용 금속분말 조성물 및 금속화 기판(metal powder composition for metallization and metallized substrate)
JPH10107392A (ja) * 1996-09-26 1998-04-24 Ibiden Co Ltd セラミック配線基板
JP3682552B2 (ja) 1997-03-12 2005-08-10 同和鉱業株式会社 金属−セラミックス複合基板の製造方法
JP4467659B2 (ja) * 1999-03-26 2010-05-26 株式会社東芝 セラミックス回路基板
JP2002280709A (ja) * 2001-03-16 2002-09-27 Mitsuboshi Belting Ltd セラミックス回路基板の製造方法及び得られた基板
KR101393760B1 (ko) 2007-04-17 2014-05-30 엘지이노텍 주식회사 세라믹스 기판과 금속 박막의 접합방법
KR101234878B1 (ko) * 2011-08-05 2013-02-19 삼성전기주식회사 박막 전극 세라믹 기판 및 이의 제조방법
EP2774461B1 (de) 2011-11-03 2018-09-12 CeramTec GmbH Leiterplatte aus ain mit kupferstrukturen
WO2013115359A1 (ja) 2012-02-01 2013-08-08 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法、および銅部材接合用ペースト
CN103140026B (zh) * 2013-02-04 2015-12-02 深圳市佳捷特陶瓷电路技术有限公司 陶瓷覆铜板及其制备方法
CN104505137A (zh) * 2014-12-10 2015-04-08 南京工业大学 一种导电铜浆及其制备方法和用途

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172247A (ja) * 1995-12-20 1997-06-30 Toshiba Corp セラミックス回路基板およびその製造方法
JP2003123533A (ja) * 2001-10-10 2003-04-25 Sumitomo Metal Mining Co Ltd 銅導体ペースト組成物、その製造方法及びそれを用いてなる電子部品
JP2007150050A (ja) * 2005-11-29 2007-06-14 Tokuyama Corp プリント配線板の製造方法

Also Published As

Publication number Publication date
KR20170003287A (ko) 2017-01-09
WO2017003128A1 (ko) 2017-01-05
KR101740453B1 (ko) 2017-05-26
CN107852827A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
CN104810247B (zh) 用于使用印刷工艺在半导体基体上生产铜层的方法
CN107004752A (zh) 发光装置用基板以及发光装置用基板的制造方法
JP6446155B1 (ja) 両面回路非酸化物系セラミックス基板およびその製造方法
JP2018524816A (ja) セラミック回路基板の製造方法
JP2019509237A (ja) 金属又は金属ハイブリッド箔によって接合された厚膜ペースト介在セラミックス
CN106537580A (zh) 陶瓷电路基板及其制造方法
KR102496716B1 (ko) 세라믹 기판 제조 방법
JP2019509237A5 (ja)
JP6348630B2 (ja) アルミニウムからなる金属化基板の製造方法
JP6904094B2 (ja) 絶縁回路基板の製造方法
JP2006286754A (ja) 金属−セラミックス接合基板
JP3830372B2 (ja) セラミック回路基板
KR102212836B1 (ko) 세라믹 회로 기판의 제조방법
JP2010118682A (ja) セラミックス回路基板
TW201442582A (zh) 在陶瓷基材上製造多平面鍍金屬層的方法
JP3208438B2 (ja) 金属層を備えたセラミックス基板とその製造方法
KR20170029481A (ko) 세라믹 회로 기판의 제조방법
JP2017005182A (ja) セラミックス配線板の製造方法
JP2004235503A (ja) 回路基板の製造方法及び回路基板
JP6621353B2 (ja) 耐熱性セラミックス回路基板
JP2000154081A (ja) セラミックス部品およびその製造方法
JP2018195784A (ja) セラミックス回路基板の製造方法
JP2009158668A (ja) セラミック多層配線基板及びその製造方法
JP4295409B2 (ja) セラミック回路基板の製造方法
JP2015178424A (ja) セラミックス回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190716