KR20170029481A - 세라믹 회로 기판의 제조방법 - Google Patents

세라믹 회로 기판의 제조방법 Download PDF

Info

Publication number
KR20170029481A
KR20170029481A KR1020170029483A KR20170029483A KR20170029481A KR 20170029481 A KR20170029481 A KR 20170029481A KR 1020170029483 A KR1020170029483 A KR 1020170029483A KR 20170029483 A KR20170029483 A KR 20170029483A KR 20170029481 A KR20170029481 A KR 20170029481A
Authority
KR
South Korea
Prior art keywords
copper
thin film
film layer
pattern
circuit board
Prior art date
Application number
KR1020170029483A
Other languages
English (en)
Inventor
김상주
김민수
김병길
Original Assignee
주식회사 코멧네트워크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코멧네트워크 filed Critical 주식회사 코멧네트워크
Priority to KR1020170029483A priority Critical patent/KR20170029481A/ko
Publication of KR20170029481A publication Critical patent/KR20170029481A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 세라믹 회로 기판의 제조방법에 관한 것으로서, 더욱 상세하게는 인쇄를 통해서 회로 패턴을 형성하는 세라믹 회로 기판의 제조방법에 관한 것이다. 본 발명에 따른 세라믹 회로 기판의 제조방법은 a) 세라믹 기판에 티타늄(Ti) 박막 층을 형성하는 단계와, b) 상기 티타늄(Ti) 박막 층 위에 구리(Cu) 박막 층을 형성하는 단계와, c) 상기 구리(Cu) 박막 층 위에 구리(Cu) 페이스트를 이용하여 구리(Cu) 패턴을 인쇄한 후 건조하는 단계를 한 번 이상 진행하여 구리(Cu) 패턴 층을 형성하는 단계와, d) 상기 구리(Cu) 패턴 층을 소결하는 단계와, e) 상기 구리(Cu) 패턴 층이 형성되지 않은 부분의 구리(Cu) 박막 층을 제거하는 단계와, f) 상기 구리(Cu) 패턴 층이 형성되지 않은 부분의 티타늄(Ti) 박막 층을 제거하는 단계를 포함한다. 본 발명에 따른 세라믹 회로 기판의 제조방법에 따르면 금속 패턴과 세라믹 기판 사이의 결합력이 우수한 세라믹 회로 기판을 용이하게 제조할 수 있다.

Description

세라믹 회로 기판의 제조방법{Method of manufacturing ceramic circuit board}
본 발명은 세라믹 회로 기판의 제조방법에 관한 것으로서, 더욱 상세하게는 인쇄를 통해서 회로 패턴을 형성하는 세라믹 회로 기판의 제조방법에 관한 것이다.
전력 공급을 위한 파워 소자 등 대전류, 고전압이 요구되는 소자는 발열량이 매우 크기 때문에, 이것을 탑재하는 기판으로는, AlN, Si3N4 등의 세라믹 재질로 이루어진 기판에 Al이나 Cu와 같은 금속판을 부착된 기판을 사용한다.
이러한 기판은 세라믹 기판에 금속판을 부착하여 원판을 제조한 후 포토리소그래피 및 에칭 공정 등을 통해서 금속 패턴을 형성하는 방법으로 제조한다.
원판을 제조하는 방법으로, 한국등록특허 제0477866호에는 납땜 재료를 이용하여 세라믹 기판과 금속판을 부착하는 금속-세라믹 복합 기판의 제조방법이 개시되어 있으며, 한국공개특허 제2014-0127228호에는 질화물층과 동판 사이에, 두께가 15 ㎛ 이하의 Ag-Cu 공정 조직층이 형성하여, 세라믹 기판과 동판 사이 결합력을 향상시키는 방법이 개시되어 있다. 또한, 한국등록특허 제1393760호에는 세라믹스 기판과 금속 박막의 접합방법에 있어서, 0.1 ~ 10.0㎛의 입도를 갖는 필러 분말을 포함하는 도전성 페이스트를 사용하여 세라믹스 기판에 후막을 인쇄하는 단계와, 상기 세라믹스 기판에 인쇄된 상기 후막을 건조하는 단계와, 건조된 상기 후막 위에 금속 박막을 적층한 후 열처리하는 단계를 포함하는 세라믹스 기판과 금속 박막의 접합방법이 개시되어 있다.
이렇게 원판을 먼저 만든 후 패터닝을 통해서 금속 패턴을 형성하는 방법은 금속 패턴을 형성하는 과정에서, 상대적으로 두꺼운 금속판의 일부를 습식 에칭을 이용하여 제거해야 한다. 제거해야 하는 금속판의 두께가 두껍기 때문에 에칭 과정에서 금속판의 단면 방향도 부식이 진행된다. 또한, 금속판과 세라믹 기판의 열팽창 계수 차이 때문에 소자의 발열에 의해서 세라믹 회로 기판이 가열되고 다시 냉각되는 과정이 반복되면, 금속판이 박리될 수 있다는 문제도 있다.
이러한 문제점을 개선하기 위해서 한국공개특허 제2014-0095083호에는 질화알루미늄 기판 위에 점도와 조성이 다른 구리 페이스트를 반복하여 인쇄한 후 소결하여 패턴을 형성하는 회로 기판의 제조방법이 개시되어 있다. 이 특허에서는 질화 알루미늄 기판과 구리 패턴 사이의 접착력을 향상시키기 위해 구리 페이스트에 CuO 또는 Cu2O와 접착유리를 추가하는 방법이 개시되어 있다. 그러나 구리 페이스트에 산화구리와 접착유리를 포함시키는 것만으로는 충분한 접착력을 얻기 어렵다는 문제가 있었다.
한국등록특허 제0477866호 한국공개특허 제2014-0127228호 한국등록특허 제1393760호 한국공개특허 제2014-0095083호
본 발명은 상술한 문제점을 개선하기 위한 것으로서, 금속 패턴과 세라믹 기판 사이의 결합력이 우수한 금속 페이스트 인쇄 방식의 세라믹 회로 기판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 상술한 목적을 달성하기 위해, a) 세라믹 기판에 티타늄(Ti) 박막 층을 형성하는 단계와, b) 상기 티타늄(Ti) 박막 층 위에 구리(Cu) 박막 층을 형성하는 단계와, c) 상기 구리(Cu) 박막 층 위에 구리(Cu) 페이스트를 이용하여 구리(Cu) 패턴을 인쇄한 후 건조하는 단계를 한 번 이상 진행하여 구리(Cu) 패턴 층을 형성하는 단계와, d) 상기 구리(Cu) 패턴 층을 소결하는 단계와, e) 상기 구리(Cu) 패턴 층이 형성되지 않은 부분의 구리(Cu) 박막 층을 제거하는 단계와, f) 상기 구리(Cu) 패턴 층이 형성되지 않은 부분의 티타늄(Ti) 박막 층을 제거하는 단계를 포함하는 세라믹 회로 기판의 제조방법을 제공한다.
상기 a) 단계는 티타늄(Ti) 박막 층을 1000 ~ 10000Å의 두께로 형성하는 단계인 것이 바람직하며, 상기 a) 단계는 상기 세라믹 기판을 250 내지 350℃로 가열한 상태에서 티타늄(Ti) 박막 층을 형성하는 단계인 것이 바람직하다.
또한, 상기 b) 단계는 구리(Cu) 박막 층은 1000 ~ 10000Å의 두께로 형성하는 단계인 것이 바람직하다.
또한, 상기 c) 단계의 상기 구리(Cu) 페이스트는 구형 구리(Cu) 파우더, 글라스 프릿(glass frit), 용제 및 바인더를 포함하는 것이 바람직하다.
그리고 a) 단계의 세라믹 기판은 질화물인 것이 바람직하며, 특히, AlN 또는 Si3N4인 것이 바람직하다. 또한, 상기 세라믹 기판이 질화물인 경우에는 상기 a) 단계 전에 상기 세라믹 기판을 850 ~ 950℃, 대기 중에서, 50 ~ 70분 열처리하여 질화물의 표면에 산화층을 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 e) 단계는 구리(Cu)를 선택적으로 제거하는 에칭액을 이용하는 습식 에칭 단계일 수 있으며, 상기 f) 단계는 티타늄(Ti)을 선택적으로 제거하는 에칭액을 이용하는 습식 에칭 단계일 수 있다.
그리고 상기 c) 단계는 10 ~ 400㎛의 두께로 구리(Cu) 패턴 층을 형성하는 단계일 수 있다.
본 발명에 따른 세라믹 회로 기판의 제조방법에 따르면 금속 패턴과 세라믹 기판 사이의 결합력이 우수한 세라믹 회로 기판을 용이하게 제조할 수 있다.
도 1은 본 발명에 따른 세라믹 회로 기판의 제조방법의 일 실시예의 흐름도이다.
도 2는 세라믹 기판 위에 티타늄(Ti) 박막 층이 형성된 상태를 나타낸 도면이다.
도 3은 티타늄(Ti) 박막 층 위에 구리(Cu) 박막 층이 형성된 상태를 나타낸 도면이다.
도 4는 구리(Cu) 박막 층 위에 구리(Cu) 패턴 층이 형성된 상태를 나타낸 도면이다.
도 5는 구리(Cu) 박막 층이 제거된 상태를 나타낸 도면이다.
도 6은 티타늄(Ti) 박막 층이 제거된 상태를 나타낸 도면이다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 기판 제조방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 따른 세라믹 회로 기판의 제조방법의 일실시예의 흐름도이다.
도 1을 참고하면, 본 발명에 따른 세라믹 회로 기판의 제조방법의 일실시예는 세라믹 기판(10)에 티타늄(Ti) 박막 층(20)을 형성하는 단계(S1)로 시작된다.
세라믹 기판(10)은 특별히 제한하는 것은 아니지만, 질화물인 것이 바람직하다. 예를 들어, AlN 또는 Si3N4일 수 있다. AlN와 Si3N4와 같은 질화물은 산화물에 비해서 열전도율이 높기 때문에 발열량이 큰 소자를 탑재하는 기판의 소재로 적합하다. 세라믹 기판(10)에 바로 티타늄(Ti) 박막 층(20)을 형성할 수도 있으나, 세라믹 기판(10)을 850 ~ 950℃, 대기 중에서, 50 ~ 70분 열처리하여 질화물의 표면에 산화층을 형성한 후에 티타늄(Ti) 박막 층(20)을 형성할 수도 있다. 질화물보다는 산화물이 금속과의 접착력이 우수하기 때문이다.
티타늄(Ti) 박막 층(20)은 1000 ~ 10000Å의 두께로 형성하는 것이 바람직하다. 티타늄(Ti) 박막 층(20)은, 이미 알려진 다양한 방법으로 형성할 수 있다. 예를 들어, 스퍼터링 방법으로 형성할 수 있다. 티타늄(Ti) 박막 층(20) 형성 단계는 세라믹 기판(10)을 250 내지 350℃로 가열한 상태에서 진행하는 것이, 티타늄(Ti) 박막 층(20)과 세라믹 기판(10) 사이의 접착력을 향상시킬 수 있다는 점에서 바람직하다. 도 2는 세라믹 기판 위에 티타늄(Ti) 박막 층이 형성된 상태를 나타낸 도면이다.
다음으로, 티타늄(Ti) 박막 층(20) 위에 구리(Cu) 박막 층(30)을 형성한다(S2). 구리(Cu) 박막 층(30)은 이미 알려진 다양한 방법으로 형성할 수 있다. 구리(Cu) 박막 층(30)은 1000 ~ 10000Å의 두께로 형성하는 것이 바람직하다. 도 3은 티타늄(Ti) 박막 층 위에 구리(Cu) 박막 층이 형성된 상태를 나타낸 도면이다.
다음으로, 구리(Cu) 박막 층(30) 위에 구리(Cu) 페이스트를 이용하여 구리(Cu) 패턴을 인쇄한 후 건조하여 구리(Cu) 패턴 층(40)을 형성한다(S3). 인쇄 및 건조 단계는 인쇄 층의 두께가 10 ~ 400㎛가 될 때까지 반복할 수 있다.
구리(Cu) 페이스트는 구형 구리(Cu) 파우더, 글라스 프릿(glass frit), 용제 및 바인더를 포함한다. 글라스 프릿은 구리(Cu) 파우더의 소결을 돕는 소결조제인 동시에, 구리 패턴 층(40)과 세라믹 기판(10) 사이의 열팽창 계수의 차이를 보상하는 역할을 한다. 도 4는 구리(Cu) 박막 층 위에 구리(Cu) 패턴 층이 형성된 상태를 나타낸 도면이다.
다음으로, 구리(Cu) 패턴 층(40)을 소결한다(S4). 구리(Cu) 패턴 층(40)을 소결하는 열처리 프로파일은, 바인더를 제거하기 위해서 질소 분위기에 수증기나 산소를 소량 공급하는 베이크 아웃(bake out) 단계와, 구리(Cu) 파우더를 액상 소결하는 단계와, 냉각하는 단계를 포함한다. 구리(Cu) 파우더를 액상 소결하는 단계는 구리(Cu)의 산화를 방지하기 위해서, 질소분위기에서 진행하는 것이 바람직하다. 이때, 글라스 프릿이 구리(Cu) 파우더에 웨팅(wetting)되기 용이하도록, 소량의 산소를 공급할 수 있다. 베이크 아웃 단계는 300 내지 500℃ 정도로 진행되며, 액상 소결하는 단계는 700 내지 900℃ 정도로 진행될 수 있다. 전체 소결에 소요되는 시간은 대략 50 내지 70분 정도이며, 머플 타입 열처리로와 같은 연속식 열처리로에서 진행되거나 박스 오븐과 같은 배치 타입 열처리로에서 진행될 수 있다.
다음으로, 구리(Cu) 패턴 층이 형성되지 않은 부분의 구리(Cu) 박막 층을 제거한다(S5). 이 단계는 구리(Cu)를 선택적으로 용해하는 에칭액을 이용하여 진행할 수 있다. 에칭액에 의해서, 소결된 구리(Cu) 패턴 층(45)도 일부 용해되지만, 구리(Cu) 패턴 층(45)의 두께가 구리(Cu) 박막 층(30)의 두께에 비해서 훨씬 두껍기 때문에 문제되지 않는다. 도 5는 구리(Cu) 박막 층이 제거된 상태를 나타낸 도면이다.
마지막으로, 구리(Cu) 패턴 층이 형성되지 않은 부분의 티타늄(Ti) 박막 층을 제거한다(S6). 이 단계는 티타늄(Ti)을 선택적으로 용해하고 구리(Cu) 패턴 층(45)은 용해하지 않는 에칭액을 이용하여 진행할 수 있다. 도 6은 티타늄(Ti) 박막 층이 제거된 상태를 나타낸 도면이다.
필요한 경우에는 니켈(Ni) 도금, 금(Au) 도금 등을 추가로 할 수 있으며, 도금 후에는 PSR(photo solder resist) 페이스트를 인쇄한 후 열처리하여 리플로우 공정을 통해서 세라믹 회로 기판에 소자를 실장하는 과정에서 소자가 틀어지는 것을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
10: 세라믹 기판
20, 25: 티타늄(Ti) 박막 층
30, 35: 구리(Cu) 박막 층
40: 구리(Cu) 패턴 층
45: 소결된 구리(Cu) 패턴 층

Claims (1)

  1. 세라믹 기판에 구리(Cu) 페이스트를 이용하여 구리(Cu) 패턴을 인쇄한 후 건조하는 단계를 한 번 이상 진행하여 구리(Cu) 패턴 층을 형성하는 단계를 포함하는 세라믹 회로 기판의 제조방법.
KR1020170029483A 2017-03-08 2017-03-08 세라믹 회로 기판의 제조방법 KR20170029481A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170029483A KR20170029481A (ko) 2017-03-08 2017-03-08 세라믹 회로 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170029483A KR20170029481A (ko) 2017-03-08 2017-03-08 세라믹 회로 기판의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150093756A Division KR101740453B1 (ko) 2015-06-30 2015-06-30 세라믹 회로 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20170029481A true KR20170029481A (ko) 2017-03-15

Family

ID=58403527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170029483A KR20170029481A (ko) 2017-03-08 2017-03-08 세라믹 회로 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20170029481A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477866B1 (ko) 1997-03-12 2005-06-13 도와 고교 가부시키가이샤 금속-세라믹 복합 기판, 그의 제조방법 및 그 방법에 사용되는 납땜 재료
KR101393760B1 (ko) 2007-04-17 2014-05-30 엘지이노텍 주식회사 세라믹스 기판과 금속 박막의 접합방법
KR20140095083A (ko) 2011-11-03 2014-07-31 세람테크 게엠베하 구리 구조들을 갖는 ain으로 만들어진 회로 기판
KR20140127228A (ko) 2012-02-01 2014-11-03 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법, 및 동 부재 접합용 페이스트

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477866B1 (ko) 1997-03-12 2005-06-13 도와 고교 가부시키가이샤 금속-세라믹 복합 기판, 그의 제조방법 및 그 방법에 사용되는 납땜 재료
KR101393760B1 (ko) 2007-04-17 2014-05-30 엘지이노텍 주식회사 세라믹스 기판과 금속 박막의 접합방법
KR20140095083A (ko) 2011-11-03 2014-07-31 세람테크 게엠베하 구리 구조들을 갖는 ain으로 만들어진 회로 기판
KR20140127228A (ko) 2012-02-01 2014-11-03 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법, 및 동 부재 접합용 페이스트

Similar Documents

Publication Publication Date Title
JP6799479B2 (ja) 金属−セラミックス回路基板の製造方法
JP5641451B2 (ja) 金属セラミック基板
JPS644668B2 (ko)
KR101740453B1 (ko) 세라믹 회로 기판의 제조방법
JPS5811390B2 (ja) 熱伝導性基板の製造方法
JP2007230791A (ja) セラミック回路基板およびその製造方法
JP6904094B2 (ja) 絶縁回路基板の製造方法
JP3930671B2 (ja) 窒化ケイ素回路基板の製造方法
CN110843272A (zh) 陶瓷覆铜板及其制备工艺和应用
JP2006286754A (ja) 金属−セラミックス接合基板
JP6776381B2 (ja) 熱電マイクロ冷却器を製造する方法
KR20170029481A (ko) 세라믹 회로 기판의 제조방법
JPH0568877B2 (ko)
KR101994945B1 (ko) 반도체 제조에 사용되는 면상 발열체 및 이의 제조방법
JP3157520B2 (ja) 窒化アルミニウム基板の製造方法
JP2003285195A (ja) セラミック回路基板及びその製造方法
JP3824044B2 (ja) 窒化ケイ素回路基板製造方法
JP2003283064A (ja) セラミック回路基板及びその製造方法
JP2018195784A (ja) セラミックス回路基板の製造方法
JP4557354B2 (ja) セラミックス銅回路基板の製造方法
JPH1070212A (ja) パワーモジュール用基板
KR101993425B1 (ko) 반도체 제조에 사용되는 면상 발열체 및 이의 제조방법
KR102280244B1 (ko) 면상 발열체, 이의 제조방법 및 이를 포함하는 히터
JP3871472B2 (ja) はんだ付け用Ｎｉ部材、電気部品と放熱部品の製造方法
JP2506270B2 (ja) 高熱伝導性回路基板及び高熱伝導性外囲器

Legal Events

Date Code Title Description
A107 Divisional application of patent