JP4639975B2 - 立体回路基板の製造方法 - Google Patents
立体回路基板の製造方法 Download PDFInfo
- Publication number
- JP4639975B2 JP4639975B2 JP2005167391A JP2005167391A JP4639975B2 JP 4639975 B2 JP4639975 B2 JP 4639975B2 JP 2005167391 A JP2005167391 A JP 2005167391A JP 2005167391 A JP2005167391 A JP 2005167391A JP 4639975 B2 JP4639975 B2 JP 4639975B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper
- circuit
- titanium
- titanium film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
まず、図1(a)〜(c)に示すように、凹凸のある立体的な形状を有する成形体1の表面に、チタン膜2を形成し、さらにその上に銅膜3を形成する。成形体1は、絶縁性の材料を射出成形やプレス成形などにより所定の形状に成形したものである。絶縁性の材料としては、アルミナ、窒化アルミ、炭化ケイ素などのセラミック材料や、PPS(ポリフェニレンスルフィド)、PEEK(ポリエーテルエーテルケトン)、ポリフタルアミドなどの樹脂材料を用いることができる。なお、成形体1として、銅やアルミなどが所定の形状に形成され、その上に絶縁材料が被覆されたメタルコア基板などを用いることも可能である。
チタン膜2及び銅膜3を形成した後に、図1(d)に示すように、銅膜3に対して、回路を構成する回路領域と回路を構成しない非回路領域の境界線に沿ってレーザー11などの電磁波を照射して、その境界線上の銅膜3及びチタン膜2を除去する。これにより、回路領域の銅膜3aと非回路領域の銅膜3bとが分離されるとともに、回路領域のチタン膜2aと非回路領域のチタン膜2bとが分離される。前記レーザー11としては、例えば第2高調波YAG(イットリウム アルミニウム ガーネット)レーザー(波長532nm)や第3高調波YAGレーザー(波長355nm)、KrFエキシマレーザー(波長248nm)を用いることができる。なお、電磁波としては、X線や紫外線などを用いることも可能であるが、レーザー11が最も好適である。
回路領域と非回路領域の境界線上の銅膜3及びチタン膜2を除去した後に、図1(e)に示すように、回路領域の銅膜3aに電気めっきにより銅めっきを施して、厚みが5〜50μm程度の銅めっき層4を形成する。回路領域の銅膜3aと非回路領域の銅膜3bとは分離されているので、回路領域の銅膜3aに陰極を接続して、成形体1をめっき浴に浸した状態で通電することにより、簡単に回路領域の銅膜3aにのみ銅めっき層4を形成することができる。
銅めっき層4を形成した後に、図1(f)に示すように、過硫酸アンモニウム液や塩化第二銅液などを用いてエッチングを行うことにより、非回路領域の銅膜3bを除去し、非回路領域のチタン膜2bを露出させる。エッチングは、過硫酸アンモニウム液や塩化第二銅液などに成形体1を短時間浸すことによって行う。銅めっき層4の厚みは、銅膜3bの厚みに比べて十分に大きいので、回路領域の銅膜3aの上に銅めっき層4を残したままで、銅膜3bを除去することができる。
非回路領域のチタン膜2bを露出させた後に、図2(a)(b)に示すように、回路領域及び非回路領域に例えばアルゴンのイオンビームを照射して非回路領域のチタン膜2bを除去する。イオンビームを照射する際には、図3(a)に示すような多軸テーブル12を用いることが好ましい。例えば、図3(b)に示すように、多軸テーブル12の上に成形体1を固定するとともに、多軸テーブル12の斜め上方にイオン源13を設置して、多軸テーブル12を回転させながら成形体1にイオンビームを照射したり、あるいは図3(c)に示すように、多軸テーブル12の斜め上方に複数のイオン源13を設置して、異なる方向から成形体1にイオンビームを照射したりする。成形体1は凹凸のある立体的な形状を有しているため、一方向からだけの照射では、成形体1の表面に万遍なくイオンビームを照射することは難しいが、前記のようにすることにより、成形体1の表面に万遍なくイオンビームを照射することが可能となり、非回路領域のチタン膜2bを完全に除去することができる。
非回路領域のチタン膜2bを除去した後に、図2(c)に示すように、銅めっき層4にニッケルめっきを施し、さらにその上に金めっきを施して、ニッケル・金めっき層5を形成する。これにより、成形体1の表面に、チタン膜2a、銅膜3a、銅めっき層4、及びニッケル・金めっき層5で構成される回路が形成された立体回路基板を製造することができる。ニッケルめっき及び金めっきを施す方法としては、電気めっき、無電解めっきなどの各種の方法を採用することができる。なお、立体回路基板の用途によっては、本工程を省略することも可能である。
2 チタン膜
2a 回路領域のチタン膜
2b 非回路領域のチタン膜
3 銅膜
3a 回路領域の銅膜
3b 非回路領域の銅膜
4 銅めっき層
5 ニッケル・金めっき層
14 スパッタリング装置
15A,15B ターゲット
Claims (4)
- 立体的な形状を有する成形体の表面にチタン膜を形成し、さらにその上に銅膜を形成する工程と、
前記銅膜に対して、回路を構成する回路領域と回路を構成しない非回路領域の境界線に沿って電磁波を照射して、その境界線上の銅膜及びチタン膜を除去する工程と、
前記回路領域と非回路領域の境界線上の銅膜及びチタン膜を除去した後に、前記回路領域の銅膜に銅めっきを施して銅めっき層を形成する工程と、
前記銅めっき層を形成した後に、前記非回路領域の銅膜を除去してチタン膜を露出させる工程と、非回路領域のチタン膜に酸化処理を施して当該チタン膜を酸化チタン膜とする工程とを含むことを特徴とする立体回路基板の製造方法。 - 立体的な形状を有する成形体の表面にチタン膜を形成し、さらにその上に銅膜を形成する工程と、
前記銅膜に対して、回路を構成する回路領域と回路を構成しない非回路領域の境界線に沿って電磁波を照射して、その境界線上の銅膜及びチタン膜を除去する工程と、
前記回路領域と非回路領域の境界線上の銅膜及びチタン膜を除去した後に、前記回路領域の銅膜に銅めっきを施して銅めっき層を形成する工程と、
前記銅めっき層を形成した後に、前記非回路領域の銅膜を除去してチタン膜を露出させる工程と、前記銅めっき層を形成し、非回路領域のチタン膜を露出させた後に、回路領域及び非回路領域にイオンビームを照射して非回路領域のチタン膜を除去する工程とを含むことを特徴とする立体回路基板の製造方法。 - 立体的な形状を有する成形体の表面にチタン膜を形成し、さらにその上に銅膜を形成する工程と、
前記銅膜に対して、回路を構成する回路領域と回路を構成しない非回路領域の境界線に沿って電磁波を照射して、その境界線上の銅膜及びチタン膜を除去する工程と、
前記回路領域と非回路領域の境界線上の銅膜及びチタン膜を除去した後に、前記回路領域の銅膜に銅めっきを施して銅めっき層を形成する工程と、
前記銅めっき層を形成した後に、前記非回路領域の銅膜を除去してチタン膜を露出させる工程と、前記銅めっき層を形成し、非回路領域のチタン膜を露出させた後に、ブラスト処理を行って非回路領域のチタン膜を除去する工程とを含むことを特徴とする立体回路基板の製造方法。 - 立体的な形状を有する成形体の表面にチタン膜を形成し、さらにその上に銅膜を形成する工程と、
前記銅膜に対して、回路を構成する回路領域と回路を構成しない非回路領域の境界線に沿って電磁波を照射して、その境界線上の銅膜及びチタン膜を除去する工程と、
前記回路領域と非回路領域の境界線上の銅膜及びチタン膜を除去した後に、前記回路領域の銅膜に銅めっきを施して銅めっき層を形成する工程と、
前記銅めっき層を形成した後に、前記非回路領域の銅膜を除去してチタン膜を露出させる工程と、前記銅めっき層にニッケルめっきを施し、さらにその上に金めっきを施して、ニッケル・金めっき層を形成する工程と、ニッケル・金めっき層を形成した後に、エッチングを行って非回路領域のチタン膜を除去する工程とをさらに含むことを特徴とする立体回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005167391A JP4639975B2 (ja) | 2005-06-07 | 2005-06-07 | 立体回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005167391A JP4639975B2 (ja) | 2005-06-07 | 2005-06-07 | 立体回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006344686A JP2006344686A (ja) | 2006-12-21 |
JP4639975B2 true JP4639975B2 (ja) | 2011-02-23 |
Family
ID=37641445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005167391A Expired - Fee Related JP4639975B2 (ja) | 2005-06-07 | 2005-06-07 | 立体回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4639975B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4706690B2 (ja) * | 2007-11-05 | 2011-06-22 | パナソニック電工株式会社 | 回路基板及びその製造方法 |
RU2474004C1 (ru) * | 2011-08-16 | 2013-01-27 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Способ изготовления многоуровневых тонкопленочных микросхем |
CN111212517B (zh) * | 2020-01-07 | 2021-05-18 | 深圳市江霖电子科技有限公司 | 立体陶基线路板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04280494A (ja) * | 1990-10-12 | 1992-10-06 | General Electric Co <Ge> | レーザの使用による熱効率の悪い表面上の金属の直接パターン化 |
JP2003082469A (ja) * | 2001-09-13 | 2003-03-19 | Tdk Corp | 金属膜パターンの形成方法 |
JP2004063906A (ja) * | 2002-07-30 | 2004-02-26 | Matsushita Electric Works Ltd | 回路板の製造方法 |
-
2005
- 2005-06-07 JP JP2005167391A patent/JP4639975B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04280494A (ja) * | 1990-10-12 | 1992-10-06 | General Electric Co <Ge> | レーザの使用による熱効率の悪い表面上の金属の直接パターン化 |
JP2003082469A (ja) * | 2001-09-13 | 2003-03-19 | Tdk Corp | 金属膜パターンの形成方法 |
JP2004063906A (ja) * | 2002-07-30 | 2004-02-26 | Matsushita Electric Works Ltd | 回路板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006344686A (ja) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3904484B2 (ja) | シリコン基板のスルーホールプラギング方法 | |
US20060060558A1 (en) | Method of fabricating package substrate using electroless nickel plating | |
US20070207607A1 (en) | Ball grid array substrate having window and method of fabricating same | |
US7169313B2 (en) | Plating method for circuitized substrates | |
JPH02128492A (ja) | 印刷配線板の製造方法 | |
WO2019102701A1 (ja) | 電子部品の製造方法及び電子部品 | |
JP6400501B2 (ja) | 金属−セラミックス回路基板の製造方法 | |
KR20140094006A (ko) | 세라믹 기판들에 임베딩된 금속 구조물들 | |
TWI481329B (zh) | 貫通孔形成方法及配線電路基板的製造方法 | |
JP2008088541A (ja) | 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ | |
JP4639975B2 (ja) | 立体回路基板の製造方法 | |
TW561804B (en) | Circuit board and method of producing the same | |
JPS63114198A (ja) | 多層印刷回路板構造 | |
JP3498937B2 (ja) | 樹脂基板およびその製造方法 | |
JP2004031710A (ja) | 配線基板の製造方法 | |
JP4797407B2 (ja) | 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法 | |
JP2002009202A (ja) | 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法 | |
US6645606B2 (en) | Electrical device having metal pad bonded with metal wiring and manufacturing method thereof | |
US10785878B2 (en) | Circuit board and method of forming same | |
JPH10168577A (ja) | 成形回路部品などのめっき部品の製法 | |
JP2008028255A (ja) | 立体回路基板の製造方法 | |
JP2003124373A (ja) | 樹脂基板の製造方法 | |
JP2004146763A (ja) | 回路基板およびその製造方法 | |
KR100619349B1 (ko) | 인쇄회로기판의 회로패턴 형성방법 | |
JPH08264957A (ja) | 多層印刷配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |