CN110891376A - 一种高频电子线路及其制备方法 - Google Patents

一种高频电子线路及其制备方法 Download PDF

Info

Publication number
CN110891376A
CN110891376A CN201911148532.9A CN201911148532A CN110891376A CN 110891376 A CN110891376 A CN 110891376A CN 201911148532 A CN201911148532 A CN 201911148532A CN 110891376 A CN110891376 A CN 110891376A
Authority
CN
China
Prior art keywords
metal
oxide
electronic circuit
frequency electronic
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911148532.9A
Other languages
English (en)
Inventor
吴昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Amphenol Airwave Communication Electronics Co Ltd
Original Assignee
Shanghai Amphenol Airwave Communication Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Amphenol Airwave Communication Electronics Co Ltd filed Critical Shanghai Amphenol Airwave Communication Electronics Co Ltd
Priority to CN201911148532.9A priority Critical patent/CN110891376A/zh
Publication of CN110891376A publication Critical patent/CN110891376A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明公开了一种高频电子线路及其制备方法，该电子线路包括自下而上依次贴合的陶瓷基体、第一金属线路、第二金属线路、第三金属线路。该电子线路的制备方法包括首先在抛光的陶瓷基材表面上沉积第一金属层和第二金属层，然后对第一金属层和第二金属层激光镭射，去处构成电子线路区域以外的金属层部分，形成第一金属线路和第二金属线路，然后在第二金属线路上沉积第三金属线路，并对第三金属线路表面抛光处理。本发明提出的高频电子线路在电子线路与基体具有较好的界面结合强度时，电子线路表面能够实现具有较低的表面粗糙度，不至于引起显著的导体损耗。

Description

一种高频电子线路及其制备方法
技术领域
本发明属于高频电子线路的技术领域，尤其涉及一种高频电子线路及其制备方法。
背景技术
在高频电子线路，例如射频电路的应用中，由于趋肤效应的存在，导体内的电流密度不是均匀分布的，随着频率升高，导体表面的电流密度越来越大，而导体内部的电流密度越来越小。因此，对于高频射频电路而言，导体表面的形貌特征对电路的射频性能的影响越来越大。按照趋肤深度公式估算，如果导体表面粗糙度(Ra值)为2μm，当频率达到及超过1GHz时就会显著影响电路射频性能。当工作频率达到28GHz，导体表面粗糙度至少需要达到0.5μm,而当射频电路的工作频率超过40GHz时，导体的表面粗糙度至少要达到0.35μm及以下，才不至于引起显著的导体损耗。
目前高频电子线路的一般有两种，一种是目前应用在常规的PCB/FPC电路，另外一种是LDS工艺制备的电子线路。在目前常规的PCB/FPC电路的制备中，所选导体常为铜箔，铜箔又分为压延铜箔、电解铜箔和反转铜箔三种。其中，压延铜箔具有相对低的表面粗糙度。但无论是哪一种铜箔，当把铜箔与PCB/FPC基材做贴合时，为了确保两者之间具有足够的界面结合强度，必须对铜箔表面作粗糙化处理，目前PCB/FPC所选铜箔的表面粗糙度的较佳水平(Ra值)只能达到1μm左右，当表面粗糙度小于1μm时，将难以达到足够的界面结合强度。根据前文所述可知，该粗糙化处理大大限制了PCB/FPC材料在高频电子线路中的应用。
另外，在利用LDS工艺制备电子线路时，由于电子线路的轮廓是利用激光镭射雕刻而成，激光在雕刻基材时除了激活基材中的活性成分，还会烧蚀基材表面，从而增加基材表面的表面粗糙度，依次来增加电子线路与基材的结合强度。一般而言，被激光雕刻后的基材的表面粗糙度(Ra值)至少大于3μm。
因此，在高频电子线路应用中，很难在保持足够的界面结合强度的前提下，达到较小的表面粗糙度。
发明内容
为了克服以上存在的问题，本发明提供一种高频电子线路及其制备方法，在电子线路与基体具有较好的界面结合强度时，电子线路表面能够实现具有较低的表面粗糙度，不至于引起显著的导体损耗。
为解决上述问题，本发明的技术方案为：
一种高频电子线路的制备方法，包括如下步骤：
S1：将陶瓷基体的表面进行处理，得到具有所需表面粗糙度水平的陶瓷基体；
S2：对陶瓷基体金属化：在所述步骤S1处理后的陶瓷基体表面上采用采用真空薄膜沉积工艺沉积所需厚度的第一金属层，然后在所述第一金属层表面上采用采用真空薄膜沉积工艺沉积所需厚度的第二金属层；
S3：制备第一金属线路和第二金属线路：对所述步骤S2的第一金属层和第二金属层进行激光镭射，去除构成电子线路的区域以外的金属层部分，留下的金属层构成第一金属线路和第二金属线路；
S4：在所述第二金属线路上沉积所需厚度的第三金属线路，并对第三金属线路进行化学抛光处理，得到所需表面粗糙度水平的第三金属线路。
优选地，所述步骤S1中，陶瓷基体的表面粗糙度小于0.3μm；所述步骤S4中，第三金属线路的表面粗糙度小于0.3μm。
优选地，所述步骤S1中，利用机械研磨和/或抛光工艺对陶瓷基体表面进行抛光处理，使陶瓷基体的表面粗糙度小于0.1μm。
优选地，所述步骤S4中，利用化学镀或电镀在第二金属线路表面沉积第三金属线路，并利用化学抛光工艺对第三金属线路表面进行抛光处理，使第三金属线路的表面粗糙度小于0.1μm。
优选地，所述第一金属线路的材质为钛。
优选地，所述第二金属线路的材质为钼。
优选地，所述步骤S2中，第一金属层和第二金属层均采用磁控溅射、脉冲激光沉积或真空蒸镀进行沉积。
优选地，所述第一金属线路的厚度为10～250nm。
优选地，所述第二金属线路的厚度为50～700nm。
优选地，所述第三金属线路的厚度为1～36μm。
优选地，第三金属线路为铜、镍、银、金、锰、铝、钨、铬、铁、钴、锌中的一种或几种的组合；
所述陶瓷基体的材质为氧化铝、氧化锆、氧化锰、氧化硅、氧化钙、氧化硼、氧化镁、氧化锶、氧化钡、氧化铋、氧化钴、氧化铜、氧化镍、氧化钇、氧化铪、碳化硅、氮化铝中的一种或几种的组合。
本发明还提供了一种高频电子线路，包括：自下向上依次贴合的陶瓷基体、第一金属线路、第二金属线路、第三金属线路；
其中，所述第一金属线路通过真空薄膜沉积工艺沉积到所述陶瓷基体的表面上，所述第二金属线路通过真空薄膜沉积工艺沉积到所述第一金属线路的表面上，所述第三金属线路通过沉积方法沉积到所述第二金属线路上。
优选地，所述陶瓷基体与所述第一金属线路结合的界面区域的表面粗糙度小于0.3μm，所述第三金属线路的表面粗糙度小于0.3μm。
进一步地，所述陶瓷基体与所述第一金属线路结合的界面区域的表面粗糙度小于0.1μm。
进一步地，所述第三金属线路的表面粗糙度小于0.1μm。
优选地，所述第一金属线路的材质为钛。
优选地，所述第二金属线路的材质为钼。
优选地，所述第一金属线路的厚度为10～250nm。
优选地，所述第二金属线路的厚度为50～700nm。
优选地，所述第三金属线路的厚度为1～36μm。
优选地，所述第三金属线路为铜、镍、银、金、锰、铝、钨、铬、铁、钴、锌中的一种或几种的组合；
所述陶瓷基体的材质为氧化铝、氧化锆、氧化锰、氧化硅、氧化钙、氧化硼、氧化镁、氧化锶、氧化钡、氧化铋、氧化钴、氧化铜、氧化镍、氧化钇、氧化铪、碳化硅、氮化铝中的一种或几种的组合。
本发明由于采用以上技术方案，使其与现有技术相比具有以下的优点和积极效果：
(1)本发明在陶瓷基体上沉积金属线路时，首先对陶瓷基体表面金属化，即在陶瓷基体上气相沉积两层金属层，而对陶瓷基体表面金属化时，不是预先对陶瓷基体表面做粗糙化处理，而是对陶瓷基体表面进行抛光处理，目的在于得到足够低的表面粗糙度，然后在此抛光后的陶瓷基体表面进行金属化。由于金属化采用的是气相沉积薄膜工艺，陶瓷基体不需要加热到很高的温度，属于中低温金属化甚至室温金属化，并且第一金属线路和第二金属线路的典型厚度只有亚微米甚至几十纳米的量级，因此，陶瓷基体和两层金属线路之间基本上不存在相互渗透的问题，保证了陶瓷基体与金属线路之间的界面粗糙度极低，这对于高频电路的应用来说是一个十分突出的优点。
(2)同时，通过气相沉积薄膜技术沉积第一金属线路和第二金属线路，这类工艺主要是利用高能能量首先使金属源瞬间气化成为气态，然后气态金属扩散到基体表面并沉积下来，从而形成牢固致密的金属化膜，进而获得足够的界面结合强度，因而不需要像PCB/FPC基材压合铜箔时的表面预粗糙化那样处理，以及也不需要像现有的LDS工艺中激光雕刻电子线路的轮廓以获得粗糙的表面，才能获得足够的界面结合强度。
(3)本发明在对金属层激光雕刻的区域是金属线路不需要覆盖陶瓷基体的区域，而现有的LDS工艺中激光雕刻的区域正是金属线路覆盖基体的区域。因此本发明避免了激光烧蚀对陶瓷基体表面粗糙度的影响，还可以与类似于LDS工艺那样，通过调节激光扫描的路线就能很方便的对金属线路的轮廓进行调整，从而具有与LDS工艺类似的工艺简单，成本低廉的优势。
(4)优选实施例中，第一金属线路选用金属钛，金属钛是优良的底层活性物质，钛与各种物质之间均能形成良好的化学键合，比如常见的氧化铝、氧化锆陶瓷以及其他金属等。相较于铜、镍、银等常用的金属线路材质，钛的热膨胀系数相对低(10.8ppm)，并且与陶瓷基体更为接近，可以作为陶瓷基体与铜、镍、银等材质之间的过渡层，从而保证陶瓷基体与金属化层界面之间的结合强度。第二金属线路选用金属钼，钼属于难熔金属，其熔点极高(2620℃)，在制备第二金属线路层时不易与第一金属线路的钛发生混溶的问题，同时，金属钼具有较高的弹性模量(320GPa)和较低的热膨胀系数(5.3ppm)，当在其上制备铜等常用的第三金属线路时，可以有效减少界面应力，以及起到约束铜的膨胀的作用，有利于获得良好的界面结合强度。
综上所述，本发明提供的电子线路及其制备方法，可获得金属线路较低的表面粗糙度，并保证足够的界面结合强度。
附图说明
图1本发明实施例中制备高频电子线路的示意图；
图2本发明实施例中的高频电子线路结构示意图。
附图标记说明：1-陶瓷基体；2-第一金属线路；3-第二金属线路；4-第三金属线路；5-第一金属层；6-第二金属层。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种高频电子线路及其制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。
参看图1，一种高频电子线路的制备方法，包括如下步骤：
S1：将陶瓷基体1的表面进行处理，得到具有所需表面粗糙度水平的陶瓷基体1；陶瓷基体1的材质优选为氧化铝、氧化锆、氧化锰、氧化硅、氧化钙、氧化硼、氧化镁、氧化锶、氧化钡、氧化铋、氧化钴、氧化铜、氧化镍、氧化钇、氧化铪、碳化硅、氮化铝中的一种或几种的组合；
S2：对陶瓷基体1金属化：在步骤S1处理后的陶瓷基体1表面上采用真空薄膜沉积工艺沉积所需厚度的第一金属层5，然后在第一金属层5表面上采用薄膜沉积技术或物理气相沉积方法沉积所需厚度的第二金属层6；
S3：制备第一金属线路2和第二金属线路3：对步骤S2第一金属层和第二金属层进行激光镭射，去除构成电子线路的区域以外的金属层，留下的金属层构成第一金属线路2和第二金属线路3；
S4：在第二金属线路3上沉积所需厚度的第三金属线路4，并对第三金属线路4进行化学抛光处理，得到具有所需表面粗糙度水平的第三金属线路4。
本发明在陶瓷基体上沉积金属线路时，首先对陶瓷基体表面金属化，即在陶瓷基体上气相沉积两层金属层，而对陶瓷基体表面金属化时，不是预先对陶瓷基体表面做粗糙化处理，而是对陶瓷基体表面进行抛光处理，目的在于得到足够低的表面粗糙度，然后在此抛光后的陶瓷基体表面进行金属化。由于金属化采用的是气相沉积薄膜工艺，陶瓷基体不需要加热到很高的温度，属于中低温金属化甚至室温金属化，并且第一金属线路和第二金属线路的典型厚度只有亚微米甚至几十纳米的量级，因此，陶瓷基体和两层金属线路之间基本上不存在相互渗透的问题，保证了陶瓷基体与金属线路之间的界面粗糙度极低，这对于高频电路的应用来说是一个十分突出的优点。
同时，通过气相沉积薄膜技术沉积第一金属线路和第二金属线路，这类工艺主要是利用高能能量首先使金属源瞬间气化成为气态，然后气态金属扩散到基体表面并沉积下来，从而形成牢固致密的金属化膜，进而获得足够的界面结合强度，因而不需要像PCB/FPC基材压合铜箔时的表面预粗糙化那样处理，以及也不需要像现有的LDS工艺中激光雕刻电子线路的轮廓以获得粗糙的表面，才能获得足够的界面结合强度。
本发明在对金属层激光雕刻的区域是金属线路不需要覆盖陶瓷基体的区域，而现有的LDS工艺中激光雕刻的区域正是金属线路覆盖基体的区域，因为现有的LDS工艺中激光雕刻金属线路的轮廓可以增加基体的粗糙度，进而增加金属线路与基体的结合强度。而本发明避免了激光烧蚀对陶瓷基体表面粗糙度的影响，还可以与类似于LDS工艺那样，通过调节激光扫描的路线就能很方便的对金属线路的轮廓进行调整，从而具有与LDS工艺类似的工艺简单，成本低廉的优势。
优选地，第一金属线路2的材质为钛。
优选地，第二金属线路3的材质为钼。
优选实施例中，第一金属线路2选用金属钛，金属钛是优良的底层活性物质，钛与各种物质之间均能形成良好的化学键合，比如常见的氧化铝、氧化锆陶瓷以及其他金属等。相较于铜、镍、银等常用的金属线路材质，钛的热膨胀系数相对低(10.8ppm)，并且与陶瓷基体1更为接近，可以作为陶瓷基体1与铜、镍、银等材质之间的过渡层，从而保证陶瓷基体1与金属化层界面之间的结合强度。第二金属线路3选用金属钼，钼属于难熔金属，其熔点极高(2620℃)，在制备第二金属线路3层时不易与第一金属线路2的钛发生混溶的问题，同时，金属钼具有较高的弹性模量(320GPa)和较低的热膨胀系数(5.3ppm)，当在其上制备铜等常用的第三金属线路4时，可以有效减少界面应力，以及起到约束铜的膨胀的作用，有利于获得良好的界面结合强度。
优选地，步骤S1中，陶瓷基体的表面粗糙度小于0.3μm；步骤S4中，第三金属线路的表面粗糙度小于0.3μm。
进一步地，步骤S1中，利用机械研磨和/或抛光工艺对陶瓷基体1表面进行抛光处理，使陶瓷基体的表面粗糙度小于0.1μm。
进一步地，步骤S4中，利用化学镀或电镀在第二金属线路3表面沉积第三金属线路4，并利用化学抛光工艺对第三金属线路4表面进行抛光处理，使第三金属线路4的表面粗糙度小于0.1μm。
进一步地，步骤S2中，第一金属层5和第二金属层6采用磁控溅射、脉冲激光沉积、真空蒸镀中的一种工艺沉积。
优选地，第一金属线路2的厚度为10～250nm。
优选地，第二金属线路3的厚度为50～700nm。
优选地，第三金属线路4的厚度为1～36μm。
优选地，第三金属线路4为铜、镍、银、金、锰、铝、钨、铬、铁、钴、锌中的一种或几种的组合。
参看图2，本发明还提供了一种高频电子线路，包括：自下向上依次贴合的陶瓷基体1、第一金属线路2、第二金属线路3、第三金属线路4；
其中，所述第一金属线路2通过真空薄膜沉积工艺沉积到所述陶瓷基体1的表面上，所述第二金属线路3通过真空薄膜沉积工艺沉积到所述第一金属线路2的表面上，所述第三金属线路4通过沉积方法沉积到所述第二金属线路3上。
优选地，陶瓷基体1与第一金属线路2结合的界面区域的表面粗糙度小于0.3μm；第三金属线路4的表面粗糙度小于0.3μm。
进一步地，陶瓷基体1与第一金属线路2结合的界面区域的表面粗糙度小于0.1μm。
进一步地，第三金属线路4的表面粗糙度小于0.1μm。
优选地，第一金属线路2的材质为钛。
优选地，第二金属线路3的材质为钼。
优选实施例中，第一金属线路2选用金属钛，金属钛是常用的底层活性物质，钛与各种物质之间均能形成良好的化学键合，比如常见的氧化铝、氧化锆陶瓷以及其他金属等。相较于铜、镍、银等常用的金属线路材质，钛的热膨胀系数相对低(10.8ppm)，并且与陶瓷基体1更为接近，可以作为陶瓷基体1与铜、镍、银等材质之间的过渡层，从而保证陶瓷基体1与金属化层界面之间的结合强度。第二金属线路3选用金属钼，而钼属于难熔金属，其熔点极高(2620℃)，在制备第二金属线路3层时不易与第一金属线路2的钛发生混溶的问题，同时，金属钼具有较高的弹性模量(320GPa)和较低的热膨胀系数(5.3ppm)，当在其上制备铜等常用的第三金属线路4时，可以有效减少界面应力，以及起到约束铜的膨胀，有利于获得良好的界面结合强度。
优选地，第一金属线路2的厚度为10～250nm。
优选地，第二金属线路3的厚度为50～700nm。
优选地，第三金属线路4的厚度为1～36μm。
优选地，第三金属线路4为铜、镍、银、金、锰、铝、钨、铬、铁、钴、锌中的一种或几种的组合；陶瓷基体1的材质为氧化铝、氧化锆、氧化锰、氧化硅、氧化钙、氧化硼、氧化镁、氧化锶、氧化钡、氧化铋、氧化钴、氧化铜、氧化镍、氧化钇、氧化铪、碳化硅、氮化铝中的一种或几种的组合。
实施例1
一种高频电子线路，包括：自下向上依次贴合的陶瓷基体1、第一金属线路2、第二金属线路3、第三金属线路4；陶瓷基体1与第一金属线路2结合的界面区域的表面粗糙度在0.05μm至0.075μm之间，第一金属线路2厚度为0.1μm，第二金属线路3的厚度为0.3μm，第三金属线路4的厚度为12μm，表面粗糙度在0.05μm至0.075μm之间。
实施例2
一种制备实施例1所述的高频电子线路的方法，包括以下步骤：
S1，选用高纯氧化铝材质的陶瓷基体，并利用机械研磨、抛光工艺中的一种或几种的组合对陶瓷基体表面处理，控制机械研磨和抛光时间分别为30min和10min，使得陶瓷基体的表面粗糙度(Ra值)在0.05μm至0.075μm之间；
S2，利用磁控溅射工艺，在S1陶瓷基体表面沉积第一金属线路，选用高纯钛为金属靶源，氩气气压为0.5×10-4Pa，阳极加压电压100V，磁场5×10-3T，控制溅射时间10min，获得厚度为0.1μm的第一金属层；
S2，利用磁控溅射工艺，在S1陶瓷基体表面沉积第二金属线路，选用高纯钼为金属靶源，氩气气压为1×10-4Pa，阳极加压电压150V，磁场7×10-3T，控制溅射时间15min，获得厚度为0.3μm的第二金属层；
S4,利用紫外激光设备对第一金属层和第二金属层进行激光镭射，控制紫外激光的功率为3W，扫描速度1000mm/s，Q频率100KHz，扫描电子线路轮廓以外的第一金属层和第二金属层，而留下的金属层构成第一金属线路和第二金属线路；
S5,利用化镀铜工艺在第二金属线路表面沉积铜，控制铜沉积时间为3h,获得厚度为12μm的第三金属线路，并利用化学抛光工艺对第三金属线路表面进行抛光处理，得到表面粗糙度(Ra值)为0.05μm至0.075μm之间的第三金属线路，得到所述高频电子线路。
实施例3
一种制备如实施例1所述的一种高频电子线路的方法，包括：
S1，选用高纯氧化铝材质的陶瓷基体，并利用机械研磨和抛光工艺对陶瓷基体表面处理，控制机械研磨和抛光时间分别为30min和10min，使得陶瓷基体的表面粗糙度(Ra值)在0.05um至0.075um之间；
S2，利用脉冲激光沉积工艺，在S1陶瓷基体表面沉积第一金属线路层，选用高纯钛为金属靶源，背景真空度为1×10-4Pa，激光频率2Hz，激光功率30W，陶瓷基体预热温度为150℃，控制沉积时间15min，获得厚度为0.1um的第一金属层；
S2，利用脉冲激光沉积工艺，在第一金属线路表面沉积第二金属线路层，选用高纯钼为金属靶源，背景真空度为1×10-4Pa，激光频率2Hz，激光功率30W，陶瓷基体预热温度为150℃，控制溅射时间25min，获得厚度为0.3um的第二金属层；
S4,利用紫外激光设备对第一金属层和第二金属层进行激光镭射，控制紫外激光的功率为3W，扫描速度1000mm/s，频率100KHz，扫描电子线路轮廓以外的第一金属层和第二金属层，而留下的金属层构成第一金属线路和第二金属线路；
S5,利用化镀铜工艺在第二金属线路表面沉积铜，控制铜沉积时间为4h,获得厚度为18um的第三金属线路，并利用化学抛光工艺对第三金属线路表面进行抛光处理，得到表面粗糙度(Ra值)为0.05um至0.075um之间的第三金属线路，得到所述高频电子线路。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式。即使对本发明作出各种变化，倘若这些变化属于本发明权利要求及其等同技术的范围之内，则仍落入在本发明的保护范围之中。

Claims (21)

1.一种高频电子线路的制备方法，其特征在于，包括如下步骤：
S1：将陶瓷基体的表面进行处理，得到具有所需表面粗糙度水平的陶瓷基体；
S2：对陶瓷基体金属化：在所述步骤S1处理后的陶瓷基体表面上采用真空薄膜沉积工艺沉积所需厚度的第一金属层，然后在所述第一金属层表面上采用采用真空薄膜沉积工艺沉积所需厚度的第二金属层；
S3：制备第一金属线路和第二金属线路：对所述步骤S2的第一金属层和第二金属层进行激光镭射，去除构成电子线路的区域以外的金属层部分，留下的金属层构成第一金属线路和第二金属线路；
S4：在所述第二金属线路上沉积所需厚度的第三金属线路，并对第三金属线路进行化学抛光处理，得到所需表面粗糙度水平的第三金属线路。
2.根据权利要求1所述的高频电子线路的制备方法，其特征在于，所述步骤S1中，陶瓷基体的表面粗糙度小于0.3μm；所述步骤S4中，第三金属线路的表面粗糙度小于0.3μm。
3.根据权利要求1或2所述的高频电子线路的制备方法，其特征在于，所述步骤S1中，利用机械研磨和/或抛光工艺对陶瓷基体表面进行抛光处理，使陶瓷基体的表面粗糙度小于0.1μm。
4.根据权利要求1或2所述的高频电子线路的制备方法，其特征在于，所述步骤S4中，利用化学镀或电镀在第二金属线路表面沉积第三金属线路，并利用化学抛光工艺对第三金属线路表面进行抛光处理，使第三金属线路的表面粗糙度小于0.1μm。
5.根据权利要求1所述的高频电子线路的制备方法，其特征在于，所述第一金属线路的材质为钛。
6.根据权利要求1或5所述的高频电子线路的制备方法，其特征在于，所述第二金属线路的材质为钼。
7.根据权利要求1所述的高频电子线路的制备方法，其特征在于，所述步骤S2中，第一金属层和第二金属层均采用磁控溅射、脉冲激光沉积或真空蒸镀进行沉积。
8.根据权利要求1所述的高频电子线路的制备方法，其特征在于，所述第一金属线路的厚度为10～250nm。
9.根据权利要求1所述的高频电子线路的制备方法，其特征在于，所述第二金属线路的厚度为50～700nm。
10.根据权利要求1所述的高频电子线路的制备方法，其特征在于，所述第三金属线路的厚度为1～36μm。
11.根据权利要求1所述的高频电子线路的制备方法，其特征在于，第三金属线路为铜、镍、银、金、锰、铝、钨、铬、铁、钴、锌中的一种或几种的组合；
所述陶瓷基体的材质为氧化铝、氧化锆、氧化锰、氧化硅、氧化钙、氧化硼、氧化镁、氧化锶、氧化钡、氧化铋、氧化钴、氧化铜、氧化镍、氧化钇、氧化铪、碳化硅、氮化铝中的一种或几种的组合。
12.一种高频电子线路，其特征在于，包括：自下而上依次贴合的陶瓷基体、第一金属线路、第二金属线路、第三金属线路；
其中，所述第一金属线路通过真空薄膜沉积工艺沉积到所述陶瓷基体的表面上，所述第二金属线路通过真空薄膜沉积工艺沉积到所述第一金属线路的表面上，所述第三金属线路通过沉积方法沉积到所述第二金属线路上。
13.根据权利要求12所述的高频电子线路，其特征在于，所述陶瓷基体与所述第一金属线路结合的界面区域的表面粗糙度小于0.3μm，所述第三金属线路的表面粗糙度小于0.3μm。
14.根据权利要求12或13所述的高频电子线路，其特征在于，所述陶瓷基体与所述第一金属线路结合的界面区域的表面粗糙度小于0.1μm。
15.根据权利要求12或13所述的高频电子线路，其特征在于，所述第三金属线路的表面粗糙度小于0.1μm。
16.根据权利要求12所述的高频电子线路，其特征在于，所述第一金属线路的材质为钛。
17.根据权利要求12或16或所述的高频电子线路，其特征在于，所述第二金属线路的材质为钼。
18.根据权利要求12所述的高频电子线路，其特征在于，所述第一金属线路的厚度为10～250nm。
19.根据权利要求12所述的高频电子线路，其特征在于，所述第二金属线路的厚度为50～750nm。
20.根据权利要求12所述的高频电子线路，其特征在于，所述第三金属线路的厚度为1～36μm。
21.根据权利要求1所述的高频电子线路，其特征在于，所述第三金属线路为铜、镍、银、金、锰、铝、钨、铬、铁、钴、锌中的一种或几种的组合；
所述陶瓷基体的材质为氧化铝、氧化锆、氧化锰、氧化硅、氧化钙、氧化硼、氧化镁、氧化锶、氧化钡、氧化铋、氧化钴、氧化铜、氧化镍、氧化钇、氧化铪、碳化硅、氮化铝中的一种或几种的组合。
CN201911148532.9A 2019-11-21 2019-11-21 一种高频电子线路及其制备方法 Pending CN110891376A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911148532.9A CN110891376A (zh) 2019-11-21 2019-11-21 一种高频电子线路及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911148532.9A CN110891376A (zh) 2019-11-21 2019-11-21 一种高频电子线路及其制备方法

Publications (1)

Publication Number Publication Date
CN110891376A true CN110891376A (zh) 2020-03-17

Family

ID=69748239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911148532.9A Pending CN110891376A (zh) 2019-11-21 2019-11-21 一种高频电子线路及其制备方法

Country Status (1)

Country Link
CN (1) CN110891376A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111805091A (zh) * 2020-06-09 2020-10-23 深圳市信维通信股份有限公司 一种lap激光镭雕工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070079478A (ko) * 2006-02-02 2007-08-07 엘에스전선 주식회사 연성금속 적층판 및 그 제조방법
CN101460014A (zh) * 2007-12-11 2009-06-17 同欣电子工业股份有限公司 基板的直接镀铜金属化制造工艺
CN102110616A (zh) * 2009-12-25 2011-06-29 华东光电集成器件研究所 一种在ltcc基板上实现薄膜多层布线的方法
CN103140026A (zh) * 2013-02-04 2013-06-05 深圳市佳捷特陶瓷电路技术有限公司 陶瓷覆铜板及其制备方法
CN103781285A (zh) * 2014-02-18 2014-05-07 华中科技大学 陶瓷基板表面导电线路的制作与修复方法
CN108323003A (zh) * 2018-01-24 2018-07-24 深圳市牧泰莱电路技术有限公司 一种带金属化通孔的陶瓷线路板及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070079478A (ko) * 2006-02-02 2007-08-07 엘에스전선 주식회사 연성금속 적층판 및 그 제조방법
CN101460014A (zh) * 2007-12-11 2009-06-17 同欣电子工业股份有限公司 基板的直接镀铜金属化制造工艺
CN102110616A (zh) * 2009-12-25 2011-06-29 华东光电集成器件研究所 一种在ltcc基板上实现薄膜多层布线的方法
CN103140026A (zh) * 2013-02-04 2013-06-05 深圳市佳捷特陶瓷电路技术有限公司 陶瓷覆铜板及其制备方法
CN103781285A (zh) * 2014-02-18 2014-05-07 华中科技大学 陶瓷基板表面导电线路的制作与修复方法
CN108323003A (zh) * 2018-01-24 2018-07-24 深圳市牧泰莱电路技术有限公司 一种带金属化通孔的陶瓷线路板及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111805091A (zh) * 2020-06-09 2020-10-23 深圳市信维通信股份有限公司 一种lap激光镭雕工艺

Similar Documents

Publication Publication Date Title
KR100210525B1 (ko) 배선형성용 몰리브덴-텅스텐재, 배선형성용 몰리브덴-텅스텐 타깃과 그 제조방법 및 몰리브덴-텅스텐 배선박막
JP5665657B2 (ja) 低温焼成セラミック焼結体およびその製造方法、並びに配線基板
US20110079418A1 (en) Ceramic wiring board and method of manufacturing thereof
KR20100135774A (ko) 금속 배선 구조의 스퍼터링 장치 및 금속 배선 구조의 제조 방법
CN110660584B (zh) 柔性储能薄膜的制备方法
JP2011516729A (ja) マグネトロンスパッタリングによる厚膜の製造方法
KR100967056B1 (ko) 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판
CN110891376A (zh) 一种高频电子线路及其制备方法
WO2002045470A1 (en) Substrate and production method therefor
KR20180062344A (ko) 복합 금속박 및 그 복합 금속박을 사용한 구리 피복 적층판 그리고 그 구리 피복 적층판의 제조 방법
TW200923987A (en) High-capacitance density thin-film dielectrics having columnar grains formed on base-metal foils
US8085523B2 (en) Method of manufacturing capacitor
US7332231B2 (en) Ceramic substrate for thin film electronic component, production method for the same and thin film electronic component using the same
CN115517026A (zh) 承载基板和用于制造承载基板的方法
JP2003218518A (ja) 回路基板の製造方法
JP2007134711A (ja) 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法
JP4437327B2 (ja) 回路パターン形成方法及び該形成方法を用いて回路パターンが形成された回路板
JP4497135B2 (ja) ３次元立体回路基板の製造方法、および３次元立体回路基板
JP2005101348A (ja) セラミック薄膜の製造方法および積層セラミック電子部品の製造方法
JP2008252019A (ja) 薄膜キャパシタの製造方法
TW544806B (en) Low dielectric constant insulating film, method of forming it, and electric circuit using it
JP4224141B2 (ja) 傾斜機能材の製造方法
JP3121769B2 (ja) 窒化ケイ素多層基板およびその製造方法
JP2020517115A (ja) 熱伝導及び電気絶縁のための装置
JP2008053465A (ja) ３次元立体回路基板の製造方法、および３次元立体回路基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200317