JP2003218518A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JP2003218518A
JP2003218518A JP2002018238A JP2002018238A JP2003218518A JP 2003218518 A JP2003218518 A JP 2003218518A JP 2002018238 A JP2002018238 A JP 2002018238A JP 2002018238 A JP2002018238 A JP 2002018238A JP 2003218518 A JP2003218518 A JP 2003218518A
Authority
JP
Japan
Prior art keywords
film
hole
substrate
circuit board
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002018238A
Other languages
English (en)
Inventor
Masanobu Azuma
正信 東
Reo Yamamoto
玲緒 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP2002018238A priority Critical patent/JP2003218518A/ja
Publication of JP2003218518A publication Critical patent/JP2003218518A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 窒化アルミニウムを主成分とするセラミック
基板内に上下面導通のための導体化されたスルーホール
が形成された回路基板であって、当該スルーホールの位
置精度が極めて高く、上下面の電気抵抗が小さく、セラ
ミック基板に形成したスルーホール内壁と導体化膜との
界面に隙間を発生させることなく、且つ、金属層内部に
亀裂を発生させることのない信頼性の高い回路基板を提
供する。 【解決手段】 窒化アルミニウムを主成分とするセラミ
ック基板の上面及び下面に回路パターンが形成され、上
下両面の回路パターンが導体化されたスルーホールで電
気的に接続された回路基板を製造する際、前記導体化さ
れたスルーホールの形成を、前記セラミック基板にレー
ザー加工によりスルーホールを形成した後、該スルーホ
ールの内壁面に導体化膜を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、回路基板の製造法
に関し、さらに詳しくは上下面導通のための導体化され
たスルーホールを有する回路基板及び該回路基板を用い
た多層回路基板の製造方法に関する。
【0002】
【従来の技術】近年の電子部品の著しい小型化、高密度
実装化に伴い、電子部品がマウントされる回路基板も高
性能化が望まれている。その方法としては、回路パター
ンを微細化してサイズを縮小する方法、或いは、電子部
品を3次元的に多層化する方法等が採用されている。電
子部品を3次元的に多層化する方法としては、導体化さ
れたスルーホールによって上下両面の回路パターンが電
気的に接続された回路基板を複数積層する方法が採用さ
れ、各層間での所望の導通を確保することによって小型
化、高集積化等に対応すべく回路設計が行われている。
このような3次元高密度配線を有する回路基板は、加工
性が良好な樹脂製の基板を用いたプリント配線基板の分
野では広く実用化されているが、絶縁特性や放熱特性に
優れる窒化アルミニウム系セラミック基板においても需
要が高まっている。
【0003】窒化アルミニウム系セラミック基板を用い
た上記多層化回路基板の製造に用いられる(複数積層さ
れる)回路基板の製造方法としては、所謂コファイア法
とポストファイア法とが知られている。コファイア法と
は、グリーンシートと呼ばれる焼結前のセラミック前駆
体にスルーホールを穿孔した後に該スルーホールに金属
粉末を有機バインダー中に分散させたペースト状の物質
(以下、金属ペーストともいう)を充填し、ついで脱脂
・焼成する方法である。一方、ポストファイア法とは、
スルーホールが形成されたセラミック焼結体に金属ペー
ストを充填して再焼成する方法であり、スルーホールの
形成方法としては、汎用的な方法としてグリーンシート
を穿孔し、脱脂・焼成する方法、セラミック焼結体に直
接ドリルを用いて加工する方法が知られている。
【0004】
【発明が解決しようとする課題】前記、コファイア法及
びポストファイア法によれば、セラミック前駆体又はセ
ラミック基板に形成されたスルーホール内に、金属ペー
ストを充填あるいは印刷し、焼成することにより上下面
の電気的な導通を確保することができる。しかしなが
ら、いずれの方法においても、用いる金属ペーストは有
機バインダーを含んでいるため、その焼成体の導電性は
使用した金属が本来有する導電性よりも低くなってしま
うという問題がある。また、コファイア法では、セラミ
ック基板の焼成と金属ペーストの焼成を同時に行える反
面、1600℃以上の高温で焼成してスルーホール内に
金属層を形成するため、金属ペーストに用いられる金属
が導電性の点では必ずしも最適でない高融点金属に限定
される。また、両方法においては、焼成された金属ペー
ストとセラミック基板との間に隙間が発生して導通不良
の発生や電気抵抗の上昇が起こったり、基板の上下面に
回路パターンを形成する際にメタライジングされた金属
膜の密着信頼性が低下したりすることがある。さらに、
コファイア法においては、グリーンシートと金属ペース
トを同時に焼成するため両者間の収縮率の差により、基
板内の所望の位置に高精度に導体化されたスルーホール
を形成することが困難であるという問題もある。コファ
イア法において導体化されたスルーホールの位置を高精
度に制御するための試みとしては、使用するグリーンシ
ートのシート密度の変動に応じて、焼結時に収縮する割
合を予め実測し収縮率を算出するテスト(先行テスト)
を行い、その収縮率を基にスルーホールの形成位置を調
整して穿孔した後、金属ペーストを充填あるいは印刷
し、その後、脱脂・焼成する方法、または、実質的に回
路基板として用いない部分に収縮率を制御するためのダ
ミーの導体化されたスルーホールを形成するなどの方法
があるが、これらの方法によっても複雑な形状を有する
回路基板として要求される導体化されたスルーホールの
位置精度を十分に満足することができず、製造歩留りの
面では工業的には十分でなかった。
【0005】
【課題を解決するための手段】本発明者らは、上記課題
を解決すべく鋭意検討を重ねてきた。その結果、これま
でセラミック基板の工業的穿孔方法としてはあまり採用
されていないレーザーを用いた穿孔方法を用いて窒化ア
ルミニウム基板にスルーホールを形成し、さらに金属ペ
ーストを用いずに蒸着法により金属膜を形成して該スル
ーホールを導体化した場合には、電気抵抗が小さく、さ
らに上記金属膜がスルーホールに強固に密着した導体化
したスルーホールを高精度に形成できることを見出し、
本発明を完成するに至った。
【0006】即ち、第一の本発明は、窒化アルミニウム
を主成分とするセラミック基板の上下両面に回路パター
ンが形成され、導体化されたスルーホールによりこれら
両回路パターンが電気的に接続された回路基板を製造す
る方法において、前記導体化されたスルーホールの形成
を、窒化アルミニウムを主成分とするセラミック基板に
レーザー加工によりスルーホールを形成した後、該スル
ーホールの内壁の表面上に(a) チタン、クロム、ニッケ
ル−クロム合金、アルミニウム、モリブデン、タングス
テン、及びセリウムからなる群より選ばれる少なくとも
1種の金属からなる膜、又は(b)窒化物膜及び金属膜が
この順で積層された膜(以下、これら膜を総称して導体
化膜ともいう)を形成することにより行うことを特徴と
する前記回路基板の製造方法である。また、第二の本発
明は、上記第一の本発明の製造方法で製造された回路基
板を複数積層することを特徴とする多層回路基板の製造
方法である。
【0007】上記第一の本発明の製造方法によれば、ス
ルーホールの導体化に当たって金属ペーストを使用して
いないので、電気抵抗を低くすることが可能で亀裂等を
生じることもない。また、レーザーを使用してセラミッ
ク基板に直接穿孔するため、極めて高い位置精度でスル
ーホールを配置することができるばかりでなく、ドリル
を用いて穿孔した場合と比べてスルーホール壁面と導体
化膜との密着強度が高くなる。また、第二の本発明によ
れば回路パターン間の電気抵抗が低く複雑且つ微細な回
路を有する多層基板を容易に製造することができる。
【0008】尚、レーザーを用いて穿孔した場合にドリ
ルを用いて穿孔した場合よりも高い密着強度が得られる
ことに関しては、レーザーで穿孔したスルーホール内壁
面をX線マイクロアナライザーにより分析をしたとこ
ろ、その表面においてNが脱離し金属Alが露出してい
る状態であることが確認されたことから、該金属Alと
導体化膜との金属結合により密着性が向上しているもの
と思われる。また、レーザーで加工したスルーホール内
壁面はメカニカルドリルで穿孔した場合の内壁面と比較
して表面粗さが大きいことも密着性に寄与しているもの
と思われる。
【0009】上記第一の本発明の製造方法の中でも、レ
ーザー加工により形成されたスルーホールの内壁の表面
上に前記(a)又は(b)の膜を形成する際に、同時にセラミ
ック基板の上下面の少なくとも一方の表面上にこれら何
れかの膜を形成して回路パターンを形成する場合には、
効率よく回路基板を製造することができる。また、前記
導体化膜の上に更に金属層(例えば金、銅のような電気
抵抗の小さな金属からなる層)を形成することにより、
電気抵抗を更に低くすることができる。
【0010】
【発明の実施の形態】本発明の製造方法では窒化アルミ
ニウムを主成分とするセラミック基板(以下、AlN基
板とも言う)の上下両面に回路パターンが形成され、導
体化されたスルーホールによりこれら両回路パターンが
電気的に接続された回路基板を製造するが、このとき、
前記導体化されたスルーホールの形成を、AlN基板に
レーザー加工によりスルーホールを形成した後、該スル
ーホールの内壁面に前記導体化膜を形成することにより
行う。
【0011】本発明において用いられるAlN基板は、
特に限定されることはなく、例えば、窒化アルミニウム
粉末に焼結助剤を添加して加圧等により成形した後に焼
結することにより得られる板状体、或いは多結晶体を板
状に加工したもの等が好適に使用できる。AlN基板の
熱伝導率は高い方が好適であり、170W/mK以上、
特に200W/mK以上のものが好適に使用される。板
状体の形状は特に限定されないが、切断加工が容易であ
るという観点からその厚さは50μm〜3cm、特に1
00μm〜1cmであるのが好適である。
【0012】本発明においては、AlN基板にレーザー
を用いてスルーホールを形成することが必須である。レ
ーザーを用いて穿孔することにより微細なスルーホール
を所定の位置に精度よく形成することができるばかりで
なく、導体化膜を形成したときにスルーホール壁面と導
体化膜の密着強度を高くすることができる。このとき用
いられるレーザーはAlN基板を穿孔することが可能な
ものであれば特に制限されることはない。当該レーザー
を例示すれば、半導体レーザーとしてはYAG(イット
リウム・アルミニウム・ガーネット)レーザー、ガスレ
ーザーとしてはCOレーザー、KrFレーザー、Ar
Fレーザー等が挙げられる。レーザーは種類により波長
が異なり、赤外線領域の波長を用いた加工では熱エネル
ギーによる加工、紫外領域の波長を用いた加工では化学
結合を切断することによる加工が行われていると考えら
れている。本発明の製造方法において加工される窒化ア
ルミニウムは半導体性を示す材料であるため、透過/吸
収特性には波長選択性が存在する。単結晶素材であれは
窒化アルミニウムの光学ギャップは約6.1eVである
が、現状のセラミック材料としての窒化アルミニウムは
多結晶体であるため、本発明で実施される穿孔過程にお
いて、紫外光レーザーを用いた場合、上記した両者の加
工原理による穿孔が混在して成されているものと思われ
る。
【0013】本発明では上記のようにしてレーザーで穿
孔されたスルーホール内壁面に導体化膜を形成してスル
ーホールの導体化を行う。上記導体化膜としては、Al
N基板のスルーホール壁面と強固に密着するという理由
から(a) チタン、クロム、ニッケル−クロム合金、アル
ミニウム、モリブデン、タングステン、及びセリウムか
らなる群より選ばれる少なくとも1種の金属からなる
膜、又は(b)窒化物膜及び金属膜がこの順で積層された
膜が採用される。上記窒化物膜としては、窒化タンタ
ル、窒化アルミニウム、窒化ガリウム、及び窒化ホウ素
からなる群より選ばれる少なくとも1種の膜が挙げられ
る。
【0014】前記導体化膜の形成方法は特に制限され
ず、セラミック基板上に膜を形成する方法として知られ
ている公知の製膜方法の中から金属の材質に応じて適用
可能な方法が制限なく採用できる。このような製膜方法
としては、物理蒸着法(PVD)、化学蒸着法(CV
D)等の乾式製膜法、メッキ法等の湿式製膜法、および
印刷法が使用できる。なお、物理蒸着法としては、真空
蒸着法として、抵抗加熱、電子ビーム、高周波、または
レーザー加熱を用いた通常の真空蒸着法、フラッシュ蒸
着法、ガス散乱蒸着法、電界蒸着法、反応性蒸着法、分
子線エキタピシー(MBE)法が;イオンインプレーテ
ィング法として、DCイオンインプレーティング法(M
attox法、ARE法)、高周波(RF)イオンイン
プレーティング法、イオンビーム蒸着法、HDC法、ア
ーク放電型イオンインプレーティング法、クラスタイオ
ンビーム蒸着法等が;スパッタリング法としてDCスパ
ッタリング法、高周波スパッタリング法、マグネトロン
スパッタリング法、イオンビームスパッタリング法が挙
げられる。また、化学蒸着法としては、熱CVD法、プ
ラズマCVD法、光CVD法、熱フィラメントCVD
法、プラズマ重合法等が挙げられる。これらの中でも真
空蒸着法、スパッタリング法、及び化学蒸着(CVD)
法は高純度の金属を膜厚精度よく形成可能であるため特
に好適に採用できる。なお、導体化膜は、基板の上下面
の導通をとることができるように形成されていればよ
く、穿孔されたスルーホール内壁面の一部又は全面を覆
うように形成されていてもよいし、或いはスルーホール
を完全に塞ぐように形成されてもよい。しかしながら、
導通の確実性の観点から、スルーホール内壁面の全面を
0.1μm以上の厚さで均一に覆うように形成するか若
しくはスルーホールを完全に塞ぐように形成するのが好
適である。
【0015】また、本発明の製造方法においては、スル
ーホールの電気抵抗をより低くするために上記のように
して形成した導体化膜上に更に、金属層(以下、第二金
属層ともいう)、特に導体化膜を構成する金属よりも電
気抵抗の低い金属からなる層を形成するのが好適であ
る。第二金属層を構成する金属の種類は、コスト、用途
などの目的により適宜選択することができる。例えば、
長期安定性が求められる場合は、金、白金等の貴金属が
好適である。また、高電流用途の場合は銅、金などが好
適である。また、コストが重要視される場合は、銅、ニ
ッケル、アルミニウム等が好適である。また、銀−錫系
ハンダ、鉛−錫系ハンダ、金−錫系ハンダ、インジウム
−銀系ハンダ等のハンダ材も使用可能である。これら金
属層の形成法は特に制限されること無く、前記した方法
が制限無く採用できるが、製造時間が短縮され、効率よ
くAlN基板の上下面導通を確保するための第二金属層
を形成することができることから、メッキ法またはスポ
ット溶接法を採用するのが好ましい。メッキ法として
は、液相から金属を析出できる方法が制限無く採用で
き、操作の簡便性から電解メッキ法を採用するのが特に
好ましい。また、スポット溶接法としては、ディスペン
サーなどの充填機によりペースト状のハンダ材を表面に
導体化膜が形成されたスルーホール内に充填して、レー
ザー等を用いて溶着する方法が好適に採用される。
【0016】本発明の製造方法で製造される回路基板
は、上記のようにして形成された導体化されたスルーホ
ールによって電気的に接続される回路パターンを基板の
上下両面に有するものであるが、これら回路パターンの
形成方法は特に限定されず、AlN基板表面をメタライ
ジングしてからメタライジングで形成された金属膜上に
レジストパターンを形成し金属膜の不要部分をエッチン
グ等により除去した後にレジスト剥離を行う方法、Al
N基板上にレジストパターンを形成した後に金属膜の形
成を行い、所望の位置をメタライジングした後にレジス
ト及び不要な金属膜を同時に除去するリフトオフ法等に
より形成することができる。本発明においては、AlN
基板との密着性が良好な回路パターンを形成でき、しか
も製造工程が簡略化できるという観点から、AlN基板
の上面又は下面に回路パターンを形成する方法として
は、上記したようなメタライジング工程を含む方法を採
用し、さらにその時のメタライジングを、導体化される
前のスルーホールを有するAlN基板のメタライジング
しようとする面上に前記導体化膜(及び必要に応じて第
二金属層)と同じ膜をスルーホールの導体化時に併せて
形成するのが好適である。なお、このようなメタライジ
ング工程を経て形成された回路パターンには、抵抗、コ
ンデンサ、インダクターなどの素子が含まれていてもよ
い。
【0017】本発明の製造方法により製造される代表的
な回路基板の垂直断面図(スルーホールの中心を通るよ
うに基板を底面に対して垂直に切断したときの断面図)
及び水平断面図(セラミック基板の厚さ1/2のところ
で基板底面に対して水平に切断したときの断面図)を図
1〜図3に示す。図1に示される回路基板においては、
AlN基板100にレーザー加工により穿孔されたスル
ーホール内壁面にスパッタ法によりTi膜110及びC
u膜120がこの順で形成され、さらにCu膜120上
にメッキ法によりCu膜130が形成されている。ま
た、(i)はメッキ時間が短くスルーホールがCu膜1
30で塞がれていない場合、(ii)は、メッキ時間が長
くスルーホールがCu膜130で塞がれている場合の例
である。また、図2に示される回路基板においては、A
lN基板100にレーザー加工により穿孔されたスルー
ホール内壁面にスパッタ法によりTi膜110、Pt膜
121、及びAu膜131がこの順に形成され、更にA
u膜131上にメッキ法によりAu膜140が形成され
ている。図1と同様に、(i)と(ii)との違いはメッ
キ時間である。さらに図3に示される回路基板は、Al
N基板100にレーザー加工により穿孔されたスルーホ
ール内壁面にスパッタ法によりTi膜110、Pt膜1
21、及びAg膜132が形成され、さらにAg膜13
2上にスポット溶接法によりハンダ膜150が形成され
ている。(i)はクリームハンダをスルーホール印刷し
た後にスポット溶接してハンダ膜を形成した場合、(i
i)はクリームハンダを充填してスポット溶接した場合
の例である。
【0018】以下、上記した図1に示される構造の回路
基板を製造する場合を例に、本発明の製造方法について
更に詳しく説明する。該回路基板を製造するに際して
は、先ず、窒化アルミニウムを主成分とするセラミック
基板をレーザー加工装置の試料台へセットして、266
nmの波長のYAGレーザーをレンズ等で構成される光
学系を通して、周波数300Hz、0.1mJ/パルス
の条件で、900パルス繰り返し照射することにより、
該基板にスルーホールを形成する。当該スルーホールの
直径は特に限定されることはないが、通常、0.01m
m〜5mmであり、好適には0.03mm〜1mmであ
る。
【0019】次に、穿孔されたスルーホールを有するA
lN基板を、金属膜形成のために、多元成膜が可能なス
パッタリング装置の基板ホルダー部にセットすると共に
当該基板ホルダーに対向するようにTiがマウントされ
たターゲットに高周波印加電極をセットし、系内を真空
引きし、スパッタリングを行うための真空度(5×10
−6Torr)に到達したら、アルゴンガスをスパッタ
リング装置に供給してスパッタリングを行うための圧力
となるように圧力調整バルブを制御する。そしてその
後、高周波電源から13.56MHzの周波数で高周波
を所定の出力となるように高周波印加電極へチューニン
グ回路を通して導き、ターゲット−基板ホルダー間で高
周波アルゴンプラズマを発生させて、AlN基板上へT
iを所望の膜厚となるように形成する。引続き、Cuを
スパッタリングするためにCuがマウントされたターゲ
ットに対向するように基板ホルダーをセットして、上記
と同じような作業によりCuを所望の膜厚になるように
形成する。Ti、Cuの厚みは予め材料毎に成膜速度
(スパッタ時間に対する形成膜厚の関係)を見積もって
おき、スパッタ時間により制御する。AlN基板は加熱
してもしなくてもよいが(室温のままでもよい)、Al
N基板と金属膜との密着性を考慮すれば加熱することが
好ましい。
【0020】その後、Ti及びCuのスパッタ膜が形成
された基板をスパッタリング装置から取出し、Cuスパ
ッタ膜上へのCuメッキを引き続き行う。メッキ法とし
ては従来のメッキ法が特に制限無く使用できる。例え
ば、電解Cuメッキを行う場合、メッキ浴中に硫酸銅水
溶液等からなる電解Cuメッキ液に、必要に応じて種々
のレベラー、ブライトナー、ポリマー等の添加剤を加え
て通電することにより表面に露出した下地膜(Cuスパ
ッタ膜)上にCuを析出させメッキすることができる。
電解メッキ液としては上記硫酸銅系やピロ燐酸銅系が一
般的に使用される。また、添加剤としてはN,N−ジメ
チルジチオカルバミン酸系のナトリウム塩等のブライト
ナー;アセトアミド等のレベラー;ポリビニルアルコー
ル等のポリマー等が一般的に使用される。これらの添加
剤は電解メッキにおいて得られるCuメッキ膜の表面光
沢を向上させたり、膜厚を均一にしたりする為に用いら
れる。また、メッキ処理に際しては、形成されるCuメ
ッキ膜の密着性がより向上することから、露出した下地
膜の表面すなわちCuスパッタ膜の表面を過硫酸ナトリ
ウムや硫酸−過酸化水素系のエッチング液で0.1〜
0.5μm程度エッチングして、後にメッキ処理を行な
うのが好適である。
【0021】上記の様にして製造された回路基板は、そ
のままの状態で半導体素子を搭載するためのサブマウン
トや放熱基板として使用することもできるが、これらを
複数積層して(場合によっては、回路パターン形成以前
の導体化されたスルーホールを有するセラミック基板を
積層して)多層回路基板として使用することもできる。
多層回路基板を製造する場合において、上記回路基板を
積層する方法は、ろう材、ハンダ材等の金属を介して接
合する方法であれば、特に限定されず、例えば、活性金
属ろう付法、SQ法などにより行うことができる。
【0022】
【実施例】以下に、本発明を更に具体的に説明するため
に実施例を示すが、本発明はこれらの実施例に限定され
るものではない。尚、以下の実施例及び比較例におい
て、各種物性の評価は以下の(1)〜(5)に示す方法
によって行った。
【0023】(1)レーザー加工により形成されたスル
ーホールの位置精度 AlN基板に形成されたスルーホールのうち、最も離れ
た位置に配置する二つのスルーホールの中心間距離を、
メジャースコープを用いて測定した。測定は、縦横各5
箇所、計10箇所について行い、その平均値と初期設計
値との差を算出した。
【0024】(2)スルーホール内壁面に形成された導
体化膜の膜厚 同時にスパッタ及びメッキあるいはスパッタ及びスポッ
ト溶接した測定専用のAlN基板を板厚が半分になるま
で片面研磨した。金属層の膜厚は、X線マイクロアナラ
イザーにより観察することにより測定した。測定は、任
意のスルーホールについて計20箇所行い、その平均値
をスルーホール内壁面に形成された金属層の膜厚とし
た。
【0025】(3)導体化されたスルーホール及びビア
ホールの電気抵抗 導体化されたスルーホールあるいはビアホールを有する
AlN基板を、幅0.3mmのブレードを用い、ダイシ
ングマシンにてサイズ7.0±0.05mmの小チッ
プ形状に切断し、中央部分に導体化されたスルーホール
あるいはビアホールが1個配置した小チップを作製し
た。小チップの片面を厚み0.3mmの銅板に、Sn
60重量%、Pb40重量%の組成のハンダ材を用いて
ハンダ付けした。導体化されたスルーホールあるいはビ
アホール上に針状のプローブを接触させ、4端子法にて
電気抵抗を測定した。測定は、10チップについて行
い、その平均値を導体化されたスルーホール及びビアホ
ールの電気抵抗値とした。
【0026】(4)AlN基板に形成したスルーホール
内壁と導体化膜及び第二金属層との界面に発生する隙
間、金属層内部に発生する亀裂の有無 この評価は、金属層により完全に埋設されたスルーホー
ル即ちビアホールを有するAlN基板(図1〜3のいず
れも(ii)のタイプ)を用いて行なった。AlN基板をビ
アホールのほぼ中央で切断し、この切断面に鏡面加工を
施した後、金属顕微鏡(×400)により観察し、評価
した。
【0027】(5)AlN基板とスルーホール部に形成
された金属層との密着強度 (4)の評価が終了した基板を用い、さらに該切断面上
にTi/Pt/Auの薄膜を形成後、Niメッキしたピ
ンを金属層で完全に埋設されたスルーホール断面に接触
するように、垂直にハンダ付けした。ピンは、先端が平
坦で、ピン径φ0.2mm、42−アロイ製であり、ハ
ンダ材は、(3)で使用したものと同一組成のものを使
用した。これを、(株)東洋精機製作所製ストログラフ
M2にセットし、ピンを垂直方向に引っ張った際の破壊
強度を測定した。引っ張り速度は、10mm/分とし
た。また、剥離モードは、試験後のピン及び該チップの
破壊面を、実体顕微鏡(×40)、金属顕微鏡(×40
0)及びX線マイクロアナライザーにより観察すること
により調べた。測定は、任意のスルーホールについて計
10箇所行い、その平均値をAlN基板とスルーホール
部に形成された金属層との密着強度とした。
【0028】実施例1 波長266nmのYAGレーザーを用いて、50.8
×0.35mmのAlN基板にレーザー入射側の直径
が約65μmで反対側の直径が約40μmのスルーホー
ルが縦横7.0mmピッチで6×6個並んだものを作製
した。次に、AlN基板の表面粗さがRa≦0.8μm
になるように研磨加工をし、Ra=0.27μm、厚み
=0.25mmの基板を得た。加工後の基板のスルー
ホールのサイズを測定したところ、レーザー入射側の直
径が約60μm、反対側の直径が約45μmであった。
また、スルーホールの位置精度を測定したところ、平均
4.8μm(2〜8μm)であった。
【0029】続いて、この基板の上下両面の全面に第1
層/第2層=Ti:0.7μm/Cu:2.1μmの積
層体からなる薄膜導体化膜をスパッタ法により形成し
た。スルーホール内壁面に形成されたスパッタ膜の膜厚
を測定したところ、Ti、Cu合わせて、約1.0μm
であった。
【0030】次に基板の導体化されたスルーホールの内
壁面にCuメッキ膜を形成するため、当該基板をメッキ
用の基板ホルダーにセットして過硫酸ナトリウム溶液で
前処理後、硫酸銅が入ったメッキ浴へ浸漬した。そして
電極間に3A/dmの電流密度で定電流電源から電流
を供給して電解メッキを該基板表面のCuの厚みが約1
2μmとなるまで行った。メッキ時間は約10分であっ
た。このようにして図1(i)に示すような構造を有す
るAlN回路基板を得た。スルーホール内壁面に形成さ
れた金属層の厚みは、スパッタによるTi/Cu膜及び
メッキによるCu膜合わせて、約10.6μmであっ
た。
【0031】次にこのスパッタによるTi/Cu膜及び
メッキによるCu膜が形成された前記基板を小チップ内
に該スルーホールが1箇所となるように7.0±0.
05mmにダイシングマシンにて切断した。該チップの
電気抵抗(上下面の導通抵抗)を測定したところ、約
4.2mΩであった。
【0032】実施例2 実施例1でメッキ時間を60分に変更した以外は、実施
例1と同様にした。その結果、基板表面のメッキによる
Cu膜の厚みは、約73μmであった。得られた基板の
スルーホール内は、金属層で完全に埋設されており、図
1(ii)に示すような断面構造を有していた。このよう
に、メッキ時間を延長することで、スルーホールの内部
に形成される金属層の厚みを厚くし、最終的にはスルー
ホール内全体が金属層で完全に埋設された状態の所謂金
属ビアホールを作製することも可能である。
【0033】実施例1と同様に電気抵抗を測定したとこ
ろ、2.7mΩであった。AlN基板に形成したスルー
ホール内壁とTi/Cuスパッタ膜さらにはCuメッキ
層との界面に隙間は無く、また、Cuメッキ層内部に亀
裂の発生は無かった。また、AlN基板と金属ビアホー
ルとの密着強度は、9.2kg/mmであり、剥離モ
ードは、全てハンダ内破壊であった。
【0034】実施例3 実施例1で作成した厚み=0.30mmの基板の上下
両面の全面に第1層/第2層/第3層=Ti:0.9μ
m/Pt:1.2μm/Au:2.8μmの積層体から
なる薄膜導体化膜をスパッタ法により形成した。スルー
ホール内壁面に形成されたスパッタ膜の厚みを測定した
ところ、Ti、Pt、Au合わせて、約1.6μmであ
った。
【0035】次に該基板の導体化されたスルーホールの
内壁面にAuメッキ膜を形成するため、当該基板をメッ
キ用の基板ホルダーにセットして過硫酸ナトリウム溶液
で前処理後、シアン化金メッキ浴へ浸漬した。そして電
極間に1.5A/dmの電流密度で定電流電源から電
流を供給して電解メッキを該基板表面のAuの厚みが1
0μmとなるまで行った。メッキ時間は約6分であっ
た。このようにして図2(i)に示す断面構造を有する
AlN基板を得た。スルーホール内壁面に形成された金
属層の厚みは、スパッタによるTi/Pt/Au膜及び
メッキによるAu膜合わせて、約9.6μmであった。
【0036】次にこのスパッタによるTi/Pt/Au
膜及びメッキによるAu膜が形成された前記基板を小チ
ップ内に該スルーホールが1箇所となるように7.0
±0.05mmにダイシングマシンにて切断した。該チ
ップの電気抵抗を測定したところ、約5.8mΩであっ
た。
【0037】実施例4 実施例3でメッキ時間を40分に変更した以外は、実施
例3と同様にした。その結果、基板表面のメッキによる
Au膜の厚みは、64μmであった。得られた基板のス
ルーホール内は、金属層で完全に埋設されており、図2
(ii)に示すような断面構造を有していた。実施例3と
同様に電気抵抗を測定したところ、3.5mΩであっ
た。AlN基板に形成したスルーホール内壁とTi/P
t/Auスパッタ膜さらにはAuメッキ層との界面に隙
間は無く、また、Auメッキ層内部に亀裂の発生は無か
った。AlN基板と金属ビアホールとの密着強度は、
8.4kg/mmであり、剥離モードは、全てハンダ
内破壊であった。
【0038】実施例5 実施例1で作成した厚み=0.30mmの基板の上下
両面の全面に第1層/第2層/第3層=Ti:0.6μ
m/Pt:0.6μm/Ag:2.8μmの積層体から
なる薄膜導体化膜をスパッタ法により形成した。スルー
ホール内壁面のスパッタ膜の厚みを測定したところ、T
i、Pt、Ag合わせて、約1.3μmであった。次に
該基板の導体化されたスルーホール内にAg3.5重量
%、Sn96.5重量%の組成のクリームハンダ材を印
刷し、スポット溶接法により、基板端部のスルーホール
から順番にハンダ材を溶融させた。このようにして図3
(i)に示す断面構造を有するAlN基板を得た。スル
ーホール内壁面に形成された金属層の厚みは、スパッタ
によるTi/Pt/Ag膜及びスポット溶接法によるハ
ンダ層合わせて、約10.2μmであった。
【0039】次にこのスパッタによるTi/Pt/Ag
膜及びスポット溶接によるクリームハンダ層が形成され
た前記基板を小チップ内に該スルーホールが1箇所とな
るように7.0±0.05mmにダイシングマシンに
て切断した。該チップの電気抵抗を測定したところ、約
31.3mΩであった。
【0040】実施例6 実施例5で作製した、スパッタによるTi/Pt/Ag
膜が形成された基板のスルーホール内に実施例5と同一
組成のクリームハンダを充填し、スポット溶接法によ
り、基板端部のスルーホールから順番にハンダ材を溶融
させた。その結果、得られた基板のスルーホール内は、
金属層で完全に埋設されており、図3(ii)に示すよう
な断面構造を有していた。実施例3と同様に電気抵抗を
測定したところ、18.7mΩであった。AlN基板に
形成したスルーホール内壁とTi/Pt/Agスパッタ
膜さらにはクリームハンダ層との界面に隙間は無く、ま
た、クリームハンダ層内部に亀裂の発生は無かった。A
lN基板と金属ビアホールとの密着強度は、7.9kg
/mmであり、剥離モードは、全てハンダ内破壊であ
った。
【0041】比較例1 実施例1で作製した厚み=0.35mmの基板のスル
ーホール内にAg99.1重量%、Pt0.9重量%の
組成のペーストを充填し、150℃で10分間乾燥させ
た後、大気中850℃で10分間焼成した。得られた基
板のスルーホール内壁と金属層との界面には、隙間が発
生していた。次に、該基板の表面粗さがRa≦0.8μ
mになるように研磨加工をし、Ra=0.33、厚み=
0.25mmの基板を得た。加工後の導体化されたス
ルーホールの径は、レーザー入射側の直径が約61μ
m、反対側の直径が約48μmであった。
【0042】続いて、この基板の上下両面の全面に第1
層/第2層/第3層=Ti:0.6μm/Pt:0.6
μm/Au:1.2μmの積層体からなる薄膜導体化膜
をスパッタにより形成した。実施例1同様に電気抵抗を
測定したところ、約72.5mΩであった。AlN基板
に形成したスルーホール内壁とAgペースト層との界面
に隙間が発生していた。AlN基板と金属層との密着強
度は、2.1kg/mmであり、剥離モードは、Al
N基板とペーストで形成した金属層との界面、あるい
は、ペーストで形成した金属層とスパッタにより形成し
た薄膜導体化膜との界面であった。
【0043】比較例2 堀場製作所製遠心粒度分布装置CAPA500で測定し
た沈降法による平均粒径が1.60μmで、比表面積が
2.50m/gであり、比表面積をS(m/g)と
した時に「D(μm)=6/S×3.26」から算出さ
れる平均粒径(D)が0.74μmの窒化アルミニウム
粉末100重量部に焼結助剤として、比表面積12.5
/gの酸化イットリウム粉末5重量部、有機バイン
ダー及び分散剤としてメタクリル酸ブチル15重量部、
可塑剤としてジオクチルフタレート5重量部を添加し、
トルエンを溶剤としてボールミルで混合した。このスラ
リーを脱泡後、ドクターブレード法により厚さ0.4m
mのシート状に成形した。このグリーンシートから長さ
64mm、幅64mmのシートを切り出し、パンチング
法により直径80μmのスルーホールを縦横8.4mm
ピッチで6×6個並んだものを作製し、AlN基板の構
成材と同一のAlN粉末5重量部を添加したタングステ
ンペーストをスルーホール内に充填した。このようにし
て作製したタングステンビアホールを有するグリーンシ
ートを加湿水素中750℃で脱脂し、その後、脱脂体を
窒化アルミニウム製セッターに入れ、乾燥窒素中、18
05℃で6時間加熱することにより、タングステンビア
ホールを有する50.8mm、厚さ=0.32mm
のAlN基板を得た。該AlN基板の表面粗さがRa≦
0.8μmになるように研磨加工をし、Ra=0.24
μm、厚み=0.25mmの基板を得た。加工後の基
板のタングステンビアホールのサイズを測定したとこ
ろ、直径は、表裏両面とも約65μmであった。また、
タングステンビアホールの位置精度を測定したところ、
平均67μm(5〜90μm)であった。
【0044】続いて、この基板の上下両面の全面に第1
層/第2層/第3層=Ti:0.6μm/Pt:0.6
μm/Au:1.2μmの積層体からなる薄膜導体化膜
をスパッタ法により形成した。実施例1と同様に電気抵
抗を測定したところ、約60.6mΩであった。AlN
基板に形成したスルーホール内壁とタングステンビアホ
ールとの界面に隙間は無かったが、タングステンビアホ
ール内部に一部亀裂が発生した。AlN基板とタングス
テンビアホールとの密着強度は、10.1kg/mm
であり、剥離モードは、全てハンダ内破壊であった。
【0045】
【発明の効果】本発明によれば、AlN基板の上下両面
に回路パターンが形成され、両回路パターンが導体化さ
れたスルーホールで電気的に接続された回路基板であっ
て、上下面間の電気抵抗が小さく、さらに上記回路パタ
ーンがスルーホールに強固に密着した回路基板を簡便に
効率よく製造することができる。また、本発明の製造方
法で製造される回路基板においては、スルーホール壁面
と、該壁面に密着する導体化膜との間の密着強度が高
く、さらに導体化膜と第二金属層との間の密着強度も高
い。また、導体化膜及び第二金属層内に亀裂が発生する
ことがないので上下面の導通の信頼性が高い。さらに、
本発明によれば微細な導体化されたスルーホールが複雑
に配置された基板も高精度で製造することも可能であ
る。
【図面の簡単な説明】
【図1】 本図は、本発明の製造方法において製造され
る代表的な回路基板の垂直及び水平断面図である。
【図2】 本図は、本発明の製造方法において製造され
る別の代表的な回路基板の垂直及び水平断面図である。
【図3】 本図は、本発明の製造方法において製造され
る別の代表的な回路基板の垂直及び水平断面図である。
【符号の説明】
100:AlN基板 110:Tiスパッタ膜 120:Cuスパッタ膜 121:Ptスパッタ膜 130:Cuメッキ層 131:Auスパッタ膜 132:Agスパッタ膜 140:Auメッキ層 150:ハンダ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 T X Fターム(参考) 5E317 AA24 BB04 BB11 BB12 BB13 BB14 BB15 BB16 BB17 BB18 CC25 CC32 CC33 CC52 CC60 CD32 GG01 GG11 5E346 AA43 CC19 EE01 FF05 FF06 FF07 FF08 FF09 FF10 FF13 FF14 FF17 GG15 HH07 HH40

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 窒化アルミニウムを主成分とするセラミ
    ック基板の上下両面に回路パターンが形成され、導体化
    されたスルーホールによりこれら両回路パターンが電気
    的に接続された回路基板を製造する方法において、前記
    導体化されたスルーホールの形成を、窒化アルミニウム
    を主成分とするセラミック基板にレーザー加工によりス
    ルーホールを形成した後、該スルーホールの内壁の表面
    上に(a)チタン、クロム、ニッケル−クロム合金、アル
    ミニウム、モリブデン、タングステン、及びセリウムか
    らなる群より選ばれる少なくとも1種の金属からなる
    膜、又は(b)窒化物膜及び金属膜がこの順で積層された
    膜を形成することにより行うことを特徴とする前記回路
    基板の製造方法。
  2. 【請求項2】 レーザー加工により形成されたスルーホ
    ールの内壁の表面上に前記(a)又は(b)の膜を形成する際
    に、同時にセラミック基板の上下面の少なくとも一方の
    表面上にこれら何れかの膜を形成して回路パターンを形
    成することを特徴とする請求項1に記載の製造方法。
  3. 【請求項3】 前記スルーホールの内壁の表面上に形成
    された前記(a)又は(b)の膜上に、更に金属層を形成する
    ことを特徴とする請求項1又は2に記載の製造方法。
  4. 【請求項4】 請求項1乃至3のいずれかに記載の製造
    方法で製造された回路基板を複数積層することを特徴と
    する多層回路基板の製造方法。
JP2002018238A 2002-01-28 2002-01-28 回路基板の製造方法 Pending JP2003218518A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002018238A JP2003218518A (ja) 2002-01-28 2002-01-28 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002018238A JP2003218518A (ja) 2002-01-28 2002-01-28 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2003218518A true JP2003218518A (ja) 2003-07-31

Family

ID=27653662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002018238A Pending JP2003218518A (ja) 2002-01-28 2002-01-28 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2003218518A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147971A (ja) * 2004-11-24 2006-06-08 Dainippon Printing Co Ltd 導電材充填スルーホール基板の製造方法
JP2006313790A (ja) * 2005-05-06 2006-11-16 Matsushita Electric Works Ltd 基板のスルーホール構造
US7888187B2 (en) 2004-11-25 2011-02-15 Tokuyama Corporation Element mounting substrate and method for manufacturing same
JP2011114103A (ja) * 2009-11-26 2011-06-09 Kyocera Corp 配線基板
CN105777210A (zh) * 2016-03-10 2016-07-20 浙江大学 一种氮化铝陶瓷覆铜板及其制备方法
JP2016204228A (ja) * 2015-04-27 2016-12-08 京セラ株式会社 回路基板およびこれを備える電子装置
KR20180017634A (ko) * 2016-08-10 2018-02-21 주식회사 아모센스 고주파 기판과 그 제조 방법
JP2021052193A (ja) * 2020-12-02 2021-04-01 大日本印刷株式会社 貫通電極基板および半導体装置
WO2021210395A1 (ja) * 2020-04-14 2021-10-21 学校法人関西学院 窒化アルミニウム基板の製造方法、窒化アルミニウム基板、及び、レーザー加工により窒化アルミニウム基板に導入された歪層を除去する方法
JP2022130437A (ja) * 2020-12-02 2022-09-06 大日本印刷株式会社 貫通電極基板および半導体装置
US11728243B2 (en) 2016-09-05 2023-08-15 Dai Nippon Printing Co., Ltd. Through electrode substrate and semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147971A (ja) * 2004-11-24 2006-06-08 Dainippon Printing Co Ltd 導電材充填スルーホール基板の製造方法
JP4564343B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 導電材充填スルーホール基板の製造方法
US7888187B2 (en) 2004-11-25 2011-02-15 Tokuyama Corporation Element mounting substrate and method for manufacturing same
JP2006313790A (ja) * 2005-05-06 2006-11-16 Matsushita Electric Works Ltd 基板のスルーホール構造
JP2011114103A (ja) * 2009-11-26 2011-06-09 Kyocera Corp 配線基板
JP2016204228A (ja) * 2015-04-27 2016-12-08 京セラ株式会社 回路基板およびこれを備える電子装置
CN105777210A (zh) * 2016-03-10 2016-07-20 浙江大学 一种氮化铝陶瓷覆铜板及其制备方法
KR20180017634A (ko) * 2016-08-10 2018-02-21 주식회사 아모센스 고주파 기판과 그 제조 방법
KR102378938B1 (ko) * 2016-08-10 2022-03-25 주식회사 아모센스 고주파 기판의 제조 방법
US11728243B2 (en) 2016-09-05 2023-08-15 Dai Nippon Printing Co., Ltd. Through electrode substrate and semiconductor device
WO2021210395A1 (ja) * 2020-04-14 2021-10-21 学校法人関西学院 窒化アルミニウム基板の製造方法、窒化アルミニウム基板、及び、レーザー加工により窒化アルミニウム基板に導入された歪層を除去する方法
JP2021052193A (ja) * 2020-12-02 2021-04-01 大日本印刷株式会社 貫通電極基板および半導体装置
JP7088271B2 (ja) 2020-12-02 2022-06-21 大日本印刷株式会社 貫通電極基板および半導体装置
JP2022130437A (ja) * 2020-12-02 2022-09-06 大日本印刷株式会社 貫通電極基板および半導体装置
JP7239045B2 (ja) 2020-12-02 2023-03-14 大日本印刷株式会社 貫通電極基板および半導体装置

Similar Documents

Publication Publication Date Title
US20090051041A1 (en) Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
KR20160074661A (ko) 열 관리 회로 재료, 이의 제조 방법, 이로부터 형성된 물품
KR101011685B1 (ko) 소자 탑재용 기판의 제조 방법
WO2015164593A1 (en) Metal core printed circuit board with insulation layer
JP4846455B2 (ja) 窒化物セラミックス回路基板の製造方法。
JP2003218518A (ja) 回路基板の製造方法
JP4498678B2 (ja) 基板およびその製造方法
JP2001130986A (ja) 銅メッキセラミックス基板、及びそれを用いたペルチィエ素子、並びに銅メッキセラミックス基板の製造方法
JP2007116169A (ja) 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法
RU2558323C1 (ru) Способ металлизации подложки из алюмонитридной керамики
CN113038710B (zh) 一种陶瓷基板的制作方法
JP2006319314A (ja) 回路基板および回路基板の製造方法
JP2008159969A (ja) 回路基板、電子装置および回路基板の製造方法
JP2003124408A (ja) 放熱性基板
JP2006066658A (ja) 回路基板の製造方法
JP2005019645A (ja) 回路パターン形成方法及び該形成方法を用いて回路パターンが形成された回路板
JP2000154081A (ja) セラミックス部品およびその製造方法
JP2000031638A (ja) ダイヤモンドプレートに導電性貫通孔を形成する方法およびダイヤモンドプレート
JP3954912B2 (ja) セラミック回路基板の製造方法
JP4721533B2 (ja) セラミック回路基板
CN114364134A (zh) 一种具有pin结构的基板及其制作方法
JPH0466688B2 (ja)
JPH02208033A (ja) 回路基板用セラミックス板
JPS61140195A (ja) セラミツク配線基板の製法
CN116347778A (zh) 一种嵌入式覆铜陶瓷基多层板的制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040628

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061012

A02 Decision of refusal

Effective date: 20061115

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070306

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20070502

Free format text: JAPANESE INTERMEDIATE CODE: A912