KR102378938B1 - 고주파 기판의 제조 방법 - Google Patents

고주파 기판의 제조 방법 Download PDF

Info

Publication number
KR102378938B1
KR102378938B1 KR1020160101768A KR20160101768A KR102378938B1 KR 102378938 B1 KR102378938 B1 KR 102378938B1 KR 1020160101768 A KR1020160101768 A KR 1020160101768A KR 20160101768 A KR20160101768 A KR 20160101768A KR 102378938 B1 KR102378938 B1 KR 102378938B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
layer
ceramic
substrate
bonding
Prior art date
Application number
KR1020160101768A
Other languages
English (en)
Other versions
KR20180017634A (ko
Inventor
이지형
김철남
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020160101768A priority Critical patent/KR102378938B1/ko
Publication of KR20180017634A publication Critical patent/KR20180017634A/ko
Application granted granted Critical
Publication of KR102378938B1 publication Critical patent/KR102378938B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Ceramic Products (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명의 일 실시예에서는 제1 세라믹 기재, 본딩층에 의해 상기 제1 세라믹 기재에 접합된 제2 세라믹 기재, 상기 제1 및 제2 세라믹 기재를 연통시키는 적어도 하나의 비아홀, 상기 제1 세라믹 기재의 표면, 상기 제2 세라믹 기재의 표면 그리고 상기 비아홀에 걸쳐 형성된 필러층, 상기 필러층에 의해 상기 제1 세라믹 기재에 접합된 제1 금속판, 상기 필러층에 의해 상기 제2 세라믹 기재에 접합된 제2 금속판을 포함하고, 상기 제1 금속판은 상기 필러층에 의해 상기 제2 금속판에 전기적으로 연결된 고주파 기판을 개시한다.

Description

고주파 기판의 제조 방법{Manufacturing Method of Substrate for High Frequency}
본 발명은 전기 자동차처럼 대전압 대전류를 제어하는 반도체 디바이스에 사용되는 고주파 기판과 이의 제조 방법에 관한 것이다.
고주파 기판은 세라믹 기재의 양 면에 브레이징 재료인 필러 페이스트(filler paste)를 인쇄하고 전극인 동박을 브레이징 접합하여 제작하는 것이 일반적이다.
사용 용도에 따라, 세라믹 기재를 만드는 재질이 다른데, 일 예로 높은 방열 특성을 요구하는 경우에는 질화알루미늄(AlN)이 사용되고, IGBT(insulated gate bipolar mode transistor)처럼 차량에 사용되는 대용량 고주파 기판은 높은 내구성을 가져야 하기 때문에 질화규소(Si3N4)를 사용한다.
이 질화규소는 비산화물 세라믹으로 높은 강도를 갖고 온도 변화를 되풀이 해도 좀처럼 파괴되지 않는 장점이 있으나, 희귀 금속이라 구하기가 쉽지 않으며, 때문에 가격이 높다는 단점이 있다. 일 예로, 질화규소의 가격은 질화알루미늄과 비교했을 때 약 15배 ∼ 20배 정도 높은 가격이다.
이 같은 이유로, 값비싼 질화규소를 대신해서 값싼 질화알루미늄을 가지고 IGBT용 고주파 기판을 제작하려는 시도가 있어 왔다.
그리고, 대용량 반도체 디바이스에서는 온도 싸이클을 반복하면 높은 열이 발생되므로, 발생된 열을 안정적으로 내보내야 신뢰성있게 소자가 동작을 한다. 또한 대용량 반도체 기판은 대전압 대전류를 제어하다 보니 안정직인 그라운드(GND)가 필수적이다.
한국 등록등록 제10-1108454호
본 발명은 상기와 같은 점을 감안하여 안출된 것으로, 값싼 세라믹 소재를 이용해서 고강도 및 대용량 고주파 기판을 제작하는데 있다.
본 발명의 다른 목적은 동작 중 발생하는 열을 안정적으로 배출하고, 그라운드(GND)를 확보하는데 있다.
본 발명의 일 실시예에서는 제1 세라믹 기재, 본딩층에 의해 상기 제1 세라믹 기재에 접합된 제2 세라믹 기재, 상기 제1 및 제2 세라믹 기재를 연통시키는 적어도 하나의 비아홀, 상기 제1 세라믹 기재의 표면, 상기 제2 세라믹 기재의 표면 그리고 상기 비아홀에 걸쳐 형성된 필러층, 상기 필러층에 의해 상기 제1 세라믹 기재에 접합된 제1 금속판 및 상기 필러층에 의해 상기 제2 세라믹 기재에 접합된 제2 금속판을 포함하고, 상기 제1 금속판은 상기 필러층에 의해 상기 제2 금속판에 연결된 고주파 기판을 개시한다.
상기 필러층은 은(Ag), 또는 은(Ag)과 구리(Cu)의 합금일 수 있다.
상기 비아홀은 상기 필러층에 의해 완전히 채워질 수 있다.
상기 제1 세라믹 기재와 상기 제2 세라믹 기재는 동일한 질화알루미늄(AlN)일 수 있다.
본 발명의 다른 실시예에서는 제1 세라믹 기재와 제2 세라믹 기재를 접합하는 단계, 상기 제1 세라믹 기재와 상기 제 세라믹 기재를 연통하는 적어도 하나의 비아홀을 형성하는 단계, 상기 제1 세라믹 기재의 표면, 상기 제2 세라믹 기재의 표면 그리고 상기 비아홀에 걸쳐 필러층을 형성하는 단계, 상기 필러층을 통해 상기 제1 세라믹 기재와 상기 제2 세라믹 기재에 각각 금속판을 브레이징 접합하는 단계를 포함한다.
상기 제1 및 제2 세라믹 기재를 접합하는 단계는, 알루미늄(Al) 호일(foil)을 상기 제1 및 제2 세라믹 기재 사이에 위치시키고, 열 처리하는 단계를 포함할 수 있다.
상기 제1 및 제2 세라믹 기재를 접합하는 단계는,
상기 제1 및 제2 세라믹 기재 각각의 한 면에 스퍼터링법으로 티타늄(Ti)과 구리(Cu)를 순차적으로 적층해 시드층을 형성하는 단계, 상기 시드층 위에 전해 도금법으로 은(Ag), 구리(Cu), 은(Ag)을 순차적으로 적층해 메탈층을 형성하는 단계, 그리고, 상기 메탈층을 열 처리해 상기 제1 및 제2 세라믹 기재를 브레이징 접합한다.
상기 필러층을 형성하는 단계는, 상기 제1 및 제2 세라믹 기재의 표면 그리고 상기 비아홀의 벽면에 동시에 스퍼터링법으로 티타늄(Ti)과 구리(Cu)를 순차적으로 적층하는 과정과, 적층된 구리(Cu) 위에 전해 도금법으로 은(Ag), 구리(Cu), 은(Ag)을 순차적으로 적층하는 과정을 포함한다.
본 발명의 바람직한 한 형태에서는, 값이 싼 2장의 AlN 세라믹 기재가 접합되어 있고, 비아홀이 접합된 AlN 세라믹 기재를 연통하도록 형성되는 한편, 합금인 필러층이 금속판을 세라믹 기재에 접합시키고, 또한 비아홀을 채워 금속판을 전기적으로 연결시키고 있다. 따라서, 금속판이 높은 결합력으로 세라믹 기재에 접합됨과 동시에 필러층이 세라믹 기재의 양쪽 표면 그리고 비아홀에 걸쳐 형성되어 있어 안정적인 그라운드(GND)를 확보하는 것이 가능하다. 또한 금속판이 이 같은 필러층에 의해 연결되어 있어 기판에서 발생한 열을 외부로 전달하는 통로로 기능해 방열 효과를 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 고주파 기판을 분해해 보여주는 도면이다.
도 2는 도 1의 I-I'선을 따라 절단한 단면 모습을 보여주는 도면이다.
도 3은 도 2의 "A" 부분을 확대해서 보여주는 도면이다.
도 4는 본 발명의 일 실시예에 따른 고주파 기판의 제조 방법을 설명하는 도면이다.
도 5는 S11 단계를 모식적으로 설명하는 도면이다.
도 6은 전해 도금법에 의해 필러층이 만들어지는 과정을 모식적으로 설명하는 도면이다.
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
이하, 첨부한 도면을 참조로 본 발명의 바람직한 실시예를 설명한다. 도 1은 본 발명의 일 실시예에 따른 고주파 기판의 분해 사시도이고, 도 2는 도 1의 I-I'선을 따라 절단한 단면 모습을 보여주는 도면이다.
이 도면들을 참조하면, 본 발명의 일 실시예에 따른 고주파 기판(10)은 동종(同種)의 세라믹 기재(11, 13)가 본딩층(17)에 의해 접합되어 있고, 접합된 세라믹 기재(11, 13) 위, 아래에 금속판(15a, 15b)이 부착된 모습을 갖는다. 금속판(15a, 15b)은 비아홀(H)을 채우고 있는 필러층(19)에 의해 서로 전기적으로 연결되어 있다.
접합된 세라믹 기재 중 전면 쪽에 위치하는 제1 세라믹 기재(11)는 바람직한 한 형태에서 대중적으로 많이 사용되고 값싼 세라믹 물질인 AlN으로 제조된 것이다. 선택적으로, AlN을 대신해서 세라믹 기재(11)는 알루미나(Al2O3), ZTA(Zirconia Toughened Alumina )처럼 많이 알려진 세라믹 물질로 제조된 것일 수 있다. 이하 설명에서는 특별한 제한이 없는 한 제1 세라믹 기재(11)는 AlN으로 제조된 것을 예시한다.
제1 세라믹 기재(11)는 예를 들면, 50mm×30mm, 두께 200 ∼ 300(um)의 크기로 만들어져 있다.
다음으로, 제1 세라믹 기재(11)에 접합되어 있는 제2 세라믹 기재(13) 역시 AlN 세라믹 기재(11)와 동종(同種)인 AlN으로 제조된 것으로, 마찬가지로 50mm×30mm, 두께 200 ∼ 300(um)의 크기를 갖는다.
잘 알려진 바처럼, AlN은 열팽창 계수가 약 4.8ppm/K이고, 열전도도는 약 200(W/mK)로, 열전도성은 좋으나 강성이 낮아 대용량 고주파 기판에 사용하는데 한계가 있었다. 그러나 이 실시예에서는 이처럼 동종의 AlN 세라믹 기재(11, 13)를 접합시켜 대용량 고주파 기판에서도 사용할 수 있도록 구성한다.
또한, 이처럼 동종의 AlN 세라믹 기재를 겹쳐 사용하기 때문에, 열적 팽창과 수축을 반복하는 온도 사이클에서도 기판이 휘어지는 것을 방지한다.
이 두 AlN 세라믹 기재(11, 13)는 본딩층(17)에 의해 서로 접합되는데, 바람직한 한 형태에서 이 본딩층(17)은 알루미늄(Al) 또는 구리(Cu)와 은(Ag)의 합금으로 만들어진다.
Al은 AlN 세라믹 기재(11, 13)와 접합성이 좋아 세라믹과 금속을 접합시키는 시드 레이어(seed layer)를 추가로 형성하지 않고 두 AlN 세라믹 기재(11, 13)를 바로 접합시킬 수 있다. 또한 Al은 융점이 650℃ ∼ 700℃ 정도로 낮기 때문에, 저온 브레이징(brazing)이 가능한 장점이 있다.
도 1에서는 본딩층(17)이 Al 호일(foil)이나 필름, 또는 Al 페이스트(paste)를 인쇄하고 소성해 만들어서 재질이 Al인 경우를 예시하고 있다.
다른 형태로, 본딩층(17)은 시드층(미도시)과, 상기 시드층 위로 은과 구리Ag-Cu합금 또는 Al로만 이뤄진 메탈층(미도시)을 포함하도록 구성되는 것도 가능하다.
이 같은 구조의 본딩층(17)은 두 AlN 세라믹 기재(11, 13)가 브레이징 접합하는 과정에서 두 금속이 합금 형태로 만들어진 것이어서, Al 호일을 사용하는 경우와 비교해서 제1 및 제2 세라믹 기재(11, 13)를 신뢰성 있게 접합시킬 수 있다.
본딩층(17)은 바람직한 한 형태에서, 두 AlN 세라믹 기재(11, 13) 위에 형성되는 Ti, Cu의 2층 층상 구조의 시드층과 이 시드층 위로 Ag, Cu, Ag의 3층 층상 구조로 형성된 메탈층이 브레이징 과정에서 Cu, Ag가 서로 용융 결합해 Cu-Ag 합금을 형성하게 된다.
비아홀(H)은 두 AlN 세라믹 기재(11, 13)를 연통해 두 금속판(15a, 15b)을 각각 노출시키도록 형성되어 있고, 내부는 필러층(19)이 채우고 있다.
비아홀(H)의 크기나 개수는 필요에 따라 결정되는데, 바람직한 한 형태에서 비아홀(H)의 크기는 50(um) ∼ 150 (um)이고, 단면 모양이 원형을 이룬다. 이 비아홀(H)은 레이저를 AlN 세라믹 기재(11, 13)에 조사해서 형성될 수 있다.
두 금속판(15a, 15b)은 비아홀(H)에 채워진 필러층(19)에 의해 서로 전기적으로 연결되므로, 넓은 면적의 그라운드(GND)를 형성하는 것이 가능하고, 또한 기판(10)에서 발생된 열을 배출하는 통로로 작용해 효과적으로 열을 배출할 수 있도록 한다.
비아홀(H)을 채우고 있는 필러층(19)은 비아홀(H) 외에 AlN 세라믹 기재(11, 13) 각각의 표면에 걸쳐서도 형성되고, 두 금속판(15a, 15b)을 AlN 세라믹 기재(11, 13)에 접합시키고 있다.
이처럼 이 실시예의 필러층(19)은 AlN 세라믹 기재(11, 13) 각각의 표면 그리고 비아홀(H)에 걸쳐 형성되어 있기 때문에, AlN 세라믹 기재(11, 13)에 위해 물리적으로 나눠져 있는 두 금속판(15a, 15b)을 전기적으로 연결시키는 것이 가능하다.
도 3은 도 2의 “A” 부분을 확대해서 보여주는 것으로, 필러층(19)을 설명하는 도면이다.
도 3을 참조하면, 바람직한 한 형태에서, 필러층(19)은 Ag와 Cu의 합금 또는 Al 재질로 구성될 수 있다. 도 3에서는 필러층(19)이 Ag와 Cu의 합금으로 구성된 것을 예시한다. 이 필러층(19)은 후술하는 제조 방법에서 설명되는 바처럼, 층상 구조를 갖는 시드층(19a) 및 메탈층(19b)을 포함하며, 층상구조를 가지고 있던 것이 브레이징 과정에서 용융되었다 냉각되면서 만들어지기 때문에 호피 무늬를 갖게 된다. 선택적으로, 필러층(19)은 경제적인 면을 고려해서 Al 재질만으로 구성되는 것도 가능하다.
다음으로, 제1 세라믹 기재(11) 위와 제2 세라믹 기재(13) 아래로는 각각 금속판(15a, 15b)이 접합되어 있다.
이 금속판(15a, 15b)은 바람직한 한 형태에서 알루미늄(Al) 또는 구리(Cu)로 제조된 것이다.
금속판(15a, 15b)은 두 세라믹 기재(11, 13)와 마찬가지로 50mm×30mm, 두께 200 ∼ 300(um)의 크기를 갖는다. 그리고, 금속판(15a, 15b)은 필러층(19)을 통해 두 세라믹 기재(11, 13)에 각각 접합되어 있고, 또한 비아홀(H)을 채우고 있는 필러층(19)에 의해 서로 전기적으로 연결되어 있다.
전면에 위치하는 Cu 금속판(15a)은 그라운드(GND)를 형성하는 회로 패턴을 이루는 홈(G)을 포함하도록 구성된다. 이 홈(G)은 에칭 공정을 통해 Cu 금속판(15a)에 만들어진다.
이하, 상술한 구조의 고주파 기판을 제조하는 방법에 대해서 도 4를 참조로 설명한다. 도 4는 본 발명의 일 실시예에 따른 고주파 기판을 제조하는 방법을 설명하는 흐름도이다. 도 1 및 도 2를 결부해서 본 발명의 일 실시예에 따른 고주파 기판을 제조하는 방법을 설명한다.
본 발명의 일 실시예에 따른 고주파 기판의 제조 방법은, 동종의 세라믹 기재를 접합하는 단계(S11), 비아홀 형성하는 단계(S13), 필러층 형성하는 단계(S15), 브레이징 접합하는 단계(S17)를 포함한다.
S11 단계에서는 본딩층(17)을 이용해서 제1 세라믹 기재(11)와 제2 세라믹 기재(13)를 접합시킨다.
바람직한 한 형태에서, S11 단계는 그린 시트(소정 전 세라믹 기재)를 절단하고, 이물질을 제거하는 세정 과정을 포함할 수 있다.
그린 시트의 절단은 레이져 스크라이빙에 의해 진행될 수 있고, 이 과정을 통해 그린 시트가 원하는 사이즈로 재단된다. 세정은 클린징 용액(알코올, 아세톤, 순수물이 일정 조성으로 섞여 있는)에 재단된 그린 시트를 5분 내지 20분 동안 침지하고, 이를 고온(약 600℃)에서 열처리하는 방식으로 이뤄진다.
도 5의 (A)는 Al 재질로 만들어진 호일 또는 시트를 이용해 2장의 그린 시트를 접합시키는 방법을 모식적으로 설명한다.
이 도면을 참조하면, 재단된 2장의 그린 시트(GS1, GS2) 사이에 Al 호일(31)을 위치시킨 상태에서, 이들을 Al의 융점(약, 663℃) 이상으로 가열한 후 냉각시켜 그린 시트(GS1, GS2)를 소성한다. 이 과정에서, Al 호일이 용융되었다 냉각되면서 본딩층(17)이 만들어지고, 또한 그린 시트의 표면과 반응해 알루미늄 산화물, 일 예로 Al2O3가 형성되면서 접합이 이뤄진다.
대안으로, Al 페이스트를 인쇄하고 소성하는 것에 의해서 그린 시트(GS1, GS2)를 접합시키는 것도 가능하다.
또는, Al 호일을 대신해서 전해 도금법을 이용해 2장의 그린 시트(GS1, GS2)를 접합시키는 것도 가능하다. 도 5의 (B)는 전해 도금법을 이용해 2장의 그린 시트를 접합시키는 방법을 모식적으로 설명한다.
바람직한 한 형태에서 Ti, Cu 2층의 층상 구조를 갖는 시드층(41a)이 그린 시트(GS1, GS2)의 한 면에만 각각 형성된다. 이 시드층(41a)은 바람직한 한 형태에서, 스퍼터링법에 의해 만들어진다. 시드층(41a)은 세라믹과 접합성이 우수한 티타늄(Ti)으로 이뤄진 Ti층(411)과 금속과 결합이 잘 되는 Cu로 이뤄진 Cu층(413)을 포함한다. Ti층(411)의 두께는 대략 0.1 ∼ 0.3 (um), Cu층(413)의 두께는 대략 0.3∼ 0.7 (um)이다.
선택적으로, Cu층(413)은 Al, Cu, Ni, Ti-W, Ag, Au, Pb, Sn과 같은 금속 물질이 이용될 수도 있다.
그리고, 이 시드층(41a) 위로는 3층 구조의 메탈층(41b)이 만들어진다. 이 메탈층(41b)은 바람직하게 시드층(41a)을 매개로 전해 도금법에 의해 만들어진다.
제1층(415)은 2 내지 5(um) 두께를 가지며 재질은 Ag, 제2층(417)은 2 내지 5(um) 두께를 가지며 재질은 Cu, 제3층(419)은 2 내지 5(um) 두께를 가지며 재질은 Ag로 만들어진다.
바람직한 한 형태에서, 메탈층(41b)을 이루는 Ag와 Cu의 함량비는 6:4 ∼ 7:3 인 것이 바람직하다. 이 같은 함량비를 가질 때, 시드층(41a)과 메탈층(41b)의 접합력이 가장 우수하다.
이처럼 각 그린 시트(GS1, GS2)에 전해 도금을 실시한 후 메탈층(41b)이 서로 마주하도록 그린 시트(GS1, GS2)를 적층하고, Cu-Ag의 공융점으로 가열한 후 냉각한다. 그럼, 메탈층(41b)이 융융되었다 냉각되면서 Cu-Ag 합금을 형성하면서 접합이 이뤄진다.
이 전해 도금법으로 2장의 그린시트(GS1, GS2)를 접합하는 것은 Al 호일과 비교해서 합금을 이용해 접합이 형성되므로 더 높은 접합력을 얻을 수 있는 장점이 있다.
다음으로, S13 단계에서는 본딩층(17)에 의해 서로 접합된 제1 및 제2 세라믹 기재(11, 13)에 레이저를 조사해서 비아홀(H)을 형성한다. 레이저 조사에 의해 형성된 비아홀(H)은 단면 모양이 원형이고, 크기는 50(um) ∼ 150 (um)로, 여러 가지 변수에 따라 그 크기 및 개수가 정해진다.
다음으로, S15 단계에서는 접합된 제1 세라믹 기재(11)의 표면(CA2), 제2 세라믹 기재(13)의 표면(CA1), 그리고 비아홀(H)의 벽면(VH)에 걸쳐 필러층(41)을 형성한다.
바람직한 한 형태에서, 필러층(41)은 전해 도금법에 의해서 만들어진다. 상술한 본딩층(17)을 형성하는 방법에서 설명한 바와 동일하게, 전해 도금법에 의해 만들어지는 필러층(41)은 Ti, Cu의 2층 층상 구조를 갖는 시드층(41a)과 Ag, Cu, Ag의 3층 층상 구조를 갖는 메탈층(41b)을 포함한다. 이 필러층(41)에 대한 층상 구조는 상술한 본딩층(17)의 설명으로 대신한다.
한편, 도 6은 전해 도금법에 의해 필러층(41)이 만들어지는 과정을 모식적으로 보여준다.
도 6의 (A)에서 도시하는 바차럼, 스퍼터링법으로 접합된 제1 세라믹 기재(11)의 표면(CA2), 제2 세라믹 기재(13)의 표면(CA1), 그리고 비아홀(H)의 벽면(VH)에 걸쳐 시드층(41a)이 형성된다. 스퍼터링법에 의해 만들어지는 시드층(41a)은 약 1um 두께를 가지며며, 제1 세라믹 기재(11)의 표면(CA2), 제2 세라믹 기재(13)의 표면(CA1), 그리고 비아홀(H)의 벽면(VH)에 형성되는 시드층(41a)은 모두 연결된 형태로 층이 만들어진다.
그리고, 도 6의 (B)에서 도시하는 바처럼, 전해 도금법에 의해 메탈층(41b)이 시드층(41a) 위로 형성된다. 전해 도금법에 의해 만들어지는 층은 한번에 비아홀을 채울 정도로 두껍지 않으므로, Ag, Cu를 반복적으로 적층해 비아홀(H)을 메탈층(41b)으로 채우는 것이 바람직하다.
다음으로, S17 단계는 이처럼 형성된 필러층(19)으로 제1 및 제2 세라믹 기재(11, 13)와 Cu 금속판을 접합하는 과정이다.
제1 세라믹 기재(11)의 표면(CA2), 제2 세라믹 기재(13)의 표면(CA1) 위에 각각 CU 금속판을 맞닿도록 적층시킨 상태에서, Ag-Cu의 공용점 이상이고, Cu의 융점보다는 낮은 온도, 약 780℃의 온도로 가열해 제1 및 제2 세라믹 기재(11, 13)에 CU 금속판을 브레이징 접합시킨다.
이상의 설명에서는 금속판이 Cu로 만들어진 것을 예시하나, 경제적인 면을 고려하면 금속판은 Al로 만들어지는 것이 바람직하다.
그리고, 이처럼 금속판이 Al 재질이면 필러층을 구성하는 메탈층 역시 Al 재질인 것이 바람직하다.
이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당 업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능함은 물론이고, 본 발명의 권리범위는 첨부한 특허청구 범위에 기초하여 해석되어야 할 것이다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. AlN 재질의 제1 세라믹 기재와 제2 세라믹 기재를 접합하는 단계;
    접합된 상기 제1 세라믹 기재와 상기 제2 세라믹 기재를 동심으로 관통하는 적어도 하나의 비아홀을 형성하는 단계;
    상기 제1 세라믹 기재의 표면, 상기 제2 세라믹 기재의 표면 그리고 상기 비아홀의 내부에 필러층을 형성하는 단계; 그리고,
    상기 제1 세라믹 기재의 표면과 상기 제2 세라믹 기재의 표면에 노출된 필러층을 통해 상기 제1 세라믹 기재와 상기 제2 세라믹 기재에 각각 금속판을 브레이징 접합하는 단계;를 포함하고,
    상기 제1 및 제2 세라믹 기재를 접합하는 단계는,
    상기 제1 및 제2 세라믹 기재 각각의 한 면에 스퍼터링법으로 티타늄(Ti)과 구리(Cu)를 순차적으로 적층해 시드층을 형성하는 단계;
    상기 시드층 위에 전해 도금법으로 은(Ag), 구리(Cu), 은(Ag)을 순차적으로 적층해 3개 층의 메탈층을 형성하는 단계; 그리고,
    상기 메탈층을 열 처리해 상기 제1 및 제2 세라믹 기재를 브레이징 접합하는 고주파 기판의 제조 방법.
  8. 제7항에 있어서,
    상기 메탈층을 형성하는 Ag와 Cu의 함량비는 6:4~7:3인 것을 특징으로 하는 고주파 기판의 제조 방법.


KR1020160101768A 2016-08-10 2016-08-10 고주파 기판의 제조 방법 KR102378938B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160101768A KR102378938B1 (ko) 2016-08-10 2016-08-10 고주파 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160101768A KR102378938B1 (ko) 2016-08-10 2016-08-10 고주파 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180017634A KR20180017634A (ko) 2018-02-21
KR102378938B1 true KR102378938B1 (ko) 2022-03-25

Family

ID=61524683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160101768A KR102378938B1 (ko) 2016-08-10 2016-08-10 고주파 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR102378938B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210157986A (ko) * 2020-06-23 2021-12-30 주식회사 아모센스 하이브리드 베이스 플레이트 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2563809B2 (ja) 1987-09-28 1996-12-18 京セラ株式会社 半導体用窒化アルミニウム基板
JP3194791B2 (ja) 1992-06-22 2001-08-06 株式会社東芝 セラミックス回路基板
JP2003218518A (ja) * 2002-01-28 2003-07-31 Tokuyama Corp 回路基板の製造方法
JP2003318330A (ja) 2002-02-25 2003-11-07 Kyocera Corp セラミック回路基板
JP2010120034A (ja) * 2008-11-18 2010-06-03 Nhk Spring Co Ltd ろう付方法及びその方法による接合部材
JP4551040B2 (ja) * 2001-11-20 2010-09-22 日本特殊陶業株式会社 積層電子部品の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02102175A (ja) * 1988-10-12 1990-04-13 Hitachi Ltd セラミックスの複合体及び製法
JPH05117842A (ja) * 1991-10-25 1993-05-14 Ulvac Japan Ltd 金属とセラミツクスの接合法
JPH0613726A (ja) * 1992-06-26 1994-01-21 Toshiba Corp セラミックス回路基板
JP3445511B2 (ja) * 1998-12-10 2003-09-08 株式会社東芝 絶縁基板、その製造方法およびそれを用いた半導体装置
KR20110124372A (ko) 2004-04-05 2011-11-16 미쓰비시 마테리알 가부시키가이샤 Ａｌ／ＡｌＮ 접합체, 전력 모듈용 기판 및 전력 모듈, 그리고 Ａｌ／ＡｌＮ 접합체의 제조 방법
KR101493642B1 (ko) * 2012-02-28 2015-02-13 미노요교 가부시키가이샤 충격 흡수 부재 및 그 제조 방법
CN105706231A (zh) * 2013-10-24 2016-06-22 罗杰斯公司 热管理电路材料、其制造方法以及由其形成的制品
KR102496718B1 (ko) * 2016-03-08 2023-02-07 주식회사 아모센스 복층구조를 가지는 금속기판 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2563809B2 (ja) 1987-09-28 1996-12-18 京セラ株式会社 半導体用窒化アルミニウム基板
JP3194791B2 (ja) 1992-06-22 2001-08-06 株式会社東芝 セラミックス回路基板
JP4551040B2 (ja) * 2001-11-20 2010-09-22 日本特殊陶業株式会社 積層電子部品の製造方法
JP2003218518A (ja) * 2002-01-28 2003-07-31 Tokuyama Corp 回路基板の製造方法
JP2003318330A (ja) 2002-02-25 2003-11-07 Kyocera Corp セラミック回路基板
JP2010120034A (ja) * 2008-11-18 2010-06-03 Nhk Spring Co Ltd ろう付方法及びその方法による接合部材

Also Published As

Publication number Publication date
KR20180017634A (ko) 2018-02-21

Similar Documents

Publication Publication Date Title
JP6323522B2 (ja) 冷却器付パワーモジュール用基板
US8299604B2 (en) Bonded metal and ceramic plates for thermal management of optical and electronic devices
CN102574361A (zh) 层合材料及其制造方法
JP2009065144A (ja) パワーモジュール用基板及びその製造方法並びにパワーモジュール
JP6473599B2 (ja) セラミックス金属接合体およびこれを用いた回路基板
KR20210047332A (ko) 전기, 특히 전자, 부품을 위한 캐리어 기판 및 캐리어 기판의 제조 방법
KR20180037865A (ko) 세라믹 기판 및 세라믹 기판 제조 방법
JP2006100640A (ja) セラミックス回路基板及びこれを用いたパワー半導体モジュール
KR102378938B1 (ko) 고주파 기판의 제조 방법
JP2017028044A (ja) 半導体レーザ装置及び半導体レーザ装置の製造方法
JP6227877B2 (ja) チップ抵抗器、およびチップ抵抗器の製造方法
JP7238985B2 (ja) 半導体装置及び半導体装置の製造方法
KR20180052449A (ko) 세라믹 기판 및 그 제조 방법
KR102681713B1 (ko) 고주파 기판과 그 제조 방법
JP2015191950A (ja) 半導体装置
JP5614127B2 (ja) パワーモジュール用基板及びその製造方法
JP6819385B2 (ja) 半導体装置の製造方法
JP7400109B2 (ja) 金属－セラミック基板を生産する方法及びそのような方法によって生産された金属－セラミック基板
WO2016060079A1 (ja) 冷却器付パワーモジュール用基板及びその製造方法
US20150287661A1 (en) Heat management in electronics packaging
WO2021172178A1 (ja) 電子部品搭載用パッケージおよび電子装置
US20230326828A1 (en) Power module and manufacturing method therefor
JP7398565B2 (ja) 金属－セラミック基板を生産する方法及びそのような方法によって生産された金属－セラミック基板
JP5303936B2 (ja) パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法
JP5691580B2 (ja) パワーモジュール用基板の製造装置および製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant