JP2006147971A - 導電材充填スルーホール基板の製造方法 - Google Patents

導電材充填スルーホール基板の製造方法 Download PDF

Info

Publication number
JP2006147971A
JP2006147971A JP2004338491A JP2004338491A JP2006147971A JP 2006147971 A JP2006147971 A JP 2006147971A JP 2004338491 A JP2004338491 A JP 2004338491A JP 2004338491 A JP2004338491 A JP 2004338491A JP 2006147971 A JP2006147971 A JP 2006147971A
Authority
JP
Japan
Prior art keywords
hole
conductive material
filled
substrate
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004338491A
Other languages
English (en)
Other versions
JP4564343B2 (ja
Inventor
Shigeki Nakajo
茂樹 中條
Koichi Nakayama
浩一 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004338491A priority Critical patent/JP4564343B2/ja
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to PCT/JP2005/020823 priority patent/WO2006057175A1/ja
Priority to EP05806324.9A priority patent/EP1830614B1/en
Priority to KR1020077011580A priority patent/KR100934913B1/ko
Priority to CN2005800400605A priority patent/CN101066004B/zh
Priority to US11/791,593 priority patent/US7918020B2/en
Publication of JP2006147971A publication Critical patent/JP2006147971A/ja
Priority to US12/903,319 priority patent/US8196298B2/en
Application granted granted Critical
Publication of JP4564343B2 publication Critical patent/JP4564343B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 スルーホール内に充填された導電材に空隙部のない導電材充填スルーホール基板を製造するための製造方法を提供する。
【解決手段】 スルーホールを備えたコア基板12の一方の面に下地導電層15を形成し、この下地導電層を給電層として電解めっきによりスルーホール内に一方向から導電材16を析出、成長させて、空隙部を生じることなく導電材をスルーホール内に充填して導電材充填スルーホール基板を製造する。
【選択図】 図１

Description

本発明は、導電材充填スルーホール基板の製造方法に係り、特に半導体チップを搭載するための多層配線基板等の高密度配線基板の形成を可能とする導電材充填スルーホール基板の製造方法に関する。
近年、電子機器の高機能化、小型化、軽量化が進む中で、半導体パッケージの小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求がますます強くなっている。このため、ＬＳＩを直接プリント配線基板に実装したり、あるいはＣＳＰ(Chip Size Package)、ＢＧＡ(Ball grid Array)をプリント配線基板に実装するようになってきた。そして、プリント配線基板も高密度化に対応するために、配線およびビアを１層づつ電気絶縁層を介してコア基板に多層に積み上げていくビルドアップ法で製作した多層配線基板を使用するようになってきた。
従来の一般的なビルドアップ多層配線基板では、絶縁基板にドリルでスルーホールを設け、このスルーホール内側に金属めっきを施し、スルーホール内に樹脂または導電性ペーストを充填して形成された導電材充填スルーホール基板が使用されていた（特許文献１）。この導電材充填スルーホール基板は、スルーホールを介して表裏が導通されたものであり、この導電材充填スルーホール基板上に配線を電気絶縁層を介して多層に積み上げることで多層配線基板が作製されていた。また、最近では、樹脂を充填したスルーホールに蓋めっき（スルーホールの開口部分を塞ぐようにめっき層を形成すること）を行い、上記の蓋めっき部分の直上にビアを配置し、さらに、このビア上にビアを配置するスタック構造の多層配線基板が開発されている（特許文献２）。
特開平９−１３００５０号公報 特開２００３−２３２５１号公報
しかし、従来のスルーホールの形成はドリル加工で行っていたため、スルーホールの開口径はドリル径よりも小さくすることができず、微細なドリルを用いたドリル加工では、ドリルの破損頻度が高いものであった。このため、スルーホールの微細化が困難であり、配線設計の自由度が限定されるという問題があった。
また、樹脂を充填したスルーホールに蓋めっきを行った構造では、使用する絶縁基板の熱収縮・熱膨張によって、スルーホール内部に充填した樹脂が伸縮し、これにより、蓋めっき部分に形成されたビアに応力が集中し易く、接続信頼性が低いという問題もあった。この問題は、スルーホール内に導電材のみを充填した導電材充填スルーホール基板を使用することにより解消できるが、スルーホールに充填した導電材に空隙部が存在すると、設計通りの電気特性が得られないという問題があった。
本発明は、上記のような実情に鑑みてなされたものであり、スルーホール内に充填された導電材に空隙部のない導電材充填スルーホール基板を製造するための製造方法を提供することを目的とする。
このような目的を達成するために、本発明は、スルーホール内に導電材が充填されて表裏導通がとられた導電材充填スルーホール基板の製造方法において、スルーホールを備えたコア基板の一方の面に下地導電層を形成する工程と、該下地導電層を給電層として電解めっきにより前記スルーホール内に導電材を充填する工程と、を有するような構成とした。
本発明の好ましい態様として、前記スルーホールを備えたコア基板は、プラズマを利用したドライエッチングにより開口径が１０〜１００μｍの範囲内にあるスルーホールをコア基板に穿設して形成するような構成とした。
本発明の好ましい態様として、前記スルーホールを備えたコア基板は、コア基板の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜１００μｍの範囲内にある微細孔を所定の深さまで穿設し、その後、コア基板の他方の面を研磨して前記微細孔を露出させスルーホールとすることにより形成するような構成とした。
本発明の好ましい態様として、前記下地導電層の形成は、蒸着法、スパッタリング法のいずれかにより行うような構成とした。
本発明の好ましい態様として、前記スルーホールを、その開口径が１０〜７０μｍの範囲内となるように形成するような構成とした。
本発明の好ましい態様として、前記コア基板はシリコン基板であるような構成とした。
本発明の好ましい態様として、前記導電材は銅であるような構成とした。
本発明によれば、コア基板の一方の面に形成した下地導電層を給電層としてスルーホール内に一方向から導電材を析出、成長させて充填するので、空隙部を生じることなく緻密な導電材をスルーホール内に形成でき、設計通りの電気特性を発現する導電材充填スルーホール基板を得ることができる。また、プラズマを利用したドライエッチングによりスルーホールを形成する場合、開口径の小さいスルーホールの形成が可能となるが、この場合にも、空隙部を生じることなく導電材を充填することができるので、狭ピッチでスルーホールを備えた導電材充填スルーホール基板を得ることができる。さらに、スルーホール内に樹脂を配設することがないので、接続信頼性の高い導電材充填スルーホール基板を得ることができる。
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の導電材充填スルーホール基板の製造方法の一実施形態を示す工程図である。
本発明の導電材充填スルーホール基板の製造方法では、コア基板１２の一方の面１２ａに所定の開口１４ａを有するマスクパターン１４を形成し、このマスクパターン１４をマスクとしてプラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ(Inductive Coupled Plasma - Reactive Ion Etching)によりコア基板１２に所定の深さで微細孔１３′を穿設する（図１（Ａ））。
コア基板１２は、例えば、シリコン、ガラス等を使用することができる。尚、コア基板１２の表面１２ａ、裏面１２ｂには、必要に応じて二酸化珪素、窒化珪素等の電気絶縁膜が形成されてもよい。
また、マスクパターン１４は、ドライエッチング耐性のある材料を用いて形成することができ、例えば、ノボラック樹脂を用いたポジ型レジストを使用して形成することができる。また、コア基板１２に比べエッチング選択比が小さい（エッチング速度が小さい）材料、例えば、シリコンからなるコア基板１２に対して、酸化シリコン、窒化シリコン等を使用してマスクパターン１４を形成することができる。
形成する微細孔１３′の開口径は、１０〜１００μｍ、好ましくは１０〜７０μｍの範囲内で適宜設定することができる。また、微細孔１３′の深さは、作製する導電材充填スルーホール基板の厚み（例えば、５０〜７２５μｍ）を考慮して設定することができ、例えば、７０〜７４５μｍの範囲内で適宜設定することができる。このように、プラズマを利用したドライエッチング法によりスルーホール用の微細孔１３′を形成することにより、開口径の小さいスルーホールの形成が可能となる。
次に、コア基板１２からマスクパターン１４を除去し、コア基板１２の他方の面１２ｂを研磨して、微細孔１３′を露出させてスルーホール１３を形成する（図１（Ｂ））。これにより、スルーホール１３を備えたコア基板１２が得られる。
尚、このように形成したスルーホール１３の内壁面、表面に、絶縁層、導電性物質拡散防止層を必要に応じて形成してもよい。
絶縁層としては、コア基板１２がシリコン基板である場合には、熱酸化を施すことに酸化珪素膜を形成することができる。また、シリコンおよび他の材質のコア基板１２に対して、プラズマＣＶＤ（Chemical Vapor Deposition）により酸化シリコン膜、窒化シリコン膜を形成して絶縁層としてもよい。このような絶縁層の厚みは、例えば、５００〜４０００ｎｍの範囲で設定することができる。
また、導電性物質拡散防止層は、窒化チタン、チタン、クロム等からなる薄膜とすることができる。このような導電性物質拡散防止層は、例えば、ＭＯ−ＣＶＤ（Metal Organic - Chemical Vapor Deposition）やスパッタリング法により形成することができ、特にスルーホール１３の開口径が３０μｍ以下の場合には、ＭＯ−ＣＶＤにより形成することが好ましい。
上記のような絶縁層、導電性物質拡散防止層は、例えば、スルーホール１３の内壁面側から、導電性物質拡散防止層／絶縁層の順、絶縁層１／導電性物質拡散防止層／絶縁層２の順、絶縁層２／導電性物質拡散防止層／絶縁層２の順、絶縁層１／絶縁層２／導電性物質拡散防止層／絶縁層２の順、に形成することができる。尚、上記の絶縁層１は、上述の熱酸化法、プラズマＣＶＤ法により形成した絶縁層であり、絶縁層２は、上述のプラズマＣＶＤ法により形成した絶縁層である。
次に、コア基板１２の一方の面１２ｂに下地導電層１５を形成する（図１（Ｃ））。この下地導電層１５は、スルーホール１３に対応した開口部１５ａを有するものであり、蒸着法、スパッタリング法等により形成することができる。このような下地導電層１５は、銅、ニッケル、チタン、クロム、タングステン等の単層構造、あるいは、これらの２種以上の組み合わせ（例えば、チタン／銅、チタン／ニッケル）等の多層構造とすることができ、下地導電層１５の厚みは、例えば、１０〜１０００ｎｍ程度に設定することができる。尚、図示例では、前工程で研磨を行ったコア基板１２の面１２ｂに下地導電層１５を形成したが、一方の面として、面１２ａに下地導電層１５を形成してもよい。
次いで、下地導電層１５を給電層として、電解めっきにより微細孔１３内に導電材１６を充填する（図１（Ｄ））。この電解めっき工程では、下地導電層１５上に導電材１６が析出するとともに、電界密度の高い開口部１５ａに集中的に導電材１６が析出して、開口部１５ａが閉塞される。そして、この閉塞部位からスルーホール１３の内部方向に導電材１６が析出、成長し、スルーホール１３内が導電材１６で充填される。このように、本発明では、下地導電層１５を給電層としてスルーホール１３内に、一方向から導電材１６を析出、成長させて充填するので、空隙部を生じることなく緻密な導電材１６をスルーホール内に形成することができる。
次に、コア基板１２の面１２ａ上の余分な導電材１６と、面１２ｂ上の余分な導電材１６、下地導電層１５を研磨して除去することにより、導電材充填スルーホール基板１１が得られる（図１（Ｅ））。
尚、上述の実施形態は例示であり、本発明は上述の実施形態に限定されるものではない。例えば、所望の厚みのコア基板１２に、プラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ(Inductive Coupled Plasma - Reactive Ion Etching)により直接スルーホール１３を穿設してもよい。
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
コア基板として、厚み６２５μｍ、直径１５０ｍｍのシリコン基板を準備し、このコア基板の一方の面にノボラック系のポジ型レジスト材料（東京応化工業（株）製ＰＭＥＲ−Ｐ−ＬＡ９００ＰＭ）を塗布し、スルーホール形成用のフォトマスクを介して露光、現像した。これにより、開口径が１０μｍ、３０μｍ、７０μｍ、１００μｍの４種の円形開口を有し、開口径１０μｍの開口が２０μｍピッチ、開口径３０μｍの開口が６０μｍピッチ、開口径７０μｍの開口が１５０μｍピッチ、開口径１００μｍの開口が２００μｍピッチで、それぞれ形成されたマスクパターンを形成した。
次に、このマスクパターンをマスクとして、コア基板にＩＣＰ−ＲＩＥ(Inductive Coupled Plasma - Reactive Ion Etching)によりドライエッチングを行い複数の微細孔を形成した。この微細孔の深さは約２５０μｍとした。
次に、不要なマスクパターンを除去し後、コア基板の裏面を研磨して、微細孔を露出させてスルーホールを形成した。これにより、スルーホールを備えたコア基板（厚み２００μｍ）を得た。
次いで、このコア基板の一方の面にスパッタリング法によりチタンからなる厚み３０ｎｍの層と、銅からなる厚み２００ｎｍからなる積層構造の下地導電層を形成した。
次いで、下地導電層を給電層として、下記組成のフィルドめっき液を使用し電解めっき（平均電流密度１Ａ／ｄｍ2）を５時間行うことにより、コア基板の裏面から銅めっきを施し、スルーホール内に銅を充填した。
（フィルドめっき液の組成）
・硫酸 … ５０ｇ／Ｌ
・硫酸銅 … ２００ｇ／Ｌ
・塩素イオン … ５０ｍｇ／Ｌ
・添加剤（上村工業（株）製 ＥＳＡ２１−Ａ） … ２．５ｍＬ／Ｌ
・添加剤（上村工業（株）製 ＥＳＡ２１−Ｂ） … １０ｍＬ／Ｌ
次に、コア基板上の余分な銅被膜、下地導電層を研磨して除去して、導電材充填スルーホール基板を得ることができた。
上記のようにして作製した導電材充填スルーホール基板について、スルーホール内の導電材（銅）の充填状態を光学顕微鏡で観察した結果、空隙部のない緻密なものであることが確認された。
［実施例２］
下地導電層の形成を、スパッタリング法から蒸着法に切り換えて、チタンからなる厚み３０ｎｍの層と、銅からなる厚み２００ｎｍからなる積層構造の下地導電層を形成し、また、フィルドめっき液として、下記組成のフィルドめっき液を使用した他は、実施例１と同様にして、導電材充填スルーホール基板を作製した。
（フィルドめっき液の組成）
・荏原ユージライト（株）製CU-BRITE VFII A … ５０ｍＬ／Ｌ
・荏原ユージライト（株）製CU-BRITE VFII B … ４ｍＬ／Ｌ
・硫酸 … ５０ｇ／Ｌ
・硫酸銅 … ２００ｇ／Ｌ
・塩酸 … ４０ｇ／Ｌ
このようにして作製した導電材充填スルーホール基板について、スルーホール内の導電材（銅）の充填状態を光学顕微鏡で観察した結果、空隙部のない緻密なものであることが確認された。
［比較例］
まず、実施例１と同様にして、スルーホールを備えたコア基板（厚み２００μｍ）を作製した。
次いで、ＭＯ−ＣＶＤ（Metal Organic - Chemical Vapor Deposition）により、コア基板の両面とスルーホール内に銅からなる下地導電層（厚み２００ｎｍ）を形成した。
次いで、下地導電層を給電層として、実施例１と同様のフィルドめっき液、およびめっき条件で電解めっきを行うことにより、コア基板の両面に銅めっきを施し、スルーホール内に銅を充填した。
次に、コア基板上の余分な銅被膜、下地導電層を研磨して除去して、導電材充填スルーホール基板を得た。
上記のようにして作製した導電材充填スルーホール基板について、スルーホール内の導電材（銅）の充填状態を光学顕微鏡で観察した結果、長さ２００μｍのスルーホールの中に、最大約１００μｍの長さに亘って空隙部が点在することが確認された。
種々の配線基板、多層配線基板、電子機器等の製造において有用である。
本発明の導電材充填スルーホール基板の製造方法の一実施形態を示す工程図である。
符号の説明
１１…導電材充填スルーホール基板
１２…コア基板
１３…スルーホール
１３′…微細孔
１５…下地導電層
１６…導電材

Claims (7)

  1. スルーホール内に導電材が充填されて表裏導通がとられた導電材充填スルーホール基板の製造方法において、
    スルーホールを備えたコア基板の一方の面に下地導電層を形成する工程と、
    該下地導電層を給電層として電解めっきにより前記スルーホール内に導電材を充填する工程と、を有することを特徴とする導電材充填スルーホール基板の製造方法。
  2. 前記スルーホールを備えたコア基板は、プラズマを利用したドライエッチングにより開口径が１０〜１００μｍの範囲内にあるスルーホールをコア基板に穿設して形成することを特徴とする請求項１に記載の導電材充填スルーホール基板の製造方法。
  3. 前記スルーホールを備えたコア基板は、コア基板の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜１００μｍの範囲内にある微細孔を所定の深さまで穿設し、その後、コア基板の他方の面を研磨して前記微細孔を露出させスルーホールとすることにより形成することを特徴とする請求項１に記載の導電材充填スルーホール基板の製造方法。
  4. 前記下地導電層の形成は、蒸着法、スパッタリング法のいずれかにより行うことを特徴とする請求項１乃至請求項３のいずれかに記載の導電材充填スルーホール基板の製造方法。
  5. 前記スルーホールを、その開口径が１０〜７０μｍの範囲内となるように形成することを特徴とする請求項１乃至請求項４のいずれかに記載の導電材充填スルーホール基板の製造方法。
  6. 前記コア基板はシリコン基板であることを特徴とする請求項１乃至請求項５のいずれかに記載の導電材充填スルーホール基板の製造方法。
  7. 前記導電材は銅であることを特徴とする請求項１乃至請求項６のいずれかに記載の導電材充填スルーホール基板の製造方法。
JP2004338491A 2004-11-24 2004-11-24 導電材充填スルーホール基板の製造方法 Active JP4564343B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004338491A JP4564343B2 (ja) 2004-11-24 2004-11-24 導電材充填スルーホール基板の製造方法
EP05806324.9A EP1830614B1 (en) 2004-11-24 2005-11-14 Method for producing substrate having through hole filled with conductive material
KR1020077011580A KR100934913B1 (ko) 2004-11-24 2005-11-14 도전재 충전 스루홀 기판의 제조 방법
CN2005800400605A CN101066004B (zh) 2004-11-24 2005-11-14 具有被导电材料填充的通孔的基板的制造方法
PCT/JP2005/020823 WO2006057175A1 (ja) 2004-11-24 2005-11-14 導電材充填スルーホール基板の製造方法
US11/791,593 US7918020B2 (en) 2004-11-24 2005-11-14 Method for manufacturing electroconductive material-filled throughhole substrate
US12/903,319 US8196298B2 (en) 2004-11-24 2010-10-13 Method for manufacturing electroconductive material-filled throughhole substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004338491A JP4564343B2 (ja) 2004-11-24 2004-11-24 導電材充填スルーホール基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006147971A true JP2006147971A (ja) 2006-06-08
JP4564343B2 JP4564343B2 (ja) 2010-10-20

Family

ID=36497913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004338491A Active JP4564343B2 (ja) 2004-11-24 2004-11-24 導電材充填スルーホール基板の製造方法

Country Status (6)

Country Link
US (2) US7918020B2 (ja)
EP (1) EP1830614B1 (ja)
JP (1) JP4564343B2 (ja)
KR (1) KR100934913B1 (ja)
CN (1) CN101066004B (ja)
WO (1) WO2006057175A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005401A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP2008263188A (ja) * 2007-04-13 2008-10-30 Samsung Electro-Mechanics Co Ltd 回路基板の製造方法
WO2010044315A1 (ja) * 2008-10-16 2010-04-22 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
JP2010103406A (ja) * 2008-10-27 2010-05-06 Dainippon Printing Co Ltd 貫通電極基板の製造方法
JP2011003925A (ja) * 2008-10-16 2011-01-06 Dainippon Printing Co Ltd 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
JP2014078720A (ja) * 2013-11-13 2014-05-01 Dainippon Printing Co Ltd 貫通電極基板の製造方法
JP2016072433A (ja) * 2014-09-30 2016-05-09 大日本印刷株式会社 貫通電極基板及びその製造方法
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
US9930779B2 (en) 2016-04-28 2018-03-27 Tdk Corporation Through wiring substrate
WO2018094162A1 (en) * 2016-11-18 2018-05-24 Samtec Inc. Filling materials and methods of filling through holes of a substrate
WO2018105618A1 (ja) * 2016-12-07 2018-06-14 凸版印刷株式会社 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564342B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
US7557036B2 (en) * 2006-03-30 2009-07-07 Intel Corporation Method, system, and apparatus for filling vias
JP5536322B2 (ja) 2007-10-09 2014-07-02 新光電気工業株式会社 基板の製造方法
US8158983B2 (en) * 2008-01-03 2012-04-17 Goldeneye, Inc. Semiconducting sheet
KR20100045857A (ko) * 2008-10-24 2010-05-04 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법
KR101784507B1 (ko) * 2011-12-14 2017-10-12 에스케이하이닉스 주식회사 반도체 적층 패키지 및 제조 방법, 이를 포함하는 전자 시스템
EP2754524B1 (de) 2013-01-15 2015-11-25 Corning Laser Technologies GmbH Verfahren und Vorrichtung zum laserbasierten Bearbeiten von flächigen Substraten, d.h. Wafer oder Glaselement, unter Verwendung einer Laserstrahlbrennlinie
EP2781296B1 (de) 2013-03-21 2020-10-21 Corning Laser Technologies GmbH Vorrichtung und verfahren zum ausschneiden von konturen aus flächigen substraten mittels laser
US9517963B2 (en) 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
US11556039B2 (en) 2013-12-17 2023-01-17 Corning Incorporated Electrochromic coated glass articles and methods for laser processing the same
US9815144B2 (en) 2014-07-08 2017-11-14 Corning Incorporated Methods and apparatuses for laser processing materials
TWI659793B (zh) 2014-07-14 2019-05-21 美商康寧公司 用於使用可調整雷射束焦線來處理透明材料的系統及方法
CN104409364B (zh) * 2014-11-19 2017-12-01 清华大学 转接板及其制作方法、封装结构及用于转接板的键合方法
KR102546692B1 (ko) 2015-03-24 2023-06-22 코닝 인코포레이티드 디스플레이 유리 조성물의 레이저 절단 및 가공
CN108738249B (zh) * 2015-05-31 2022-04-26 清川镀金工业株式会社 配线用基板的制造方法
US9756736B2 (en) 2015-05-31 2017-09-05 Kiyokawa Plating Industry Co., Ltd Process for producing a wiring board
JP7082042B2 (ja) 2015-07-10 2022-06-07 コーニング インコーポレイテッド 可撓性基体シートに孔を連続形成する方法およびそれに関する製品
EP3226290B1 (en) * 2016-04-01 2024-04-17 Nichia Corporation Method of manufacturing a light emitting element mounting base member, and light emitting element mounting base member
US10790426B2 (en) 2016-04-01 2020-09-29 Nichia Corporation Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
US11111170B2 (en) 2016-05-06 2021-09-07 Corning Incorporated Laser cutting and removal of contoured shapes from transparent substrates
KR102428350B1 (ko) 2016-10-24 2022-08-02 코닝 인코포레이티드 시트형 유리 기판의 레이저 기반 기계 가공을 위한 기판 프로세싱 스테이션
CN112040672B (zh) * 2020-07-30 2024-05-07 生益电子股份有限公司 一种印制电路板及其制备方法
KR102456653B1 (ko) * 2021-04-19 2022-10-19 알에프에이치아이씨 주식회사 Ⅲ-ⅴ족 화합물 반도체 패키징 방법, 및 이를 이용하여 제조된 ⅲ-ⅴ족 화합물 반도체 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068856A (ja) * 1999-06-22 2001-03-16 Asahi Chem Ind Co Ltd 絶縁樹脂シート及びその製造方法
JP2002334956A (ja) * 2001-05-09 2002-11-22 Fujitsu Ltd 半導体装置の支持体及びその製造方法
JP2003060343A (ja) * 2001-08-17 2003-02-28 Advantest Corp 配線基板の製造方法
JP2003218518A (ja) * 2002-01-28 2003-07-31 Tokuyama Corp 回路基板の製造方法
JP2003273170A (ja) * 2002-03-14 2003-09-26 Sumitomo Metal Mining Co Ltd 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア
JP2004128053A (ja) * 2002-09-30 2004-04-22 Sumitomo Bakelite Co Ltd 多層プリント配線板の製造方法
JP2004193295A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd 多層配線基板およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396467A (en) * 1980-10-27 1983-08-02 General Electric Company Periodic reverse current pulsing to form uniformly sized feed through conductors
US4368106A (en) 1980-10-27 1983-01-11 General Electric Company Implantation of electrical feed-through conductors
US4741799A (en) 1985-05-06 1988-05-03 International Business Machines Corporation Anisotropic silicon etching in fluorinated plasma
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
JP3101197B2 (ja) 1994-12-01 2000-10-23 イビデン株式会社 多層プリント配線板およびその製造方法
JP3112059B2 (ja) * 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
JP3323376B2 (ja) 1995-11-01 2002-09-09 株式会社内田洋行 Ｏａ機器用耐震盤
US6221769B1 (en) 1999-03-05 2001-04-24 International Business Machines Corporation Method for integrated circuit power and electrical connections via through-wafer interconnects
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
US20030086248A1 (en) * 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
JP4598940B2 (ja) 2000-10-30 2010-12-15 イビデン株式会社 プリント基板の製造方法
JP2003023251A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
JP2003283085A (ja) 2002-03-26 2003-10-03 Nec Kansai Ltd 配線基板
WO2004052547A2 (en) * 2002-12-05 2004-06-24 Surfect Technologies, Inc. Coated and magnetic particles and applications thereof
JP2004311948A (ja) * 2003-03-27 2004-11-04 Seiko Epson Corp 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法
JP4308716B2 (ja) * 2004-06-09 2009-08-05 新光電気工業株式会社 半導体パッケージの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068856A (ja) * 1999-06-22 2001-03-16 Asahi Chem Ind Co Ltd 絶縁樹脂シート及びその製造方法
JP2002334956A (ja) * 2001-05-09 2002-11-22 Fujitsu Ltd 半導体装置の支持体及びその製造方法
JP2003060343A (ja) * 2001-08-17 2003-02-28 Advantest Corp 配線基板の製造方法
JP2003218518A (ja) * 2002-01-28 2003-07-31 Tokuyama Corp 回路基板の製造方法
JP2003273170A (ja) * 2002-03-14 2003-09-26 Sumitomo Metal Mining Co Ltd 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア
JP2004128053A (ja) * 2002-09-30 2004-04-22 Sumitomo Bakelite Co Ltd 多層プリント配線板の製造方法
JP2004193295A (ja) * 2002-12-11 2004-07-08 Dainippon Printing Co Ltd 多層配線基板およびその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4650117B2 (ja) * 2005-06-21 2011-03-16 パナソニック電工株式会社 半導体装置の製造方法
JP2007005401A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP2008263188A (ja) * 2007-04-13 2008-10-30 Samsung Electro-Mechanics Co Ltd 回路基板の製造方法
US8288772B2 (en) 2008-10-16 2012-10-16 Dai Nippon Printing Co., Ltd. Through hole electrode substrate with different area weighted average crystal grain diameter of metal in the conductive part and semiconductor device using the through hole electrode substrate
JP2011003925A (ja) * 2008-10-16 2011-01-06 Dainippon Printing Co Ltd 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
JP4735767B2 (ja) * 2008-10-16 2011-07-27 大日本印刷株式会社 貫通電極基板及び半導体装置
WO2010044315A1 (ja) * 2008-10-16 2010-04-22 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
US8637397B2 (en) 2008-10-16 2014-01-28 Dai Nippon Printing Co., Ltd Method for manufacturing a through hole electrode substrate
JP2010118645A (ja) * 2008-10-16 2010-05-27 Dainippon Printing Co Ltd 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
JP2010103406A (ja) * 2008-10-27 2010-05-06 Dainippon Printing Co Ltd 貫通電極基板の製造方法
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
JP2014078720A (ja) * 2013-11-13 2014-05-01 Dainippon Printing Co Ltd 貫通電極基板の製造方法
JP2016072433A (ja) * 2014-09-30 2016-05-09 大日本印刷株式会社 貫通電極基板及びその製造方法
US9930779B2 (en) 2016-04-28 2018-03-27 Tdk Corporation Through wiring substrate
WO2018094162A1 (en) * 2016-11-18 2018-05-24 Samtec Inc. Filling materials and methods of filling through holes of a substrate
US11251109B2 (en) 2016-11-18 2022-02-15 Samtec, Inc. Filling materials and methods of filling through holes of a substrate
US11646246B2 (en) 2016-11-18 2023-05-09 Samtec, Inc. Method of fabricating a glass substrate with a plurality of vias
WO2018105618A1 (ja) * 2016-12-07 2018-06-14 凸版印刷株式会社 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法

Also Published As

Publication number Publication date
US20080092378A1 (en) 2008-04-24
US20110023298A1 (en) 2011-02-03
EP1830614A4 (en) 2010-12-08
KR20070088643A (ko) 2007-08-29
KR100934913B1 (ko) 2010-01-06
EP1830614A1 (en) 2007-09-05
EP1830614B1 (en) 2015-09-09
CN101066004B (zh) 2012-01-18
WO2006057175A1 (ja) 2006-06-01
JP4564343B2 (ja) 2010-10-20
CN101066004A (zh) 2007-10-31
US7918020B2 (en) 2011-04-05
US8196298B2 (en) 2012-06-12

Similar Documents

Publication Publication Date Title
JP4564343B2 (ja) 導電材充填スルーホール基板の製造方法
US10765011B2 (en) Multilayer wiring board
US6410858B1 (en) Multilayered wiring board, a production process for, and semiconductor device using, the same
US20060144618A1 (en) Fill plated structure of inner via hole and manufacturing method thereof
TW201410100A (zh) 具有階梯狀孔的多層電子結構
JP2004356160A (ja) 配線基板の製造方法
JP4634735B2 (ja) 多層配線基板の製造方法
JP4369684B2 (ja) 多層配線基板およびその製造方法
JP2003347700A (ja) 配線基板
JP5453763B2 (ja) 貫通電極基板の製造方法
JPH11298141A (ja) 電子装置の製造方法
JP2007165497A (ja) 多層配線基板
JP4268563B2 (ja) 多層配線基板およびその製造方法
JP2006287085A (ja) 配線基板の製造方法
WO2023145592A1 (ja) 配線基板
JP2000151107A (ja) 多層プリント配線板及びその製造方法
JP4504774B2 (ja) 配線基板の製造方法
JPH03181195A (ja) 配線基板の製造方法
JP2001094224A (ja) プリント配線板およびプリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4564343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150