JP2004356160A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2004356160A JP2004356160A JP2003148812A JP2003148812A JP2004356160A JP 2004356160 A JP2004356160 A JP 2004356160A JP 2003148812 A JP2003148812 A JP 2003148812A JP 2003148812 A JP2003148812 A JP 2003148812A JP 2004356160 A JP2004356160 A JP 2004356160A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- center
- conductive
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】クロストークノイズが低減され、インピーダンス整合がとれる同軸構造のスルーホールを備えた配線基板を、高い絶縁信頼性と接続信頼性を確保し、かつ、簡便に製造することが可能な配線製造方法を提供する。
【解決手段】コア基板２の一方の面から、プラズマエッチングにより、同軸構造の中心微細孔５と外層円筒孔部６を穿設し、それぞれの内壁面に、導電性物質拡散防止層７ａ、７ｂと下地導電層８ａ、８ｂを形成し、さらにその孔内部に導電性物質９ａ、９ｂを充填した後、研磨によりその部分を露出させて中心スルーホール５と外層スルーホール６を形成し、さらに中心スルーホール内に充填された導電性物質に接続し、かつ、外層スルーホール内に充填された導電性物質と絶縁されたビアを形成すると同時に、電気絶縁層を介した配線を形成する工程と、を有するものとした。
【選択図】 図１
【解決手段】コア基板２の一方の面から、プラズマエッチングにより、同軸構造の中心微細孔５と外層円筒孔部６を穿設し、それぞれの内壁面に、導電性物質拡散防止層７ａ、７ｂと下地導電層８ａ、８ｂを形成し、さらにその孔内部に導電性物質９ａ、９ｂを充填した後、研磨によりその部分を露出させて中心スルーホール５と外層スルーホール６を形成し、さらに中心スルーホール内に充填された導電性物質に接続し、かつ、外層スルーホール内に充填された導電性物質と絶縁されたビアを形成すると同時に、電気絶縁層を介した配線を形成する工程と、を有するものとした。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、配線基板とその製造方法に係り、特に半導体素子を搭載するための配線基板であって、表裏の接続における信号のノイズやクロストークを低減した配線基板を製造するための製造方法に関する。
【０００２】
【従来の技術】
【特許文献１】特開２０００−６８６４８号公報
【特許文献２】特開２００１−１２７４３９号公報
【特許文献３】特開２００２−２１７５４１号公報
従来、半導体装置に用いられる配線基板は、コア基板にスルーホールを設け、このスルーホール内に金属めっきを施してスルーホール配線を形成し、このスルーホール配線をコア基板上の配線パターンと接続することによって、基板の表裏の接続を行っていた。そして、この表裏の接続を形成した配線基板に半導体素子を搭載し、また、ボール端子を形成し、このボール端子と半導体素子の端子間を導通させることにより半導体装置を構成していた。
【０００３】
近年、半導体装置の高周波化により、スルーホールにおいてインピーダンス不整合による信号波形の歪が生じるという問題があった。また、スルーホール配線が配線基板上のグランド配線から離れることにより、スルーホール配線に流れる信号が電界磁界の影響を受けやすくなり、クロストークノイズが生じるという問題があった。これらの問題を解決するために、スルーホールを、中心スルーホールと、この中心スルーホールの外側近傍に同軸構造となるように形成された外層スルーホールとからなる同軸構造とする技術が提案されている（特許文献１、特許文献２、特許文献３）。
【０００４】
【発明が解決しようとする課題】
しかし、上述の同軸構造のスルーホールは、いずれも、まず、外層スルーホールを形成した後、この外層スルーホールを絶縁樹脂で充填し、その後、外層スルーホールの中心部に、レーザーもしくはドリルを用いて中心スルーホールを形成して作製されるものであり、２度のスルーホール形成（穴明け工程）が必要であった。また、２度の穴明け工程における外層スルーホールと中心スルーホールの位置合わせが難しく、位置がずれると外層スルーホールと中心スルーホールとの絶縁信頼性が得られないため、従来の中心スルーホールの直径は７５μｍ程度が限度であり、小型化には限界があった。
さらに、上述の特許文献では、中心スルーホールを樹脂で充填し蓋めっきを行い、同軸構造のスルーホール直上にビアを配置している。しかし、この構造では、使用する基板の熱収縮・熱膨張によって、スルーホール内部に充填した樹脂が伸縮し、これにより、蓋めっき部分に形成されたビアに応力が集中し易く、接続信頼性が低いという問題もあった。
【０００５】
本発明は、上記のような実情に鑑みてなされたものであり、クロストークノイズが低減され、インピーダンス整合がとれる同軸構造のスルーホールを備えた配線基板を、高い絶縁信頼性と接続信頼性を確保し、かつ、簡便に製造することが可能な配線製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
このような目的を達成するために、本発明は、中心スルーホールと該中心スルーホールの外側近傍に同軸構造となるように形成された外層スルーホールとを有する同軸スルーホールを備えたコア基板上に電気絶縁層を介して配線を有する配線基板の製造方法において、コア基板用のコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜５０μｍの範囲内にある複数の中心微細孔と、該中心微細孔の外側近傍に中心微細孔と同軸の円筒形状である外層円筒孔部を所定の深さまで穿設する工程と、少なくとも前記中心微細孔の内壁面、および、前記外層円筒孔部の内壁面に、導電性物質拡散防止層を形成し、該導電性物質拡散防止層上に下地導電層を形成する工程と、前記中心微細孔内および前記外層円筒孔部内に導電性物質を充填する工程と、前記コア材の他方の面を研磨して前記中心微細孔および前記外側円筒孔部を露出させることにより中心スルーホールおよび外層スルーホールを形成し、前記導電性物質によりスルーホールを介した表裏の導通がとられたコア基板とする工程と、該コア基板上に、中心スルーホール内に充填された導電性物質に接続し、かつ、外層スルーホール内に充填された導電性物質と絶縁されるようにビアを形成すると同時に、電気絶縁層を介した配線を形成する工程と、を有するような構成とした。
【０００７】
また、本発明は、中心スルーホールと該中心スルーホールの外側近傍に同軸構造となるように形成された外層スルーホールとを有する同軸スルーホールを備えたコア基板上に電気絶縁層を介して配線を有する配線基板の製造方法において、コア基板用のコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜５０μｍの範囲内にある複数の中心微細孔と、該中心微細孔の外側近傍に中心微細孔と同軸の円筒形状である外層円筒孔部を所定の深さまで穿設する工程と、前記コア材の他方の面を研磨して前記微細孔および前記外側円筒孔部を露出させることにより、中心スルーホールおよび外層スルーホールを形成する工程と、少なくとも前記中心スルーホールの内壁面、および、外層スルーホールの内壁面に導電性物質拡散防止層を形成し、該導電性物質拡散防止層上に下地導電層を形成する工程と、前記中心スルーホール内および外層スルーホール内に導電性物質を充填して表裏の導通がとられたコア基板とする工程と、該コア基板上に、中心スルーホール内に充填された導電性物質に接続し、かつ、外層スルーホール内に充填された導電性物質と絶縁されるようにビアを形成すると同時に、電気絶縁層を介した配線を形成する工程と、を有するような構成とした。
【０００８】
本発明の他の態様として、前記導電性物質拡散防止層の形成は、プラズマを利用したＭＯ−ＣＶＤ法により行うような構成とした。
本発明の他の態様として、前記中心微細孔を、その開口径が１０〜３０μｍの範囲内となるように形成し、前記外層円筒孔部を、その開口幅が１０〜３０μｍの範囲内となるように形成するような構成とした。
本発明の他の態様として、前記コア基板の厚みは、５０〜７２５μｍの範囲内であるような構成とした。
本発明の他の態様として、前記コア材はシリコンを使用するような構成とした。
上記のように、本発明では、プラズマを利用したドライエッチングにより中心微細孔と外層円筒孔部を形成するので、微細で精度の高い同軸構造のスルーホールの形成が可能となる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の配線基板の製造方法により作製された配線基板の一例を示す部分縦断面図である。図１において、配線基板１は、コア基板２と、このコア基板２の表面２ａ上に電気絶縁層を介して形成された配線と、裏面２ｂ上に電気絶縁層を介して形成された配線と、を備えている。
配線基板１を構成するコア基板２は、コア材２′に複数（図示例では１個のみを示す）の同軸スルーホール４が形成されたものであり、この同軸スルーホール４は、中心スルーホール５と、中心スルーホール５の外側近傍に同軸構造となるように形成された外層スルーホール６からなる。中心スルーホール５には導電性物質９ａが充填され、外層スルーホール６には導電性物質９ｂが充填され、この導電性物質９ａ，９ｂにより同軸スルーホール４を介した表面２ａと裏面２ｂの導通がなされている。
【００１０】
コア基板２に形成された同軸スルーホール４を構成する中心スルーホール５は、その開口径を１０〜５０μｍ、好ましくは１０〜３０μｍの範囲内とすることができる。また、同軸スルーホール４を構成する外層スルーホール６は、その開口幅を１０〜５０μｍ、好ましくは１０〜３０μｍの範囲内とすることができ、外層スルーホール６の外側壁面の直径を５０〜２００μｍ、好ましくは５０〜１００μｍの範囲内とすることができる。また、中心スルーホール５と外層スルーホール６との間に存在するコア基板２の厚みは、例えば、１０〜８５μｍ、好ましくは１０〜３５μｍの範囲内で設定することができる。中心スルーホール５および外層スルーホール６の寸法が上記の範囲未満であると、高い絶縁信頼性を得ることが難しくなり、また、上記の範囲を超える場合、小型化に支障を来たすことになり好ましくない。
【００１１】
また、隣接する同軸スルーホール４の距離、隣接する外層スルーホール間に存在するコア基板２の厚みは、コア基板２の厚み等を考慮して適宜設定することができる。
中心スルーホール５の内壁面には導電性物質拡散防止層７ａが設けられており、図示例のコア基板２では、導電性物質拡散防止層７ａと導電性物質９ａとの間に下地導電層８ａが介在している。また、外層スルーホール６の内壁面には導電性物質拡散防止層７ｂが設けられており、図示例のコア基板２では、導電性物質拡散防止層７ｂと導電性物質９ｂとの間に下地導電層８ｂが介在している。
【００１２】
コア基板２の厚みは、５０〜７２５μｍ、好ましくは３００〜６２５μｍの範囲内である。コア基板２の厚みが５０μｍ未満であると、支持体として充分な強度を保持できず、７２５μｍを超えると、半導体装置の薄型化に支障を来たすことになり好ましくない。
コア基板２の表面２ａ上には、外層スルーホール内の導電性物質９ｂに接続するようにグランド配線１５が形成されており、また、電気絶縁層１７を介しビア２１にて中心スルーホール５内の導電性物質９ａに接続されるように配線２２が形成されている。一方、コア基板２の裏面２ｂ上には、外層スルーホール内の導電性物質９ｂに接続されるようにグランド配線１６が形成されており、また、電気絶縁層１８を介しビア２３にて中心スルーホール５内の導電性物質９ａに接続するように配線２４が形成されている。
【００１３】
尚、コア基板２上に形成された配線は、図示例では単層配線であるが、多層配線であってもよい。また、各ビア２１，２３は下地金属層を介して、導電性物質９ａ，９ｂ上に形成されていてもよく、下地着金属層は、例えば、銅、銀等の薄膜とすることができる。さらに、配線基板は、上述の同軸スルーホールと普通のスルーホールとが混在するものであってもよい。
【００１４】
次に、本発明の配線基板の製造方法を、上述の配線基板１を例として、図面を参照しながら説明する。
図２乃至図４は、本発明の配線基板の製造方法の一実施形態を示す工程図である。
本発明の配線基板の製造方法では、コア基板用のコア材２′の一方の面２′ａに所定の開口３１ａを有するマスクパターン３１を形成し、このマスクパターン３１をマスクとしてプラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ − Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりコア材２′に所定の深さで中心微細孔５′と、中心微細孔５′の外側近傍に中心微細孔５′と同軸の円筒形状である外層円筒孔部６′を穿設する（図２（Ａ））。
【００１５】
図５は、中心微細孔５′と外層円筒孔部６′が形成されたコア材２′の表面２′ａ側からの平面図であり、微細孔５′と外層円筒孔部６′は、それぞれ斜線を付して示してある。
コア材２′は、例えば、シリコン、ガラス等を使用することができる。
また、マスクパターン３１は、ドライエッチング耐性のある材料を用いて形成することができ、例えば、ノボラック樹脂を用いたポジ型レジストを使用して形成することができる。また、コア材２′に比べエッチング選択比が小さい（エッチング速度が小さい）材料、例えば、シリコンからなるコア材２′に対して、酸化シリコン、窒化シリコン等を使用してマスクパターン３１を形成することができる。
【００１６】
図５において、形成する中心微細孔５′の開口径ｄは、１０〜５０μｍ、好ましくは１０〜３０μｍの範囲内で適宜設定することができる。また、形成する外層円筒孔部６′は、その開口幅Ｗを１０〜５０μｍ、好ましくは１０〜３０μｍの範囲内、外側壁面の直径Ｄを５０〜２００μｍ、好ましくは５０〜１００μｍの範囲内とすることができる。また、中心微細孔５′と外層円筒孔部６′との間に存在するコア材２′の厚みＴは、例えば、１０〜８５μｍ、好ましくは１０〜３５μｍの範囲内とすることができる。
また、中心微細孔５′と外層円筒孔部６′の深さは、作製するコア基板の厚み（５０〜７２５μｍ）を考慮して設定することができ、例えば、７０〜７４５μｍの範囲内で適宜設定することができる。
本発明の製造方法では、同軸スルーホール用の中心微細孔５′と外層円筒孔部６′を、プラズマを利用したドライエッチングにより同時に形成するので、精度の高い同軸構造として形成することができる。
【００１７】
次に、コア材２′からマスクパターン３１を除去し、絶縁層３をコア材２′の表面および中心微細孔５′と外層円筒孔部６′の内壁面に成膜する（図２（Ｂ））。この絶縁層３は、コア材２′がシリコンである場合には、熱酸化を施すことにより形成された酸化珪素膜であってよい。また、シリコンおよび他の材質のコア材２′に対して、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で形成した酸化シリコン膜、窒化シリコン膜を絶縁層３としてもよい。このような絶縁層３の厚みは、例えば、５００〜１０００ｎｍの範囲で設定することができる。
【００１８】
次に、この絶縁層３上に導電性物質拡散防止層７を形成し、この導電性物質拡散防止層７上に下地導電層８を形成する（図２（Ｃ））。導電性物質拡散防止層７は、窒化チタン、チタン、クロム等からなる薄膜とすることができる。また、下地導電層８は、銅、銀、ニッケル等からなる薄膜とすることができる。このような導電性物質拡散防止層７や下地導電層８は、例えば、プラズマを利用したＭＯ−ＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ − Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やスパッタリング法により形成することができる。特に、中心微細孔５′の開口径ｄが３０μｍ以下の場合、外層円筒孔部６′の外側壁面の径Ｄ２と内側壁面の径Ｄ１の差が３０μｍ以下の場合、プラズマを利用したＭＯ−ＣＶＤにより導電性物質拡散防止層７や下地導電層８を形成することが好ましい。
【００１９】
次に、中心微細孔５′と外層円筒孔部６′の内部に導電性物質９を充填する（図３（Ａ））。ここでは、下地導電層８を給電層として、フィルド電解めっきにより中心微細孔５′と外層円筒孔部６′の内部に銅、ニッケル等の導電性物質９を充填することができる。また、中心微細孔５′と外層円筒孔部６′の内部に、導電性ペーストをスクリーン印刷等の方法により導電性物質９として充填してもよい。使用する導電性ペーストは、銅粒子、銀粒子、銀コート銅粒子等の導電性粒子を８０体積％以上含有した導電性ペーストであることが望ましい。
次に、コア材２′上の余分な導電性物質９を研磨して除去し、中心微細孔５′内に導電性物質９ａを、外層円筒孔部６′内に導電性物質９ｂを残す。また、コア材２′の他方の面２′ｂを研磨して、中心微細孔５′と外層円筒孔部６′を露出させて中心スルーホール５と外層スルーホール６からなる同軸スルーホール４を形成する。これにより、中心スルーホール５内に充填された導電性物質９ａ、外層スルーホール６内に充填された導電性物質９ｂによる表裏の導通がとられたコア基板２が得られる（図３（Ｂ））。
【００２０】
次いで、上記の研磨がなされたコア材２′の両面に絶縁層３′を形成し、この絶縁層３′にパターンエッチングを行って、中心スルーホール５内に充填された導電性物質９ａ、外層スルーホール６内に充填された導電性物質９ｂが露出するような開口を形成する。その後、コア材２′の両面に下地金属層を形成し、この下地金属層上にレジストパターンを形成し、上記の下地金属層を給電層としてパターンめっきを行って導電層を形成する。その後、上記のレジストパターンを除去し、露出している下地金属層をエッチング除去することにより、グランド配線１５，１６を形成する（図３（Ｃ））。
【００２１】
絶縁層３′は、反応性スパッタリング、プラズマＣＶＤ等により形成した酸化シリコン等の無機酸化膜、窒化シリコン等の無機窒化膜とすることができる。このような絶縁層３′の厚みは、例えば、５００〜１０００ｎｍの範囲で設定することができる。また、この絶縁層３′に対するパターンエッチングは、所望のレジストパターンを形成した後、無機酸化膜であればフッ化水素を用いたウエットエッチングにより、また、無機窒化膜であれば、ＣＦ４／Ｏ２、ＣＦ４／Ｏ２／Ｈ２、ＳｉＦ４／Ｏ２、ＮＦ３／Ｏ２、ＣＦ４、Ｃ２Ｆ６、Ｃ３／Ｆ８、ＣＨＦ３等のガスによるプラズマドライエッチングにより行うことができる。
グランド配線１５，１６を形成するための下地金属層は、スパッタリング法等により形成した薄膜であってよく、例えば、銅、銀等の薄膜であってよい。また、下地金属層の構造を、上記のような薄膜と、クロム、チタン、窒化チタン等の密着膜との積層構造としてもよい。このような下地金属層の厚みは、例えば、５０〜３５０ｎｍの範囲で設定することができる。
【００２２】
次に、コア基板２の両面に電気絶縁層として、感光性絶縁材料を塗布し、所定のパターンで露光して現像することにより、中心スルーホール５内に充填された導電性物質９ａが露出するような開口を有する電気絶縁層１７，１８を形成する。その後、この電気絶縁層１７，１８を覆うように、下地金属層１９，２０を形成する（図３（Ｄ））。
電気絶縁層１７，１８は、例えば、ベンゾシクロブテン、ポリイミド、フルオレン等の感光性絶縁材料を使用して形成することができ、その厚みは、例えば、３〜２０μｍの範囲で設定することができる。
【００２３】
下地金属層１９，２０は、スパッタリング法等により形成した薄膜であってよく、例えば、銅、銀等の薄膜であってよい。また、下地金属層１９，２０の構造を、上記のような薄膜と、クロム、チタン、窒化チタン等の密着膜との積層構造としてもよい。このような下地金属層の厚みは、例えば、５０〜３５０ｎｍの範囲で設定することができる。
次に、電気絶縁層１７，１８にレジストパターン３２を形成する（図４（Ａ））。このレジストパターン３２は、中心スルーホール５内に充填された導電性物質９ａ上の下地金属層１９，２０が露出するような開口３２ａを有している。
【００２４】
次いで、このジストパターン３２をマスクとし、下地金属層１９，２０を給電層として電解めっきを行い、その後、レジストパターン３２を除去する。これにより、中心スルーホール５内に充填された導電性物質９ａにビア２１を介して接続された配線２２と、ビア２３を介して接続された配線２４とを形成する（図４（Ｂ））。このような配線、ビアの材質は、例えば、銅、ニッケル等の導電性材料を使用することができる。
その後、電気絶縁層１７，１８上に存在している余分な下地金属層１９，２０を除去する。これにより、コア基板２の両面に電気絶縁層を介した配線が形成され、この配線は、中心スルーホール５内に充填された導電性物質９ａにビアを介して接続されたものとなり、図１に示されるような配線基板１が得られる（図４（Ｃ））。
その後、必要に応じて、図３（Ｃ）〜図４（Ｃ）の工程を繰り返すことにより、コア基板２の表面２ａ側および／または裏面２ｂ側に、更に任意の層数の配線を形成して、所望の配線基板を得ることができる。
【００２５】
図６乃至図７は、本発明の配線基板の製造方法の他の実施形態を示す工程図である。
本発明の配線基板の製造方法では、まず、コア基板用のコア材２′の一方の面２′ａに所定の開口３１ａを有するマスクパターン３１を形成し、このマスクパターン３１をマスクとしてプラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ − Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりコア材２′に所定の深さで中心微細孔５′と、中心微細孔５′の外側近傍に中心微細孔５′と同軸の円筒形状である外層円筒孔部６′を穿設する（図６（Ａ））。コア材２′の材質、マスクパターン３１の材質、形成方法、および、中心微細孔５′と外層円筒孔部６′の穿設方法、開口径等の寸法は、上述の製造方法の実施形態と同様とすることができる。中心微細孔５′と外層円筒孔部６′が形成されたコア材２′の表面２′ａ側から見た状態は、上記図５と同様となる。
【００２６】
次に、コア材２′からマスクパターン３１を除去し、コア材２′の他方の面２′ｂを研磨して、中心微細孔５′と外層円筒孔部６′を露出させて、中心スルーホール５と外層スルーホール６からなる同軸スルーホール４を形成する。その後、絶縁層３をコア材２′の両面および中心スルーホール５と外層スルーホール６の内壁面に成膜する（図６（Ｂ））。この絶縁層３の形成は、上述の製造方法の実施形態における絶縁層３の形成と同様とすることができる。
次に、この絶縁層３上に導電性物質拡散防止層７を形成し、この導電性物質拡散防止層７上に下地導電層８を形成する（図６（Ｃ））。導電性物質拡散防止層７、下地導電層８の形成は、上述の製造方法の実施形態におけるこれらの層の形成と同様とすることができる。
【００２７】
次に、中心スルーホール５と外層スルーホール６の内部に導電性物質９を充填し、コア材２′上の余分な導電性物質９を研磨して除去することにより、中心スルーホール５内に導電性物質９ａを、外層スルーホール６内に導電性物質９ｂを残す。これにより、中心スルーホール５内に充填された導電性物質９ａ、外層スルーホール６内に充填された導電性物質９ｂによる表裏の導通がとられたコア基板２が得られる（図７（Ａ））。ここでは、中心スルーホール５と外層スルーホール６の内部に、導電性ペーストをスクリーン印刷等の方法により導電性物質９として充填する。使用する導電性ペーストは、銅粒子、銀粒子、銀コート銅粒子等の導電性粒子を８０体積％以上含有した導電性ペーストであることが望ましい。
【００２８】
その後、上記のように得られたコア基板２に対して、上述の製造方法の実施形態と同様の工程（図３（Ｃ）、図３（Ｄ）、図４（Ａ）、図４（Ｂ））でグランド配線１５，１６、電気絶縁層１８，１９、ビア２１と配線２２、ビア２３と配線２４をそれぞれ形成して、図１に示されるような配線基板１を得ることができる（図７（Ｂ））。本実施形態においても、必要に応じて、コア基板２の表面２ａ側および／または裏面２ｂ側に、更に任意の層数の配線を形成して、所望の配線基板を得ることができる。
【００２９】
上述のように、本発明の配線基板の製造方法では、精度の高い同軸構造のスルーホールを形成することができ、高い絶縁信頼性を確保したままで同軸スルーホールの小型化が可能であるため、クロストークノイズが低減され、インピーダンス整合がとれ高周波信号の伝送が可能な小型・高密度の配線基板の製造が可能となる。また、スルーホール直上にビアを形成し、このビアを介して１層目の配線を中心スルーホール内に充填された導電性物質に接続するので、多層配線の配線設計の自由度を高くすることができ、さらに、スルーホール内には樹脂が充填されていないので、中心スルーホール直上に配置されたビアへのコア基板の熱収縮や熱膨張による応力集中が発生し難く、得られた配線基板の接続信頼性が高いものとなる。
尚、上述の本発明の配線基板の製造方法では、同軸スルーホールの形成工程について説明したが、本発明では、普通のスルーホールを同軸スルーホールと混在させるように形成することも勿論可能である。
【００３０】
【実施例】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
コア材として、厚み６２５μｍ、直径１５０ｍｍのシリコン基板を準備し、このコア材の一方の面にノボラック系のポジ型レジスト材料（東京応化工業（株）製ＰＭＥＲ−Ｐ−ＬＡ９００ＰＭ）を塗布し、スルーホール形成用のフォトマスクを介して露光、現像した。これにより、円形開口と環状開口が同軸で形成された開口パターンを複数有するマスクを形成した。この同軸の開口パターンは、中心の円形開口が直径１０μｍであり、環状開口の開口幅が１０μｍ、外径が７０μｍであり、複数の同軸開口パターンの形成ピッチは１４０μｍであった。
【００３１】
次に、このマスクを介して、コア材にＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ − Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりドライエッチングを行い、図５に示されるような中心微細孔と外層円筒孔部との組み合わせを複数形成した。これらの孔部の深さは約２００μｍとした。
次に、不要なマスクを除去し、洗浄後、熱酸化（１０５０℃、２０分間）を施して、厚み８００ｎｍの絶縁層をコア材の両面および中心微細孔と外層円筒孔部の内壁面に形成した。
【００３２】
次に、この絶縁層上に、プラズマを利用したＭＯ−ＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ − Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、窒化チタンからなる厚み１０ｎｍの導電性物質拡散防止層を形成し、この導電性物質拡散防止層上に銅からなる厚み２００ｎｍの下地導電層を形成した。次いで、下地導電層を給電層として、下記組成のフィルドめっき液を使用しパルス電解めっき（ＤＴサイクル１０％、平均電流密度０．２Ａ／ｄｍ２）を１５時間行うことにより、コア基材表面に銅めっきを施し、中心微細孔と外層円筒孔部の内部に銅を完全に充填した。
（フィルドめっき液の組成）
・硫酸 … ５０ｇ／Ｌ
・硫酸銅 … ２００ｇ／Ｌ
・塩素イオン … ５０ｍｇ／Ｌ
・添加剤（上村工業（株）製 ＥＳＡ２１−Ａ） … ２．５ｍＬ／Ｌ
・添加剤（上村工業（株）製 ＥＳＡ２１−Ｂ） … １０ｍＬ／Ｌ
【００３３】
次に、コア材上の余分な銅被膜を研磨して除去し、その後、コア材の裏面を研磨して、中心微細孔と外層円筒孔部を露出させて、中心スルーホールと外層スルーホールとからなる同軸スルーホールを形成した。これにより、同軸スルーホール内に充填されたフィルドめっき銅による表裏の導通がとられたコア基板が得られた。上記の中心スルーホールは、開口径が１０μｍであり、また、外層スルーホールは、開口幅が１０μｍ、外側壁面の直径が７０μｍであり、各同軸スルーホールの形成ピッチは１４０μｍであった。このような同軸スルーホールは、レーザーもしくはドリルを用いて形成される従来の同軸スルーホールに比べ、中心スルーホールと外層スルーホールとの位置精度が極めて高く、同時に、大幅な小型化が実現されたものであった。
【００３４】
次いで、上記の研磨により露出したコア材面に、反応性スパッタリングにより酸化シリコンからなる絶縁層（厚み１００ｎｍ）を形成した。その後、この絶縁層上にレジストパターンを形成し、フッ化水素を用いたウエットエッチングにより、絶縁層に開口を形成した。この開口は、スルーホール内に充填された銅が露出するように形成した。
【００３５】
次に、コア基板の両面に、スパッタリング法によりクロム薄膜（厚み３０ｎｍ）と銅薄膜（厚み２００ｎｍ）の積層構造である下地金属層を形成した。次いで、各同軸スルーホールの外層スルーホール内に充填されたフィルドめっき銅上に位置する下地金属層が露出し、かつ、所望のグランド配線に相当する下地金属層が露出するように、下地金属層上にレジストパターンを形成した。その後、このレジストパターンをマスクとし、下地金属層を給電層として電解めっきを行い、厚み４μｍの銅層を形成した。次いで、レジストパターンを除去し、コア基板上に露出している余分な下地金属層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、アルカリ性過マンガン酸ナトリウム溶液でクロム薄膜を除去した。これにより、外層スルーホール内に充填された導電性物質に接続されたグランド配線を、コア基板の両面に形成した。
【００３６】
次に、グランド配線が形成されたコア基板の両面に、感光性ベンゾシクロブテン（ＤＯＷ社製Ｃｙｃｌｏｔｅｎｅ−４０２４−４０）を塗布し、所定のパターンで露光して現像し、硬化させることにより、１層目の配線の電気絶縁層（厚み１０μｍ）を形成した。この電気絶縁層は、各同軸スルーホールの中心スルーホール内に充填された銅が露出するパターンであった。
次いで、電気絶縁層を覆うように、スパッタリング法によりクロム薄膜（厚み３０ｎｍ）と銅薄膜（厚み２００ｎｍ）の積層構造である下地金属層を形成した。
【００３７】
次に、中心スルーホール内に充填されたフィルドめっき銅上に位置する下地金属層が露出するように、電気絶縁層上にレジストパターンを形成した。その後、このレジストパターンをマスクとし、下地金属層を給電層として電解めっきを行い、厚み４μｍの銅層を形成した。次いで、レジストパターンを除去し、電気絶縁層上に露出している余分な下地金属層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、アルカリ性過マンガン酸ナトリウム溶液でクロム薄膜を除去した。これにより、中心スルーホール内に充填された導電性物質にビアを介して接続された配線を、コア基板の両面に形成した。
以上の操作によって、配線基板を得ることができた。
【００３８】
上記のようにして作製した配線基板について、下記の環境試験を施し、その後、各配線の接続を確認した結果、接続異常はみられず、接続信頼性が高いものであることが確認された。
（環境試験）
−５５℃の条件で１５分放置し、その後、１２５℃の条件で１５分間放置することを１０００サイクル繰り返す。
【００３９】
［実施例２］
実施例１と同様のコア材を準備し、このコア材の一方の面にノボラック系のポジ型レジスト材料（東京応化工業（株）製ＰＭＥＲ−Ｐ−ＬＡ９００ＰＭ）を塗布し、スルーホール形成用のフォトマスクを介して露光、現像した。これにより、円形開口と環状開口が同軸で形成された開口パターンを複数有するマスクを形成した。この同軸の開口パターンは、中心の円形開口が直径１０μｍであり、環状開口の開口幅が１０μｍ、外径が７０μｍであり、複数の同軸開口パターンの形成ピッチは１４０μｍであった。
次に、このマスクを介して、コア材にＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ − Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりドライエッチングを行い、図５に示されるような中心微細孔と外層円筒孔部との組み合わせを複数形成した。これらの孔部の深さは約２００μｍとした。
【００４０】
次に、不要なマスクパターンを除去し後、コア材の裏面を研磨して、中心微細孔と外層円筒孔部を露出させて、中心スルーホールと外層スルーホールとからなる同軸スルーホールを形成した。次いで、洗浄後、熱酸化（１０５０℃、２０分間）を施して、厚み８００ｎｍの絶縁層をコア材の両面、および、中心スルーホールと外層スルーホールの内壁面に形成した。
次に、この絶縁層上に、プラズマを利用したＭＯ−ＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ − Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、窒化チタンからなる厚み１０ｎｍの導電性物質拡散防止層を形成し、この導電性物質拡散防止層上に銅からなる厚み２００ｎｍの下地導電層を形成した。
【００４１】
次いで、スクリーン印刷により導電性ペースト（平均粒径２．５μｍの銀コート銅粒子を８５体積％含有）をスルーホール内に充填し、硬化処理（１６０℃、２０分間）を施した。その後、コア材の表面上に盛り上がっている導電性ペーストを研磨により除去し、スルーホール内の導電性ペーストとコア材面が同一面となるようにした。これにより、各同軸スルーホール内に充填された導電性ペーストによる表裏の導通がとられたコア基板が得られた。上記の中心スルーホールは、開口径が１０μｍであり、また、外層スルーホールは、開口幅が１０μｍ、外側壁面の直径が７０μｍであり、各同軸スルーホールの形成ピッチは１４０μｍであった。このような同軸スルーホールは、レーザーもしくはドリルを用いて形成される従来の同軸スルーホールに比べ、中心スルーホールと外層スルーホールとの位置精度が極めて高く、同時に、大幅な小型化が実現されたものであった。
【００４２】
次に、コア基板に対し、実施例１と同様にして、グランド配線、および、中心スルーホールに接続された配線を形成し、配線基板を作製した。
上記のようにして作製した多層配線基板について、実施例１と同様の環境試験を施し、その後、各配線の接続を確認した結果、接続異常はみられず、接続信頼性が高いものであることが確認された。
【００４３】
【発明の効果】
以上詳述したように、本発明によれば、プラズマを利用したドライエッチングにより中心微細孔と外層円筒孔部を同時に形成するので、精度の高い同軸構造のスルーホールを形成することができ、高い絶縁信頼性を確保したままで同軸スルーホールの小型化が可能であり、また、スルーホール直上にビアを形成し、このビアを介して１層目の配線を中心スルーホール内に充填された導電性物質に接続するので、多層配線の配線設計の自由度を高くすることができ、さらに、スルーホール内には樹脂が充填されていないので、中心スルーホール直上に配置されたビアへのコア基板の熱収縮や熱膨張による応力集中が発生し難く、これにより、接続信頼性が高く、クロストークノイズが低減され、インピーダンス整合がとれ高周波信号の伝送が可能な配線基板の製造が可能となる。
【図面の簡単な説明】
【図１】本発明の配線基板の製造方法により作製された配線基板の一例を示す部分縦断面図である。
【図２】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図３】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図４】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図５】中心微細孔と外層円筒孔部が形成されたコア材の平面図である。
【図６】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図７】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【符号の説明】
１…配線基板
２…コア基板
２′…コア材
３，３′…絶縁層
４…同軸スルーホール
５…中心スルーホール
５′…中心微細孔
６…外層スルーホール
６′…外層円筒孔部
７，７ａ，７ｂ…導電性物質拡散防止層
８，８ａ，８ｂ…下地導電層
９，９ａ，９ｂ…導電性物質
１５，１６…グランド配線
１７，１８…電気絶縁層
２１，２３…ビア部
２２，２４…配線
３１…マスクパターン
３２…レジストパターン
【発明の属する技術分野】
本発明は、配線基板とその製造方法に係り、特に半導体素子を搭載するための配線基板であって、表裏の接続における信号のノイズやクロストークを低減した配線基板を製造するための製造方法に関する。
【０００２】
【従来の技術】
【特許文献１】特開２０００−６８６４８号公報
【特許文献２】特開２００１−１２７４３９号公報
【特許文献３】特開２００２−２１７５４１号公報
従来、半導体装置に用いられる配線基板は、コア基板にスルーホールを設け、このスルーホール内に金属めっきを施してスルーホール配線を形成し、このスルーホール配線をコア基板上の配線パターンと接続することによって、基板の表裏の接続を行っていた。そして、この表裏の接続を形成した配線基板に半導体素子を搭載し、また、ボール端子を形成し、このボール端子と半導体素子の端子間を導通させることにより半導体装置を構成していた。
【０００３】
近年、半導体装置の高周波化により、スルーホールにおいてインピーダンス不整合による信号波形の歪が生じるという問題があった。また、スルーホール配線が配線基板上のグランド配線から離れることにより、スルーホール配線に流れる信号が電界磁界の影響を受けやすくなり、クロストークノイズが生じるという問題があった。これらの問題を解決するために、スルーホールを、中心スルーホールと、この中心スルーホールの外側近傍に同軸構造となるように形成された外層スルーホールとからなる同軸構造とする技術が提案されている（特許文献１、特許文献２、特許文献３）。
【０００４】
【発明が解決しようとする課題】
しかし、上述の同軸構造のスルーホールは、いずれも、まず、外層スルーホールを形成した後、この外層スルーホールを絶縁樹脂で充填し、その後、外層スルーホールの中心部に、レーザーもしくはドリルを用いて中心スルーホールを形成して作製されるものであり、２度のスルーホール形成（穴明け工程）が必要であった。また、２度の穴明け工程における外層スルーホールと中心スルーホールの位置合わせが難しく、位置がずれると外層スルーホールと中心スルーホールとの絶縁信頼性が得られないため、従来の中心スルーホールの直径は７５μｍ程度が限度であり、小型化には限界があった。
さらに、上述の特許文献では、中心スルーホールを樹脂で充填し蓋めっきを行い、同軸構造のスルーホール直上にビアを配置している。しかし、この構造では、使用する基板の熱収縮・熱膨張によって、スルーホール内部に充填した樹脂が伸縮し、これにより、蓋めっき部分に形成されたビアに応力が集中し易く、接続信頼性が低いという問題もあった。
【０００５】
本発明は、上記のような実情に鑑みてなされたものであり、クロストークノイズが低減され、インピーダンス整合がとれる同軸構造のスルーホールを備えた配線基板を、高い絶縁信頼性と接続信頼性を確保し、かつ、簡便に製造することが可能な配線製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
このような目的を達成するために、本発明は、中心スルーホールと該中心スルーホールの外側近傍に同軸構造となるように形成された外層スルーホールとを有する同軸スルーホールを備えたコア基板上に電気絶縁層を介して配線を有する配線基板の製造方法において、コア基板用のコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜５０μｍの範囲内にある複数の中心微細孔と、該中心微細孔の外側近傍に中心微細孔と同軸の円筒形状である外層円筒孔部を所定の深さまで穿設する工程と、少なくとも前記中心微細孔の内壁面、および、前記外層円筒孔部の内壁面に、導電性物質拡散防止層を形成し、該導電性物質拡散防止層上に下地導電層を形成する工程と、前記中心微細孔内および前記外層円筒孔部内に導電性物質を充填する工程と、前記コア材の他方の面を研磨して前記中心微細孔および前記外側円筒孔部を露出させることにより中心スルーホールおよび外層スルーホールを形成し、前記導電性物質によりスルーホールを介した表裏の導通がとられたコア基板とする工程と、該コア基板上に、中心スルーホール内に充填された導電性物質に接続し、かつ、外層スルーホール内に充填された導電性物質と絶縁されるようにビアを形成すると同時に、電気絶縁層を介した配線を形成する工程と、を有するような構成とした。
【０００７】
また、本発明は、中心スルーホールと該中心スルーホールの外側近傍に同軸構造となるように形成された外層スルーホールとを有する同軸スルーホールを備えたコア基板上に電気絶縁層を介して配線を有する配線基板の製造方法において、コア基板用のコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜５０μｍの範囲内にある複数の中心微細孔と、該中心微細孔の外側近傍に中心微細孔と同軸の円筒形状である外層円筒孔部を所定の深さまで穿設する工程と、前記コア材の他方の面を研磨して前記微細孔および前記外側円筒孔部を露出させることにより、中心スルーホールおよび外層スルーホールを形成する工程と、少なくとも前記中心スルーホールの内壁面、および、外層スルーホールの内壁面に導電性物質拡散防止層を形成し、該導電性物質拡散防止層上に下地導電層を形成する工程と、前記中心スルーホール内および外層スルーホール内に導電性物質を充填して表裏の導通がとられたコア基板とする工程と、該コア基板上に、中心スルーホール内に充填された導電性物質に接続し、かつ、外層スルーホール内に充填された導電性物質と絶縁されるようにビアを形成すると同時に、電気絶縁層を介した配線を形成する工程と、を有するような構成とした。
【０００８】
本発明の他の態様として、前記導電性物質拡散防止層の形成は、プラズマを利用したＭＯ−ＣＶＤ法により行うような構成とした。
本発明の他の態様として、前記中心微細孔を、その開口径が１０〜３０μｍの範囲内となるように形成し、前記外層円筒孔部を、その開口幅が１０〜３０μｍの範囲内となるように形成するような構成とした。
本発明の他の態様として、前記コア基板の厚みは、５０〜７２５μｍの範囲内であるような構成とした。
本発明の他の態様として、前記コア材はシリコンを使用するような構成とした。
上記のように、本発明では、プラズマを利用したドライエッチングにより中心微細孔と外層円筒孔部を形成するので、微細で精度の高い同軸構造のスルーホールの形成が可能となる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の配線基板の製造方法により作製された配線基板の一例を示す部分縦断面図である。図１において、配線基板１は、コア基板２と、このコア基板２の表面２ａ上に電気絶縁層を介して形成された配線と、裏面２ｂ上に電気絶縁層を介して形成された配線と、を備えている。
配線基板１を構成するコア基板２は、コア材２′に複数（図示例では１個のみを示す）の同軸スルーホール４が形成されたものであり、この同軸スルーホール４は、中心スルーホール５と、中心スルーホール５の外側近傍に同軸構造となるように形成された外層スルーホール６からなる。中心スルーホール５には導電性物質９ａが充填され、外層スルーホール６には導電性物質９ｂが充填され、この導電性物質９ａ，９ｂにより同軸スルーホール４を介した表面２ａと裏面２ｂの導通がなされている。
【００１０】
コア基板２に形成された同軸スルーホール４を構成する中心スルーホール５は、その開口径を１０〜５０μｍ、好ましくは１０〜３０μｍの範囲内とすることができる。また、同軸スルーホール４を構成する外層スルーホール６は、その開口幅を１０〜５０μｍ、好ましくは１０〜３０μｍの範囲内とすることができ、外層スルーホール６の外側壁面の直径を５０〜２００μｍ、好ましくは５０〜１００μｍの範囲内とすることができる。また、中心スルーホール５と外層スルーホール６との間に存在するコア基板２の厚みは、例えば、１０〜８５μｍ、好ましくは１０〜３５μｍの範囲内で設定することができる。中心スルーホール５および外層スルーホール６の寸法が上記の範囲未満であると、高い絶縁信頼性を得ることが難しくなり、また、上記の範囲を超える場合、小型化に支障を来たすことになり好ましくない。
【００１１】
また、隣接する同軸スルーホール４の距離、隣接する外層スルーホール間に存在するコア基板２の厚みは、コア基板２の厚み等を考慮して適宜設定することができる。
中心スルーホール５の内壁面には導電性物質拡散防止層７ａが設けられており、図示例のコア基板２では、導電性物質拡散防止層７ａと導電性物質９ａとの間に下地導電層８ａが介在している。また、外層スルーホール６の内壁面には導電性物質拡散防止層７ｂが設けられており、図示例のコア基板２では、導電性物質拡散防止層７ｂと導電性物質９ｂとの間に下地導電層８ｂが介在している。
【００１２】
コア基板２の厚みは、５０〜７２５μｍ、好ましくは３００〜６２５μｍの範囲内である。コア基板２の厚みが５０μｍ未満であると、支持体として充分な強度を保持できず、７２５μｍを超えると、半導体装置の薄型化に支障を来たすことになり好ましくない。
コア基板２の表面２ａ上には、外層スルーホール内の導電性物質９ｂに接続するようにグランド配線１５が形成されており、また、電気絶縁層１７を介しビア２１にて中心スルーホール５内の導電性物質９ａに接続されるように配線２２が形成されている。一方、コア基板２の裏面２ｂ上には、外層スルーホール内の導電性物質９ｂに接続されるようにグランド配線１６が形成されており、また、電気絶縁層１８を介しビア２３にて中心スルーホール５内の導電性物質９ａに接続するように配線２４が形成されている。
【００１３】
尚、コア基板２上に形成された配線は、図示例では単層配線であるが、多層配線であってもよい。また、各ビア２１，２３は下地金属層を介して、導電性物質９ａ，９ｂ上に形成されていてもよく、下地着金属層は、例えば、銅、銀等の薄膜とすることができる。さらに、配線基板は、上述の同軸スルーホールと普通のスルーホールとが混在するものであってもよい。
【００１４】
次に、本発明の配線基板の製造方法を、上述の配線基板１を例として、図面を参照しながら説明する。
図２乃至図４は、本発明の配線基板の製造方法の一実施形態を示す工程図である。
本発明の配線基板の製造方法では、コア基板用のコア材２′の一方の面２′ａに所定の開口３１ａを有するマスクパターン３１を形成し、このマスクパターン３１をマスクとしてプラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ − Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりコア材２′に所定の深さで中心微細孔５′と、中心微細孔５′の外側近傍に中心微細孔５′と同軸の円筒形状である外層円筒孔部６′を穿設する（図２（Ａ））。
【００１５】
図５は、中心微細孔５′と外層円筒孔部６′が形成されたコア材２′の表面２′ａ側からの平面図であり、微細孔５′と外層円筒孔部６′は、それぞれ斜線を付して示してある。
コア材２′は、例えば、シリコン、ガラス等を使用することができる。
また、マスクパターン３１は、ドライエッチング耐性のある材料を用いて形成することができ、例えば、ノボラック樹脂を用いたポジ型レジストを使用して形成することができる。また、コア材２′に比べエッチング選択比が小さい（エッチング速度が小さい）材料、例えば、シリコンからなるコア材２′に対して、酸化シリコン、窒化シリコン等を使用してマスクパターン３１を形成することができる。
【００１６】
図５において、形成する中心微細孔５′の開口径ｄは、１０〜５０μｍ、好ましくは１０〜３０μｍの範囲内で適宜設定することができる。また、形成する外層円筒孔部６′は、その開口幅Ｗを１０〜５０μｍ、好ましくは１０〜３０μｍの範囲内、外側壁面の直径Ｄを５０〜２００μｍ、好ましくは５０〜１００μｍの範囲内とすることができる。また、中心微細孔５′と外層円筒孔部６′との間に存在するコア材２′の厚みＴは、例えば、１０〜８５μｍ、好ましくは１０〜３５μｍの範囲内とすることができる。
また、中心微細孔５′と外層円筒孔部６′の深さは、作製するコア基板の厚み（５０〜７２５μｍ）を考慮して設定することができ、例えば、７０〜７４５μｍの範囲内で適宜設定することができる。
本発明の製造方法では、同軸スルーホール用の中心微細孔５′と外層円筒孔部６′を、プラズマを利用したドライエッチングにより同時に形成するので、精度の高い同軸構造として形成することができる。
【００１７】
次に、コア材２′からマスクパターン３１を除去し、絶縁層３をコア材２′の表面および中心微細孔５′と外層円筒孔部６′の内壁面に成膜する（図２（Ｂ））。この絶縁層３は、コア材２′がシリコンである場合には、熱酸化を施すことにより形成された酸化珪素膜であってよい。また、シリコンおよび他の材質のコア材２′に対して、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で形成した酸化シリコン膜、窒化シリコン膜を絶縁層３としてもよい。このような絶縁層３の厚みは、例えば、５００〜１０００ｎｍの範囲で設定することができる。
【００１８】
次に、この絶縁層３上に導電性物質拡散防止層７を形成し、この導電性物質拡散防止層７上に下地導電層８を形成する（図２（Ｃ））。導電性物質拡散防止層７は、窒化チタン、チタン、クロム等からなる薄膜とすることができる。また、下地導電層８は、銅、銀、ニッケル等からなる薄膜とすることができる。このような導電性物質拡散防止層７や下地導電層８は、例えば、プラズマを利用したＭＯ−ＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ − Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やスパッタリング法により形成することができる。特に、中心微細孔５′の開口径ｄが３０μｍ以下の場合、外層円筒孔部６′の外側壁面の径Ｄ２と内側壁面の径Ｄ１の差が３０μｍ以下の場合、プラズマを利用したＭＯ−ＣＶＤにより導電性物質拡散防止層７や下地導電層８を形成することが好ましい。
【００１９】
次に、中心微細孔５′と外層円筒孔部６′の内部に導電性物質９を充填する（図３（Ａ））。ここでは、下地導電層８を給電層として、フィルド電解めっきにより中心微細孔５′と外層円筒孔部６′の内部に銅、ニッケル等の導電性物質９を充填することができる。また、中心微細孔５′と外層円筒孔部６′の内部に、導電性ペーストをスクリーン印刷等の方法により導電性物質９として充填してもよい。使用する導電性ペーストは、銅粒子、銀粒子、銀コート銅粒子等の導電性粒子を８０体積％以上含有した導電性ペーストであることが望ましい。
次に、コア材２′上の余分な導電性物質９を研磨して除去し、中心微細孔５′内に導電性物質９ａを、外層円筒孔部６′内に導電性物質９ｂを残す。また、コア材２′の他方の面２′ｂを研磨して、中心微細孔５′と外層円筒孔部６′を露出させて中心スルーホール５と外層スルーホール６からなる同軸スルーホール４を形成する。これにより、中心スルーホール５内に充填された導電性物質９ａ、外層スルーホール６内に充填された導電性物質９ｂによる表裏の導通がとられたコア基板２が得られる（図３（Ｂ））。
【００２０】
次いで、上記の研磨がなされたコア材２′の両面に絶縁層３′を形成し、この絶縁層３′にパターンエッチングを行って、中心スルーホール５内に充填された導電性物質９ａ、外層スルーホール６内に充填された導電性物質９ｂが露出するような開口を形成する。その後、コア材２′の両面に下地金属層を形成し、この下地金属層上にレジストパターンを形成し、上記の下地金属層を給電層としてパターンめっきを行って導電層を形成する。その後、上記のレジストパターンを除去し、露出している下地金属層をエッチング除去することにより、グランド配線１５，１６を形成する（図３（Ｃ））。
【００２１】
絶縁層３′は、反応性スパッタリング、プラズマＣＶＤ等により形成した酸化シリコン等の無機酸化膜、窒化シリコン等の無機窒化膜とすることができる。このような絶縁層３′の厚みは、例えば、５００〜１０００ｎｍの範囲で設定することができる。また、この絶縁層３′に対するパターンエッチングは、所望のレジストパターンを形成した後、無機酸化膜であればフッ化水素を用いたウエットエッチングにより、また、無機窒化膜であれば、ＣＦ４／Ｏ２、ＣＦ４／Ｏ２／Ｈ２、ＳｉＦ４／Ｏ２、ＮＦ３／Ｏ２、ＣＦ４、Ｃ２Ｆ６、Ｃ３／Ｆ８、ＣＨＦ３等のガスによるプラズマドライエッチングにより行うことができる。
グランド配線１５，１６を形成するための下地金属層は、スパッタリング法等により形成した薄膜であってよく、例えば、銅、銀等の薄膜であってよい。また、下地金属層の構造を、上記のような薄膜と、クロム、チタン、窒化チタン等の密着膜との積層構造としてもよい。このような下地金属層の厚みは、例えば、５０〜３５０ｎｍの範囲で設定することができる。
【００２２】
次に、コア基板２の両面に電気絶縁層として、感光性絶縁材料を塗布し、所定のパターンで露光して現像することにより、中心スルーホール５内に充填された導電性物質９ａが露出するような開口を有する電気絶縁層１７，１８を形成する。その後、この電気絶縁層１７，１８を覆うように、下地金属層１９，２０を形成する（図３（Ｄ））。
電気絶縁層１７，１８は、例えば、ベンゾシクロブテン、ポリイミド、フルオレン等の感光性絶縁材料を使用して形成することができ、その厚みは、例えば、３〜２０μｍの範囲で設定することができる。
【００２３】
下地金属層１９，２０は、スパッタリング法等により形成した薄膜であってよく、例えば、銅、銀等の薄膜であってよい。また、下地金属層１９，２０の構造を、上記のような薄膜と、クロム、チタン、窒化チタン等の密着膜との積層構造としてもよい。このような下地金属層の厚みは、例えば、５０〜３５０ｎｍの範囲で設定することができる。
次に、電気絶縁層１７，１８にレジストパターン３２を形成する（図４（Ａ））。このレジストパターン３２は、中心スルーホール５内に充填された導電性物質９ａ上の下地金属層１９，２０が露出するような開口３２ａを有している。
【００２４】
次いで、このジストパターン３２をマスクとし、下地金属層１９，２０を給電層として電解めっきを行い、その後、レジストパターン３２を除去する。これにより、中心スルーホール５内に充填された導電性物質９ａにビア２１を介して接続された配線２２と、ビア２３を介して接続された配線２４とを形成する（図４（Ｂ））。このような配線、ビアの材質は、例えば、銅、ニッケル等の導電性材料を使用することができる。
その後、電気絶縁層１７，１８上に存在している余分な下地金属層１９，２０を除去する。これにより、コア基板２の両面に電気絶縁層を介した配線が形成され、この配線は、中心スルーホール５内に充填された導電性物質９ａにビアを介して接続されたものとなり、図１に示されるような配線基板１が得られる（図４（Ｃ））。
その後、必要に応じて、図３（Ｃ）〜図４（Ｃ）の工程を繰り返すことにより、コア基板２の表面２ａ側および／または裏面２ｂ側に、更に任意の層数の配線を形成して、所望の配線基板を得ることができる。
【００２５】
図６乃至図７は、本発明の配線基板の製造方法の他の実施形態を示す工程図である。
本発明の配線基板の製造方法では、まず、コア基板用のコア材２′の一方の面２′ａに所定の開口３１ａを有するマスクパターン３１を形成し、このマスクパターン３１をマスクとしてプラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ − Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりコア材２′に所定の深さで中心微細孔５′と、中心微細孔５′の外側近傍に中心微細孔５′と同軸の円筒形状である外層円筒孔部６′を穿設する（図６（Ａ））。コア材２′の材質、マスクパターン３１の材質、形成方法、および、中心微細孔５′と外層円筒孔部６′の穿設方法、開口径等の寸法は、上述の製造方法の実施形態と同様とすることができる。中心微細孔５′と外層円筒孔部６′が形成されたコア材２′の表面２′ａ側から見た状態は、上記図５と同様となる。
【００２６】
次に、コア材２′からマスクパターン３１を除去し、コア材２′の他方の面２′ｂを研磨して、中心微細孔５′と外層円筒孔部６′を露出させて、中心スルーホール５と外層スルーホール６からなる同軸スルーホール４を形成する。その後、絶縁層３をコア材２′の両面および中心スルーホール５と外層スルーホール６の内壁面に成膜する（図６（Ｂ））。この絶縁層３の形成は、上述の製造方法の実施形態における絶縁層３の形成と同様とすることができる。
次に、この絶縁層３上に導電性物質拡散防止層７を形成し、この導電性物質拡散防止層７上に下地導電層８を形成する（図６（Ｃ））。導電性物質拡散防止層７、下地導電層８の形成は、上述の製造方法の実施形態におけるこれらの層の形成と同様とすることができる。
【００２７】
次に、中心スルーホール５と外層スルーホール６の内部に導電性物質９を充填し、コア材２′上の余分な導電性物質９を研磨して除去することにより、中心スルーホール５内に導電性物質９ａを、外層スルーホール６内に導電性物質９ｂを残す。これにより、中心スルーホール５内に充填された導電性物質９ａ、外層スルーホール６内に充填された導電性物質９ｂによる表裏の導通がとられたコア基板２が得られる（図７（Ａ））。ここでは、中心スルーホール５と外層スルーホール６の内部に、導電性ペーストをスクリーン印刷等の方法により導電性物質９として充填する。使用する導電性ペーストは、銅粒子、銀粒子、銀コート銅粒子等の導電性粒子を８０体積％以上含有した導電性ペーストであることが望ましい。
【００２８】
その後、上記のように得られたコア基板２に対して、上述の製造方法の実施形態と同様の工程（図３（Ｃ）、図３（Ｄ）、図４（Ａ）、図４（Ｂ））でグランド配線１５，１６、電気絶縁層１８，１９、ビア２１と配線２２、ビア２３と配線２４をそれぞれ形成して、図１に示されるような配線基板１を得ることができる（図７（Ｂ））。本実施形態においても、必要に応じて、コア基板２の表面２ａ側および／または裏面２ｂ側に、更に任意の層数の配線を形成して、所望の配線基板を得ることができる。
【００２９】
上述のように、本発明の配線基板の製造方法では、精度の高い同軸構造のスルーホールを形成することができ、高い絶縁信頼性を確保したままで同軸スルーホールの小型化が可能であるため、クロストークノイズが低減され、インピーダンス整合がとれ高周波信号の伝送が可能な小型・高密度の配線基板の製造が可能となる。また、スルーホール直上にビアを形成し、このビアを介して１層目の配線を中心スルーホール内に充填された導電性物質に接続するので、多層配線の配線設計の自由度を高くすることができ、さらに、スルーホール内には樹脂が充填されていないので、中心スルーホール直上に配置されたビアへのコア基板の熱収縮や熱膨張による応力集中が発生し難く、得られた配線基板の接続信頼性が高いものとなる。
尚、上述の本発明の配線基板の製造方法では、同軸スルーホールの形成工程について説明したが、本発明では、普通のスルーホールを同軸スルーホールと混在させるように形成することも勿論可能である。
【００３０】
【実施例】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
コア材として、厚み６２５μｍ、直径１５０ｍｍのシリコン基板を準備し、このコア材の一方の面にノボラック系のポジ型レジスト材料（東京応化工業（株）製ＰＭＥＲ−Ｐ−ＬＡ９００ＰＭ）を塗布し、スルーホール形成用のフォトマスクを介して露光、現像した。これにより、円形開口と環状開口が同軸で形成された開口パターンを複数有するマスクを形成した。この同軸の開口パターンは、中心の円形開口が直径１０μｍであり、環状開口の開口幅が１０μｍ、外径が７０μｍであり、複数の同軸開口パターンの形成ピッチは１４０μｍであった。
【００３１】
次に、このマスクを介して、コア材にＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ − Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりドライエッチングを行い、図５に示されるような中心微細孔と外層円筒孔部との組み合わせを複数形成した。これらの孔部の深さは約２００μｍとした。
次に、不要なマスクを除去し、洗浄後、熱酸化（１０５０℃、２０分間）を施して、厚み８００ｎｍの絶縁層をコア材の両面および中心微細孔と外層円筒孔部の内壁面に形成した。
【００３２】
次に、この絶縁層上に、プラズマを利用したＭＯ−ＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ − Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、窒化チタンからなる厚み１０ｎｍの導電性物質拡散防止層を形成し、この導電性物質拡散防止層上に銅からなる厚み２００ｎｍの下地導電層を形成した。次いで、下地導電層を給電層として、下記組成のフィルドめっき液を使用しパルス電解めっき（ＤＴサイクル１０％、平均電流密度０．２Ａ／ｄｍ２）を１５時間行うことにより、コア基材表面に銅めっきを施し、中心微細孔と外層円筒孔部の内部に銅を完全に充填した。
（フィルドめっき液の組成）
・硫酸 … ５０ｇ／Ｌ
・硫酸銅 … ２００ｇ／Ｌ
・塩素イオン … ５０ｍｇ／Ｌ
・添加剤（上村工業（株）製 ＥＳＡ２１−Ａ） … ２．５ｍＬ／Ｌ
・添加剤（上村工業（株）製 ＥＳＡ２１−Ｂ） … １０ｍＬ／Ｌ
【００３３】
次に、コア材上の余分な銅被膜を研磨して除去し、その後、コア材の裏面を研磨して、中心微細孔と外層円筒孔部を露出させて、中心スルーホールと外層スルーホールとからなる同軸スルーホールを形成した。これにより、同軸スルーホール内に充填されたフィルドめっき銅による表裏の導通がとられたコア基板が得られた。上記の中心スルーホールは、開口径が１０μｍであり、また、外層スルーホールは、開口幅が１０μｍ、外側壁面の直径が７０μｍであり、各同軸スルーホールの形成ピッチは１４０μｍであった。このような同軸スルーホールは、レーザーもしくはドリルを用いて形成される従来の同軸スルーホールに比べ、中心スルーホールと外層スルーホールとの位置精度が極めて高く、同時に、大幅な小型化が実現されたものであった。
【００３４】
次いで、上記の研磨により露出したコア材面に、反応性スパッタリングにより酸化シリコンからなる絶縁層（厚み１００ｎｍ）を形成した。その後、この絶縁層上にレジストパターンを形成し、フッ化水素を用いたウエットエッチングにより、絶縁層に開口を形成した。この開口は、スルーホール内に充填された銅が露出するように形成した。
【００３５】
次に、コア基板の両面に、スパッタリング法によりクロム薄膜（厚み３０ｎｍ）と銅薄膜（厚み２００ｎｍ）の積層構造である下地金属層を形成した。次いで、各同軸スルーホールの外層スルーホール内に充填されたフィルドめっき銅上に位置する下地金属層が露出し、かつ、所望のグランド配線に相当する下地金属層が露出するように、下地金属層上にレジストパターンを形成した。その後、このレジストパターンをマスクとし、下地金属層を給電層として電解めっきを行い、厚み４μｍの銅層を形成した。次いで、レジストパターンを除去し、コア基板上に露出している余分な下地金属層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、アルカリ性過マンガン酸ナトリウム溶液でクロム薄膜を除去した。これにより、外層スルーホール内に充填された導電性物質に接続されたグランド配線を、コア基板の両面に形成した。
【００３６】
次に、グランド配線が形成されたコア基板の両面に、感光性ベンゾシクロブテン（ＤＯＷ社製Ｃｙｃｌｏｔｅｎｅ−４０２４−４０）を塗布し、所定のパターンで露光して現像し、硬化させることにより、１層目の配線の電気絶縁層（厚み１０μｍ）を形成した。この電気絶縁層は、各同軸スルーホールの中心スルーホール内に充填された銅が露出するパターンであった。
次いで、電気絶縁層を覆うように、スパッタリング法によりクロム薄膜（厚み３０ｎｍ）と銅薄膜（厚み２００ｎｍ）の積層構造である下地金属層を形成した。
【００３７】
次に、中心スルーホール内に充填されたフィルドめっき銅上に位置する下地金属層が露出するように、電気絶縁層上にレジストパターンを形成した。その後、このレジストパターンをマスクとし、下地金属層を給電層として電解めっきを行い、厚み４μｍの銅層を形成した。次いで、レジストパターンを除去し、電気絶縁層上に露出している余分な下地金属層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、アルカリ性過マンガン酸ナトリウム溶液でクロム薄膜を除去した。これにより、中心スルーホール内に充填された導電性物質にビアを介して接続された配線を、コア基板の両面に形成した。
以上の操作によって、配線基板を得ることができた。
【００３８】
上記のようにして作製した配線基板について、下記の環境試験を施し、その後、各配線の接続を確認した結果、接続異常はみられず、接続信頼性が高いものであることが確認された。
（環境試験）
−５５℃の条件で１５分放置し、その後、１２５℃の条件で１５分間放置することを１０００サイクル繰り返す。
【００３９】
［実施例２］
実施例１と同様のコア材を準備し、このコア材の一方の面にノボラック系のポジ型レジスト材料（東京応化工業（株）製ＰＭＥＲ−Ｐ−ＬＡ９００ＰＭ）を塗布し、スルーホール形成用のフォトマスクを介して露光、現像した。これにより、円形開口と環状開口が同軸で形成された開口パターンを複数有するマスクを形成した。この同軸の開口パターンは、中心の円形開口が直径１０μｍであり、環状開口の開口幅が１０μｍ、外径が７０μｍであり、複数の同軸開口パターンの形成ピッチは１４０μｍであった。
次に、このマスクを介して、コア材にＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ − Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりドライエッチングを行い、図５に示されるような中心微細孔と外層円筒孔部との組み合わせを複数形成した。これらの孔部の深さは約２００μｍとした。
【００４０】
次に、不要なマスクパターンを除去し後、コア材の裏面を研磨して、中心微細孔と外層円筒孔部を露出させて、中心スルーホールと外層スルーホールとからなる同軸スルーホールを形成した。次いで、洗浄後、熱酸化（１０５０℃、２０分間）を施して、厚み８００ｎｍの絶縁層をコア材の両面、および、中心スルーホールと外層スルーホールの内壁面に形成した。
次に、この絶縁層上に、プラズマを利用したＭＯ−ＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ − Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、窒化チタンからなる厚み１０ｎｍの導電性物質拡散防止層を形成し、この導電性物質拡散防止層上に銅からなる厚み２００ｎｍの下地導電層を形成した。
【００４１】
次いで、スクリーン印刷により導電性ペースト（平均粒径２．５μｍの銀コート銅粒子を８５体積％含有）をスルーホール内に充填し、硬化処理（１６０℃、２０分間）を施した。その後、コア材の表面上に盛り上がっている導電性ペーストを研磨により除去し、スルーホール内の導電性ペーストとコア材面が同一面となるようにした。これにより、各同軸スルーホール内に充填された導電性ペーストによる表裏の導通がとられたコア基板が得られた。上記の中心スルーホールは、開口径が１０μｍであり、また、外層スルーホールは、開口幅が１０μｍ、外側壁面の直径が７０μｍであり、各同軸スルーホールの形成ピッチは１４０μｍであった。このような同軸スルーホールは、レーザーもしくはドリルを用いて形成される従来の同軸スルーホールに比べ、中心スルーホールと外層スルーホールとの位置精度が極めて高く、同時に、大幅な小型化が実現されたものであった。
【００４２】
次に、コア基板に対し、実施例１と同様にして、グランド配線、および、中心スルーホールに接続された配線を形成し、配線基板を作製した。
上記のようにして作製した多層配線基板について、実施例１と同様の環境試験を施し、その後、各配線の接続を確認した結果、接続異常はみられず、接続信頼性が高いものであることが確認された。
【００４３】
【発明の効果】
以上詳述したように、本発明によれば、プラズマを利用したドライエッチングにより中心微細孔と外層円筒孔部を同時に形成するので、精度の高い同軸構造のスルーホールを形成することができ、高い絶縁信頼性を確保したままで同軸スルーホールの小型化が可能であり、また、スルーホール直上にビアを形成し、このビアを介して１層目の配線を中心スルーホール内に充填された導電性物質に接続するので、多層配線の配線設計の自由度を高くすることができ、さらに、スルーホール内には樹脂が充填されていないので、中心スルーホール直上に配置されたビアへのコア基板の熱収縮や熱膨張による応力集中が発生し難く、これにより、接続信頼性が高く、クロストークノイズが低減され、インピーダンス整合がとれ高周波信号の伝送が可能な配線基板の製造が可能となる。
【図面の簡単な説明】
【図１】本発明の配線基板の製造方法により作製された配線基板の一例を示す部分縦断面図である。
【図２】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図３】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図４】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図５】中心微細孔と外層円筒孔部が形成されたコア材の平面図である。
【図６】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図７】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【符号の説明】
１…配線基板
２…コア基板
２′…コア材
３，３′…絶縁層
４…同軸スルーホール
５…中心スルーホール
５′…中心微細孔
６…外層スルーホール
６′…外層円筒孔部
７，７ａ，７ｂ…導電性物質拡散防止層
８，８ａ，８ｂ…下地導電層
９，９ａ，９ｂ…導電性物質
１５，１６…グランド配線
１７，１８…電気絶縁層
２１，２３…ビア部
２２，２４…配線
３１…マスクパターン
３２…レジストパターン
Claims (6)
- 中心スルーホールと該中心スルーホールの外側近傍に同軸構造となるように形成された外層スルーホールとを有する同軸スルーホールを備えたコア基板上に電気絶縁層を介して配線を有する配線基板の製造方法において、
コア基板用のコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜５０μｍの範囲内にある複数の中心微細孔と、該中心微細孔の外側近傍に中心微細孔と同軸の円筒形状である外層円筒孔部を所定の深さまで穿設する工程と、
少なくとも前記中心微細孔の内壁面、および、前記外層円筒孔部の内壁面に、導電性物質拡散防止層を形成し、該導電性物質拡散防止層上に下地導電層を形成する工程と、
前記中心微細孔内および前記外層円筒孔部内に導電性物質を充填する工程と、
前記コア材の他方の面を研磨して前記中心微細孔および前記外側円筒孔部を露出させることにより中心スルーホールおよび外層スルーホールを形成し、前記導電性物質によりスルーホールを介した表裏の導通がとられたコア基板とする工程と、
該コア基板上に、中心スルーホール内に充填された導電性物質に接続し、かつ、外層スルーホール内に充填された導電性物質と絶縁されるようにビアを形成すると同時に、電気絶縁層を介した配線を形成する工程と、を有することを特徴とする配線基板の製造方法。 - 中心スルーホールと該中心スルーホールの外側近傍に同軸構造となるように形成された外層スルーホールとを有する同軸スルーホールを備えたコア基板上に電気絶縁層を介して配線を有する配線基板の製造方法において、
コア基板用のコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜５０μｍの範囲内にある複数の中心微細孔と、該中心微細孔の外側近傍に中心微細孔と同軸の円筒形状である外層円筒孔部を所定の深さまで穿設する工程と、
前記コア材の他方の面を研磨して前記微細孔および前記外側円筒孔部を露出させることにより、中心スルーホールおよび外層スルーホールを形成する工程と、
少なくとも前記中心スルーホールの内壁面、および、外層スルーホールの内壁面に導電性物質拡散防止層を形成し、該導電性物質拡散防止層上に下地導電層を形成する工程と、
前記中心スルーホール内および外層スルーホール内に導電性物質を充填して表裏の導通がとられたコア基板とする工程と、
該コア基板上に、中心スルーホール内に充填された導電性物質に接続し、かつ、外層スルーホール内に充填された導電性物質と絶縁されるようにビアを形成すると同時に、電気絶縁層を介した配線を形成する工程と、を有することを特徴とする配線基板の製造方法。 - 前記導電性物質拡散防止層の形成は、プラズマを利用したＭＯ−ＣＶＤ法により行うことを特徴とする請求項１または請求項２に記載の配線基板の製造方法。
- 前記中心微細孔を、その開口径が１０〜３０μｍの範囲内となるように形成し、前記外層円筒孔部を、その開口幅が１０〜３０μｍの範囲内となるように形成することを特徴とする請求項１乃至請求項３のいずれかに記載の配線基板の製造方法。
- 前記コア基板の厚みは、５０〜７２５μｍの範囲内であることを特徴とする請求項１乃至請求項４のいずれかに記載の配線基板の製造方法。
- 前記コア材はシリコンを使用することを特徴とする請求項１乃至請求項５のいずれかに記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148812A JP4192035B2 (ja) | 2003-05-27 | 2003-05-27 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148812A JP4192035B2 (ja) | 2003-05-27 | 2003-05-27 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004356160A true JP2004356160A (ja) | 2004-12-16 |
| JP4192035B2 JP4192035B2 (ja) | 2008-12-03 |
Family
ID=34045087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003148812A Expired - Lifetime JP4192035B2 (ja) | 2003-05-27 | 2003-05-27 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4192035B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261403A (ja) * | 2005-03-17 | 2006-09-28 | Elpida Memory Inc | 半導体装置 |
| WO2006127988A1 (en) * | 2005-05-23 | 2006-11-30 | Intel Corporation | Low inductance via structures |
| JP2007027451A (ja) * | 2005-07-19 | 2007-02-01 | Shinko Electric Ind Co Ltd | 回路基板及びその製造方法 |
| JP2007081100A (ja) * | 2005-09-14 | 2007-03-29 | Tdk Corp | 配線基板およびその製造方法 |
| JP2008004660A (ja) * | 2006-06-21 | 2008-01-10 | Tanaka Kikinzoku Kogyo Kk | ブラインドホールカット配線板およびその製造方法 |
| JP2008166652A (ja) * | 2007-01-05 | 2008-07-17 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JP2009506528A (ja) * | 2005-08-26 | 2009-02-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電気的に遮蔽されたウェハ貫通インターコネクト |
| JP2010114187A (ja) * | 2008-11-05 | 2010-05-20 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| JP2011061132A (ja) * | 2009-09-14 | 2011-03-24 | Zycube:Kk | インターポーザ |
| KR101103275B1 (ko) * | 2010-02-12 | 2012-01-10 | 한국기계연구원 | 반도체 소자 3차원 패키지용 관통 전극의 제조방법 |
| JP2013225687A (ja) * | 2013-06-18 | 2013-10-31 | Fujikura Ltd | 貫通配線基板及びその製造方法 |
| JP2013251519A (ja) * | 2012-05-30 | 2013-12-12 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 厚さ方向同軸構造体を備えた多層電子構造体 |
| JP2016072433A (ja) * | 2014-09-30 | 2016-05-09 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
| JP2019530239A (ja) * | 2016-10-19 | 2019-10-17 | レイセオン カンパニー | 多階層相互接続半導体ウエハ用の同軸コネクタフィードスルー |
| JP2020027821A (ja) * | 2018-08-09 | 2020-02-20 | 太陽誘電株式会社 | キャパシタ |
| US20210076491A1 (en) * | 2018-05-25 | 2021-03-11 | Toppan Printing Co.,Ltd. | Glass circuit board and method of manufacturing same |
| JP2021097064A (ja) * | 2019-12-13 | 2021-06-24 | 昭和電工マテリアルズ株式会社 | 金属ペースト、導電体、並びに、貫通電極を有する基体及びその製造方法 |
| JP2023038236A (ja) * | 2020-01-10 | 2023-03-16 | 日本電気株式会社 | 配線基板及びその製造方法 |
-
2003
- 2003-05-27 JP JP2003148812A patent/JP4192035B2/ja not_active Expired - Lifetime
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4577687B2 (ja) * | 2005-03-17 | 2010-11-10 | エルピーダメモリ株式会社 | 半導体装置 |
| JP2006261403A (ja) * | 2005-03-17 | 2006-09-28 | Elpida Memory Inc | 半導体装置 |
| US7842610B2 (en) | 2005-03-17 | 2010-11-30 | Elpida Memory, Inc. | Semiconductor device |
| WO2006127988A1 (en) * | 2005-05-23 | 2006-11-30 | Intel Corporation | Low inductance via structures |
| JP2007027451A (ja) * | 2005-07-19 | 2007-02-01 | Shinko Electric Ind Co Ltd | 回路基板及びその製造方法 |
| JP2009506528A (ja) * | 2005-08-26 | 2009-02-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電気的に遮蔽されたウェハ貫通インターコネクト |
| JP2007081100A (ja) * | 2005-09-14 | 2007-03-29 | Tdk Corp | 配線基板およびその製造方法 |
| JP2008004660A (ja) * | 2006-06-21 | 2008-01-10 | Tanaka Kikinzoku Kogyo Kk | ブラインドホールカット配線板およびその製造方法 |
| JP2008166652A (ja) * | 2007-01-05 | 2008-07-17 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JP2010114187A (ja) * | 2008-11-05 | 2010-05-20 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| JP2011061132A (ja) * | 2009-09-14 | 2011-03-24 | Zycube:Kk | インターポーザ |
| KR101103275B1 (ko) * | 2010-02-12 | 2012-01-10 | 한국기계연구원 | 반도체 소자 3차원 패키지용 관통 전극의 제조방법 |
| JP2013251519A (ja) * | 2012-05-30 | 2013-12-12 | Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co Ltd | 厚さ方向同軸構造体を備えた多層電子構造体 |
| JP2013225687A (ja) * | 2013-06-18 | 2013-10-31 | Fujikura Ltd | 貫通配線基板及びその製造方法 |
| JP2016072433A (ja) * | 2014-09-30 | 2016-05-09 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
| JP2019530239A (ja) * | 2016-10-19 | 2019-10-17 | レイセオン カンパニー | 多階層相互接続半導体ウエハ用の同軸コネクタフィードスルー |
| US20210076491A1 (en) * | 2018-05-25 | 2021-03-11 | Toppan Printing Co.,Ltd. | Glass circuit board and method of manufacturing same |
| US11516911B2 (en) * | 2018-05-25 | 2022-11-29 | Toppan Printing Co., Ltd. | Glass circuit board and stress relief layer |
| JP2020027821A (ja) * | 2018-08-09 | 2020-02-20 | 太陽誘電株式会社 | キャパシタ |
| JP7160594B2 (ja) | 2018-08-09 | 2022-10-25 | 太陽誘電株式会社 | キャパシタ |
| JP2021097064A (ja) * | 2019-12-13 | 2021-06-24 | 昭和電工マテリアルズ株式会社 | 金属ペースト、導電体、並びに、貫通電極を有する基体及びその製造方法 |
| JP7487471B2 (ja) | 2019-12-13 | 2024-05-21 | 株式会社レゾナック | 金属ペースト、導電体、並びに、貫通電極を有する基体及びその製造方法 |
| JP2023038236A (ja) * | 2020-01-10 | 2023-03-16 | 日本電気株式会社 | 配線基板及びその製造方法 |
| JP7424520B2 (ja) | 2020-01-10 | 2024-01-30 | 日本電気株式会社 | 配線基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4192035B2 (ja) | 2008-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10765011B2 (en) | Multilayer wiring board | |
| JP4192035B2 (ja) | 配線基板の製造方法 | |
| KR100934913B1 (ko) | 도전재 충전 스루홀 기판의 제조 방법 | |
| US6410858B1 (en) | Multilayered wiring board, a production process for, and semiconductor device using, the same | |
| TW200401598A (en) | Metal core substrate and process for manufacturing same | |
| US6563057B2 (en) | Printed circuit board and method for manufacturing same | |
| KR20000047719A (ko) | 다층 회로 기판의 제조 방법 | |
| JP4369684B2 (ja) | 多層配線基板およびその製造方法 | |
| JP2006100631A (ja) | 配線基板及びその製造方法 | |
| JP2007081100A (ja) | 配線基板およびその製造方法 | |
| JP4052434B2 (ja) | 多層基板及びその製造方法 | |
| JP4598438B2 (ja) | 多層配線基板の製造方法 | |
| JP7450063B2 (ja) | 多層基板及びその製造方法 | |
| JP4504774B2 (ja) | 配線基板の製造方法 | |
| JP2006339349A (ja) | プリント配線板とその製造方法 | |
| JP2005286122A (ja) | プリント配線板とその製造方法 | |
| JP2002176262A (ja) | 多層プリント配線板及びその製造方法 | |
| JP2003338684A (ja) | プリント基板の製造方法 | |
| JPH0883982A (ja) | 多層プリント配線板の製造方法 | |
| JP2001326438A (ja) | プリント配線板およびプリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080919 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4192035 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |