JP2010114187A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2010114187A
JP2010114187A JP2008284147A JP2008284147A JP2010114187A JP 2010114187 A JP2010114187 A JP 2010114187A JP 2008284147 A JP2008284147 A JP 2008284147A JP 2008284147 A JP2008284147 A JP 2008284147A JP 2010114187 A JP2010114187 A JP 2010114187A
Authority
JP
Japan
Prior art keywords
substrate
forming
substrate body
wiring
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008284147A
Other languages
English (en)
Other versions
JP5193809B2 (ja
Inventor
Hideaki Sakaguchi
秀明 坂口
Akinori Shiraishi
晶紀 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008284147A priority Critical patent/JP5193809B2/ja
Priority to US12/609,054 priority patent/US8759685B2/en
Publication of JP2010114187A publication Critical patent/JP2010114187A/ja
Application granted granted Critical
Publication of JP5193809B2 publication Critical patent/JP5193809B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】本発明は、貫通電極が形成される基板本体と、貫通電極と電気的に接続されると共に、電子部品が接続されるパッドと、を備えた配線基板及びその製造方法に関し、基板本体の外周部（基板本体の角部も含む）の破損を防止することのできる配線基板及びその製造方法を提供することを課題とする。
【解決手段】基板本体２１の外周側面２１Ｃの位置を第１及び第２の絶縁樹脂層３５，３６の外周側面３５Ａ，３６Ａの位置よりも内側に配置して、基板本体２１の外周部に切り欠き部３８を設けると共に、切り欠き部３８に基板本体２１の外周側面２１Ｃを覆う樹脂３９を設けた。
【選択図】図３

Description

本発明は、配線基板及びその製造方法に係り、特に、貫通電極が形成される基板本体と、貫通電極と電気的に接続されると共に、電子部品が接続されるパッドと、を備えた配線基板及びその製造方法に関する。
従来、電子部品と、電子部品が実装される配線基板と、を備えた半導体装置がある（図１参照）。
図１は、従来の半導体装置を示す断面図である。
図１を参照するに、従来の半導体装置２００は、配線基板２０１と、電子部品２０２，２０３と、外部接続端子２０５，２０６とを有する。
配線基板２０１は、基板本体２１１と、絶縁膜２１２と、貫通電極２１３，２１４と、配線パターン２１６〜２１８，２２１，２２２と、ソルダーレジスト層２２５，２２６とを有する。
基板本体２１１は、貫通孔２３１，２３２が形成されている。基板本体２１１としては、例えば、シリコン基板、ＧａＡｓ等の化合物半導体基板、ガラス基板（石英ガラス基板も含む）等を用いることができる。
絶縁膜２１２は、基板本体２１１の上面２１１Ａ及び下面２１１Ｂと、貫通孔２３１，２３２の側面に対応する部分の基板本体２１１の面とを覆うように形成されている。
貫通電極２１３は、絶縁膜２１２が形成された貫通孔２３１に設けられている。貫通電極２１４は、絶縁膜２１２が形成された貫通孔２３２に設けられている。
配線パターン２１６は、基板本体２１１の上面２１１Ａに形成された絶縁膜２１２上に設けられている。配線パターン２１６は、貫通電極２１３の上端と接続されている。配線パターン２１６は、電子部品２０３が実装されるパッド２１６Ａを有する。
配線パターン２１７は、基板本体２１１の上面２１１Ａに形成された絶縁膜２１２上に設けられている。配線パターン２１７は、貫通電極２１４の上端と接続されている。配線パターン２１７は、電子部品２０２が実装されるパッド２１７Ａを有する。
配線パターン２１８は、電子部品２０２と電子部品２０３との間に位置する部分の絶縁膜２１２上に設けられている。配線パターン２１８は、一方の端部がパッド２１６Ａと接続されており、他方の端部がパッド２１７Ａと接続されている。
配線パターン２２１は、基板本体２１１の下面２１１Ｂに形成された絶縁膜２１２の下面に設けられている。配線パターン２２１は、貫通電極２１３の下端と接続されている。これにより、配線パターン２２１は、貫通電極２１３を介して、配線パターン２１６と電気的に接続されている。配線パターン２２１は、外部接続用パッド２２１Ａを有する。
配線パターン２２２は、基板本体２１１の下面２１１Ｂに形成された絶縁膜２１２の下面に設けられている。配線パターン２２２は、貫通電極２１４の下端と接続されている。これにより、配線パターン２２２は、貫通電極２１４を介して、配線パターン２１７と電気的に接続されている。配線パターン２２２は、外部接続用パッド２２２Ａを有する。
ソルダーレジスト層２２５は、パッド２１６Ａ，２１７Ａを除いた部分の配線パターン２１６，２１７及び配線パターン２１８を覆うように、絶縁膜２１２上に設けられている。ソルダーレジスト層２２５は、パッド２１６Ａを露出する開口部２２５Ａと、パッド２１７Ａを露出する開口部２２５Ｂとを有する。
ソルダーレジスト層２２６は、パッド２２１Ａ，２２２Ａを除いた部分の配線パターン２２１，２２２を覆うように、絶縁膜２１２の下面に設けられている。ソルダーレジスト層２２６は、パッド２２１Ａを露出する開口部２２６Ａと、パッド２２２Ａを露出する開口部２２６Ｂとを有する。
電子部品２０２は、パッド２１７Ａにフリップチップ接続されている。電子部品２０３は、パッド２１６Ａにフリップチップ接続されている。電子部品２０３は、配線パターン２１８を介して、電子部品２０２と電気的に接続されている。
外部接続端子２０５は、外部接続用パッド２２１Ａに設けられている。外部接続端子２０６は、外部接続用パッド２２２Ａに設けられている。外部接続端子２０５，２０６は、半導体装置２００をマザーボード等の実装基板（図示せず）に実装する際、実装基板に設けられたパッド（図示せず）と電気的に接続される端子（例えば、はんだボールよりなる端子）である（例えば、特許文献１参照。）。
特開２００６−１３５１７４号公報
図２は、従来の配線基板の問題点を説明するための図である。図２において、図１に示す半導体装置２００と同一構成部分には同一符号を付す。
しかしながら、シリコン基板、ＧａＡｓ等の化合物半導体基板、ガラス基板（石英ガラス基板も含む）等の基板を基板本体２１１として用いた場合、基板本体２１１は樹脂基板と比較して破損しやすい。
そのため、図２に示すように、配線基板２０１のハンドリング（例えば、配線基板２０１の完成後から配線基板２０１に電子部品２０２，２０３を実装するまでの間のハンドリング）により、基板本体２１１の外周部（基板本体２１１の角部も含む）が破損して、欠け部２５０が形成されてしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、基板本体の外周部（基板本体の角部も含む）の破損を防止することのできる配線基板及びその製造方法を提供することを目的とする。
本発明の一観点によれば、基板本体と、前記基板本体を貫通する貫通電極と、前記基板本体の第１の面側に設けられ、前記貫通電極の一方の端部と電気的に接続されると共に、電子部品が接続されるパッドを有する第１の配線パターンと、前記第１の面とは反対側に位置する前記基板本体の第２の面側に設けられ、前記貫通電極の他方の端部と電気的に接続される外部接続用パッドを有する第２の配線パターンと、前記パッドを露出する開口部を有すると共に、前記パッド以外の部分の前記第１の配線パターンを覆う第１の絶縁樹脂層と、前記外部接続用パッドを露出する開口部を有すると共に、前記外部接続用パッド以外の部分の前記第２の配線パターンを覆う第２の絶縁樹脂層と、を備え、前記第１の絶縁樹脂層の第１の外周側面と前記第２の絶縁樹脂層の第２の外周側面とが略同一平面上に配置された配線基板であって、前記基板本体の外周側面の位置を前記第１及び第２の外周側面の位置よりも内側に配置して、前記基板本体の外周部に切り欠き部を設けると共に、前記切り欠き部に前記基板本体の外周側面を覆う樹脂を設けたことを特徴とする配線基板が提供される。
本発明によれば、基板本体の外周側面の位置を第１及び第２の外周側面の位置よりも内側に配置して、基板本体の外周部に切り欠き部を設けると共に、切り欠き部に基板本体の外周側面を覆う樹脂を設けることにより、破損しやすい基板本体の外周部を樹脂で保護することが可能となる。これにより、配線基板のハンドリング（例えば、配線基板の完成後から配線基板に電子部品を実装するまでの間のハンドリング）により、基板本体の外周部が破損することを防止できる。
本発明の他の観点によれば、配線基板が形成される配線基板形成領域を複数有すると共に、複数の前記配線基板形成領域を囲むように配置された切断領域を有する基板本体を準備する基板本体準備工程と、前記基板本体の上面側から前記切断領域及び該切断領域と隣接する部分の複数の前記配線基板形成領域に、前記切断領域の幅よりも幅広形状とされると共に、前記基板本体を貫通しない溝を形成する溝形成工程と、前記溝形成工程後に、前記溝を樹脂で充填する樹脂充填工程と、前記樹脂形成工程後に、前記基板本体の上面側から複数の前記配線基板形成領域に、前記基板本体を貫通しない複数の開口部を形成する開口部形成工程と、前記複数の開口部を導電材料で充填する導電材料充填工程と、前記導電材料充填工程後に、前記樹脂及び前記導電材料が露出するまで、前記基板本体の下面側から前記基板本体を薄板化することにより、前記基板本体を貫通すると共に、前記導電材料により構成された貫通電極と、前記基板本体を貫通する樹脂とを形成する基板本体薄板化工程と、前記基板本体薄板化工程後に、前記基板本体の上面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の上端と電気的に接続されると共に、電子部品が接続されるパッドを有する第１の配線パターンを形成する第１の配線パターン形成工程と、前記基板本体薄板化工程後に、前記基板本体の下面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の下端と電気的に接続されると共に、外部接続用パッドを有する第２の配線パターンを形成する第２の配線パターン形成工程と、前記基板本体の上面側に、前記パッドを露出する開口部を有すると共に、前記パッド以外の部分の前記第１の配線パターン、及び前記樹脂の上面を覆う第１の絶縁樹脂層を形成する第１の絶縁樹脂層形成工程と、前記基板本体の下面側に、前記外部接続用パッドを露出する開口部を有すると共に、前記外部接続用パッド以外の部分の前記第２の配線パターン、及び前記樹脂の下面を覆う第２の絶縁樹脂層を形成する第２の絶縁樹脂層形成工程と、前記第１及び第２の絶縁樹脂層形成工程後に、前記切断領域に対応する部分の前記樹脂を切断して、複数の前記配線基板形成領域に形成された前記配線基板を個片化する切断工程と、を含むことを特徴とする配線基板の製造方法が提供される。
本発明によれば、基板本体の上面側から切断領域及び該切断領域と隣接する部分の複数の前記配線基板形成領域に、切断領域の幅よりも幅広形状とされると共に、基板本体を貫通しない溝を形成し、次いで、溝を樹脂で充填し、次いで、基板本体の上面側から複数の配線基板形成領域に、基板本体を貫通しない複数の開口部を形成し、次いで、複数の開口部を導電材料で充填し、その後、樹脂及び前記導電材料が露出するまで、基板本体の下面側から基板本体を薄板化することにより、基板本体を貫通する貫通電極と、基板本体を貫通する樹脂とを形成し、次いで、電子部品が接続されるパッドを有する第１の配線パターン、外部接続用パッドを有する第２の配線パターン、パッドを露出する開口部を有した第１の絶縁樹脂層、及び外部接続用パッドを露出する開口部を有した第２の絶縁樹脂層を形成し、その後、切断領域に対応する部分の樹脂を切断して、複数の配線基板形成領域に形成された配線基板を個片化することにより、配線基板の構成要素の１つである破損しやすい基板本体の外周部に樹脂を形成することが可能となる。これにより、配線基板のハンドリング（例えば、配線基板の完成後から配線基板に電子部品を実装するまでの間のハンドリング）により、配線基板に設けられた基板本体の外周部が破損することを防止できる。
本発明のその他の観点によれば、配線基板が形成される配線基板形成領域を複数有すると共に、複数の前記配線基板形成領域を囲むように配置された切断領域を有する基板本体を準備する基板本体準備工程と、前記基板本体の上面側から前記切断領域及び該切断領域と隣接する部分の複数の前記配線基板形成領域に、前記切断領域の幅よりも幅広形状とされると共に、前記基板本体を貫通しない溝と、前記基板本体の上面側から複数の前記配線基板形成領域に、前記基板本体を貫通しない複数の開口部と、を同時に形成する溝及び開口部形成工程と、前記溝及び開口部形成工程後に、前記溝を樹脂で充填する樹脂充填工程と、前記複数の開口部を導電材料で充填する導電材料充填工程と、前記導電材料充填工程後に、前記樹脂及び前記導電材料が露出するまで、前記基板本体の下面側から前記基板本体を薄板化することにより、前記基板本体を貫通すると共に、前記導電材料により構成された貫通電極と、前記基板本体を貫通する樹脂とを形成する基板本体薄板化工程と、前記基板本体薄板化工程後に、前記基板本体の上面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の上端と電気的に接続されると共に、電子部品が接続されるパッドを有する第１の配線パターンを形成する第１の配線パターン形成工程と、前記基板本体薄板化工程後に、前記基板本体の下面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の下端と電気的に接続されると共に、外部接続用パッドを有する第２の配線パターンを形成する第２の配線パターン形成工程と、前記基板本体の上面側に、前記パッドを露出する開口部を有すると共に、前記パッド以外の部分の前記第１の配線パターン、及び前記樹脂の上面を覆う第１の絶縁樹脂層を形成する第１の絶縁樹脂層形成工程と、前記基板本体の下面側に、前記外部接続用パッドを露出する開口部を有すると共に、前記外部接続用パッド以外の部分の前記第２の配線パターン、及び前記樹脂の下面を覆う第２の絶縁樹脂層を形成する第２の絶縁樹脂層形成工程と、前記第１及び第２の絶縁樹脂層形成工程後に、前記切断領域に対応する部分の前記樹脂を切断して、複数の前記配線基板形成領域に形成された前記配線基板を個片化する切断工程と、を含むことを特徴とする配線基板の製造方法が提供される。
本発明によれば、基板本体の上面側から切断領域及び切断領域と隣接する部分の複数の前記配線基板形成領域に、切断領域の幅よりも幅広形状とされると共に、基板本体を貫通しない溝と、基板本体の上面側から複数の配線基板形成領域に、基板本体を貫通しない複数の開口部と、を同時に形成し、次いで、溝を樹脂で充填し、次いで、複数の開口部を導電材料で充填し、次いで、樹脂及び導電材料が露出するまで、基板本体の下面側から基板本体を薄板化することにより、基板本体を貫通する貫通電極と、基板本体を貫通する樹脂とを形成し、次いで、電子部品が接続されるパッドを有する第１の配線パターン、外部接続用パッドを有する第２の配線パターン、パッドを露出する開口部を有する第１の絶縁樹脂層、及び外部接続用パッドを露出する開口部を有する第２の絶縁樹脂層を形成し、その後、切断領域に対応する部分の樹脂を切断して、複数の配線基板形成領域に形成された配線基板を個片化することにより、配線基板の構成要素の１つである破損しやすい基板本体の外周部に樹脂を形成することが可能となる。これにより、配線基板のハンドリング（例えば、配線基板の完成後から配線基板に電子部品を実装するまでの間のハンドリング）により、配線基板に設けられた基板本体の外周部が破損することを防止できる。
また、基板本体を貫通しない溝（樹脂を充填するための溝）と、複数の開口部（貫通電極の母材となる導電材料が充填される開口部）と、を同時に形成することにより、溝と複数の開口部とを別々に形成した場合よりも配線基板の製造工程数が少なくなるので、配線基板の製造コストを低減することができる。
本発明のその他の観点によれば、配線基板が形成される配線基板形成領域を複数有すると共に、複数の前記配線基板形成領域を囲むように配置された切断領域を有する基板本体を準備する基板本体準備工程と、前記基板本体の上面側から前記切断領域及び該切断領域と隣接する部分の複数の前記配線基板形成領域に、前記切断領域の幅よりも幅広形状とされると共に、前記基板本体を貫通する貫通溝を形成する貫通溝形成工程と、前記貫通溝形成工程後に、前記貫通溝を樹脂で充填する樹脂充填工程と、前記樹脂形成工程後に、前記基板本体の上面側から複数の前記配線基板形成領域に、前記基板本体を貫通する複数の貫通孔を形成する貫通孔形成工程と、前記複数の貫通孔を導電材料で充填することで、前記複数の貫通孔に導電材料よりなる貫通電極を形成する貫通電極形成工程と、前記貫通電極形成工程後に、前記基板本体の上面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の上端と電気的に接続されると共に、電子部品が接続されるパッドを有する第１の配線パターンを形成する第１の配線パターン形成工程と、前記貫通電極形成工程後に、前記基板本体の下面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の下端と電気的に接続されると共に、外部接続用パッドを有する第２の配線パターンを形成する第２の配線パターン形成工程と、前記基板本体の上面側に、前記パッドを露出する開口部を有すると共に、前記パッド以外の部分の前記第１の配線パターン、及び前記樹脂の上面を覆う第１の絶縁樹脂層を形成する第１の絶縁樹脂層形成工程と、前記基板本体の下面側に、前記外部接続用パッドを露出する開口部を有すると共に、前記外部接続用パッド以外の部分の前記第２の配線パターン、及び前記樹脂の下面を覆う第２の絶縁樹脂層を形成する第２の絶縁樹脂層形成工程と、前記第１及び第２の絶縁樹脂層形成工程後に、前記切断領域に対応する部分の前記樹脂を切断して、複数の前記配線基板形成領域に形成された前記配線基板を個片化する切断工程と、を含むことを特徴とする配線基板の製造方法が提供される。
本発明によれば、基板本体の上面側から切断領域及び切断領域と隣接する部分の複数の配線基板形成領域に、切断領域の幅よりも幅広形状とされると共に、基板本体を貫通する貫通溝を形成し、次いで、貫通溝を樹脂で充填し、次いで、基板本体の上面側から複数の配線基板形成領域に、基板本体を貫通する複数の貫通孔を形成し、次いで、複数の貫通孔を導電材料で充填することで、複数の貫通孔に導電材料よりなる貫通電極を形成し、次いで、電子部品が接続されるパッドを有する第１の配線パターン、外部接続用パッドを有する第２の配線パターン、パッドを露出する開口部を有する第１の絶縁樹脂層、及び外部接続用パッドを露出する開口部を有する第２の絶縁樹脂層を形成し、その後、切断領域に対応する部分の樹脂を切断して、複数の配線基板形成領域に形成された配線基板を個片化することにより、配線基板の構成要素の１つである破損しやすい基板本体の外周部に樹脂を形成することが可能となる。これにより、配線基板のハンドリング（例えば、配線基板の完成後から配線基板に電子部品を実装するまでの間のハンドリング）により、配線基板に設けられた基板本体の外周部が破損することを防止できる。
本発明のその他の観点によれば、配線基板が形成される配線基板形成領域を複数有すると共に、複数の前記配線基板形成領域を囲むように配置された切断領域を有する基板本体を準備する基板本体準備工程と、前記基板本体の上面側から前記切断領域及び該切断領域と隣接する部分の複数の前記配線基板形成領域に、前記切断領域の幅よりも幅広形状とされると共に、前記基板本体を貫通する貫通溝と、前記基板本体の上面側から複数の前記配線基板形成領域に、前記基板本体を貫通する複数の貫通孔と、を同時に形成する貫通溝及び貫通孔形成工程と、前記貫通溝及び貫通孔形成工程後に、前記貫通溝を樹脂で充填する樹脂充填工程と、前記複数の貫通孔を導電材料で充填することで、前記複数の貫通孔に導電材料よりなる貫通電極を形成する貫通電極形成工程と、前記貫通電極形成工程後に、前記基板本体の上面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の上端と電気的に接続されると共に、電子部品が接続されるパッドを有する第１の配線パターンを形成する第１の配線パターン形成工程と、前記貫通電極形成工程後に、前記基板本体の下面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の下端と電気的に接続されると共に、外部接続用パッドを有する第２の配線パターンを形成する第２の配線パターン形成工程と、前記基板本体の上面側に、前記パッドを露出する開口部を有すると共に、前記パッド以外の部分の前記第１の配線パターン、及び前記樹脂の上面を覆う第１の絶縁樹脂層を形成する第１の絶縁樹脂層形成工程と、前記基板本体の下面側に、前記外部接続用パッドを露出する開口部を有すると共に、前記外部接続用パッド以外の部分の前記第２の配線パターン、及び前記樹脂の下面を覆う第２の絶縁樹脂層を形成する第２の絶縁樹脂層形成工程と、前記第１及び第２の絶縁樹脂層形成工程後に、前記切断領域に対応する部分の前記樹脂を切断して、複数の前記配線基板形成領域に形成された前記配線基板を個片化する切断工程と、を含むことを特徴とする配線基板の製造方法が提供される。
本発明によれば、基板本体の上面側から切断領域及び切断領域と隣接する部分の複数の配線基板形成領域に、切断領域の幅よりも幅広形状とされると共に、基板本体を貫通する貫通溝と、基板本体の上面側から複数の配線基板形成領域に、基板本体を貫通する複数の貫通孔と、を同時に形成し、次いで、貫通溝を樹脂で充填し、複数の貫通孔を導電材料で充填し、複数の貫通孔に導電材料よりなる貫通電極を形成し、次いで、電子部品が接続されるパッドを有する第１の配線パターン、外部接続用パッドを有する第２の配線パターン、パッドを露出する開口部を有する第１の絶縁樹脂層、及び外部接続用パッドを露出する開口部を有する第２の絶縁樹脂層を形成し、その後、切断領域に対応する部分の樹脂を切断して、複数の配線基板形成領域に形成された配線基板を個片化することにより、配線基板の構成要素の１つである破損しやすい基板本体の外周部に樹脂を形成することが可能となる。これにより、配線基板のハンドリング（例えば、配線基板の完成後から配線基板に電子部品を実装するまでの間のハンドリング）により、配線基板に設けられた基板本体の外周部が破損することを防止できる。
また、基板本体を貫通する貫通溝（樹脂を充填するための溝）と、複数の貫通孔（貫通電極の母材となる導電材料が充填される貫通孔）と、を同時に形成することにより、貫通溝と複数の貫通孔とを別々に形成した場合よりも配線基板の製造工程数が少なくなるので、配線基板の製造コストを低減することができる。
本発明によれば、配線基板に設けられた基板本体の外周部（基板本体の角部も含む）の破損を防止することができる。
以下、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図３は、本発明の第１の実施の形態に係る半導体装置の断面図である。
図３を参照するに、第１の実施の形態の半導体装置１０は、配線基板１１と、電子部品１２，１３と、外部接続端子１５，１６とを有する。
配線基板１１は、基板本体２１と、絶縁膜２２，２３と、貫通電極２５，２６と、第１の配線パターン２８，２９と、配線３１と、第２の配線パターン３２，３３と、第１の絶縁樹脂層３５と、第２の絶縁樹脂層３６と、切り欠き部３８と、樹脂３９とを有する。
図４は、図３に示す半導体装置に設けられた切り欠き部を説明するための図である。図４に示すＡは、図３に示す配線基板１１の外形（以下、「外形Ａ」という）を示している。
図３及び図４を参照するに、基板本体２１は、板状とされると共に、その外形（基板本体２１の外形）が配線基板１１の外形Ａよりも小さくなるように構成されている。基板本体２１の外周側面２１Ｃの位置は、第１の絶縁樹脂層３５の外周側面３５Ａ（第１の外周側面）及び第２の絶縁樹脂層３６の外周側面３６Ａ（第２の外周側面）の位置よりも内側に配置されている。
基板本体２１は、基板本体２１を貫通する貫通孔４５，４６を有する。貫通孔４５は、貫通電極２５の形成領域に対応する部分の基板本体２１に形成されている。貫通孔４６は、貫通電極２６の形成領域に対応する部分の基板本体２１に形成されている。
上記構成とされた基板本体２１の材料としては、例えば、半導体材料（例えば、シリコン或いはＧａＡｓ等の化合物半導体）やガラス（石英ガラスも含む）を用いることができる。
基板本体２１としてシリコン基板を用いた場合、基板本体２１の厚さは、例えば、２００μｍとすることができる。なお、本実施の形態では、基板本体２１としてシリコン基板を用いた場合を例に挙げて以下の説明を行う。
図３を参照するに、絶縁膜２２は、基板本体２１の上面２１Ａ（第１の面）と、貫通孔４５，４６の側面に対応する部分の基板本体２１の面とを覆うように設けられている。絶縁膜２２としては、例えば、熱酸化膜や酸化膜（例えば、ＣＶＤ法により形成された酸化膜）等を用いることができる。具体的には、絶縁膜２２としては、例えば、ＳｉＯ２膜を用いることができる。絶縁膜２２としてＳｉＯ２膜を用いた場合、絶縁膜２２の厚さは、例えば、１μｍとすることができる。
絶縁膜２３は、基板本体２１の下面２１Ｂ（第２の面）を覆うように設けられている。絶縁膜２３は、貫通電極２５の端面２５Ｂ（下端面）を露出する開口部４８と、貫通電極２６の端面２６Ｂ（下端面）を露出する開口部４９とを有する。絶縁膜２３としては、例えば、酸化膜（例えば、ＣＶＤ法により形成された酸化膜）や絶縁樹脂等を用いることができる。具体的には、絶縁膜２３としては、例えば、ＳｉＯ２膜を用いることができる。絶縁膜２３としてＳｉＯ２膜を用いた場合、絶縁膜２３の厚さは、例えば、１μｍとすることができる。
貫通電極２５は、絶縁膜２２が形成された貫通孔４５に設けられている。貫通電極２６は、絶縁膜２２が形成された貫通孔４６に設けられている。貫通電極２５，２６の端面２５Ａ，２６Ａ（上端面）は、絶縁膜２２の上面２２Ａと略面一とされている。貫通電極２５，２６の端面２５Ｂ，２６Ｂは、基板本体２１の下面２１Ｂと略面一とされている。貫通電極２５，２６の材料としては、例えば、Ｃｕを用いることができる。
第１の配線パターン２８は、基板本体２１の上面２１Ａに形成された絶縁膜２２の上面２２Ａに設けられている。第１の配線パターン２８は、電子部品１２が接続されるパッド５１を有する。第１の配線パターン２８は、電子部品１２と貫通電極２５とを電気的に接続している。
第１の配線パターン２９は、基板本体２１の上面２１Ａに形成された絶縁膜２２の上面２２Ａに設けられている。第１の配線パターン２９は、電子部品１３が接続されるパッド５２を有する。第１の配線パターン２９は、電子部品１３と貫通電極２６とを電気的に接続している。
配線３１は、電子部品１２が実装される領域と電子部品１３が実装される領域との間に位置する部分の絶縁膜２２の上面２２Ａに設けられている。配線３１の一端部は、第１の配線パターン２８と接続されており、配線３１の他端部は、第１の配線パターン２９と接続されている。
上記構成とされた第１の配線パターン２８，２９及び配線３１の材料としては、例えば、Ｃｕを用いることができる。また、第１の配線パターン２８，２９及び配線３１は、例えば、セミアディティブ法により形成することができる。
第２の配線パターン３２は、ビア５４と、外部接続用パッド５５とを有する。ビア５４は、開口部４８に設けられている。ビア５４は、貫通電極２５の端面２５Ｂと接続されている。これにより、ビア５４は、貫通電極２５を介して、第１の配線パターン２８と電気的に接続されている。
外部接続用パッド５５は、絶縁膜２３の下面２３Ａに設けられている。外部接続用パッド５５は、ビア５４と一体的に構成されている。外部接続用パッド５５は、ビア５４及び貫通電極２５を介して、第１の配線パターン２８と電気的に接続されている。外部接続用パッド５５は、外部接続端子１５が配設される接続面５５Ａを有する。
第２の配線パターン３３は、ビア５７と、外部接続用パッド５８とを有する。ビア５７は、開口部４９に設けられている。ビア５７は、貫通電極２６の端面２６Ｂと接続されている。これにより、ビア５７は、貫通電極２６を介して、第１の配線パターン２９と電気的に接続されている。
外部接続用パッド５８は、絶縁膜２３の下面２３Ａに設けられている。外部接続用パッド５８は、ビア５７と一体的に構成されている。外部接続用パッド５８は、ビア５７及び貫通電極２６を介して、第１の配線パターン２９と電気的に接続されている。外部接続用パッド５８は、外部接続端子１６が配設される接続面５８Ａを有する。
上記構成とされた第２の配線パターン３２，３３の材料としては、例えば、Ｃｕを用いることができる。また、第２の配線パターン３２，３３は、例えば、セミアディティブ法により形成することができる。
第１の絶縁樹脂層３５は、パッド５１，５２を除いた部分の第１の配線パターン２８，２９及び配線３１を覆うように、絶縁膜２２の上面２２Ａに設けられている。第１の絶縁樹脂層３５は、パッド５１を露出する開口部３５Ｂと、パッド５２を露出する開口部３５Ｃとを有する。第１の絶縁樹脂層３５としては、例えば、ソルダーレジスト層を用いることができる。
第２の絶縁樹脂層３６は、外部接続用パッド５５，５８を除いた部分の第２の配線パターン３２，３３を覆うように、絶縁膜２３の下面２３Ａに設けられている。第２の絶縁樹脂層３６は、外部接続用パッド５５の接続面５５Ａを露出する開口部３６Ｂと、外部接続用パッド５８の接続面５８Ａを露出する開口部３６Ｃとを有する。第２の絶縁樹脂層３６の外形は、第１の絶縁樹脂層３５の外形と略等しい。また、第２の絶縁樹脂層３６の外周側面３６Ａと第１の絶縁樹脂層３５の外周側面３５Ａとは、略同一平面上に配置されている。第２の絶縁樹脂層３６としては、例えば、ソルダーレジスト層を用いることができる。
図３及び図４を参照するに、切り欠き部３８は、基板本体２１の外周部に設けられている。切り欠き部３８は、額縁形状とされた１つの切り欠き部である。切り欠き部３８は、絶縁膜２２，２３、第１の絶縁樹脂層３５、及び第２の絶縁樹脂層３６の外周部と、第１及び第２の絶縁樹脂層３５，３６の外周側面３５Ａ，３６Ａよりも内側に配置された外周側面２１Ｃを有する基板本体２１の外周部と、により構成された凹部である。切り欠き部３８の幅Ｂは、例えば、１００μｍとすることができる。
樹脂３９は、基板本体２１の外周側面２１Ｃを覆うように、切り欠き部３８に設けられている。樹脂３９は、切り欠き部３８と略等しい形状とされている。
このように、基板本体２１の外周側面２１Ｃの位置を第１及び第２の絶縁樹脂層３５，３６の外周側面３５Ａ，３６Ａの位置よりも内側に配置して、基板本体２１の外周部に切り欠き部３８を設けると共に、切り欠き部３８に基板本体２１の外周側面２１Ｃを覆う樹脂３９を設けることにより、破損しやすい基板本体２１の外周部を樹脂３９で保護することが可能となる。これにより、配線基板１１のハンドリング（例えば、配線基板１１の完成後から配線基板１１に電子部品１２，１３を実装するまでの間のハンドリング）により、基板本体２１の外周部が破損することを防止できる。
また、樹脂３９の外周側面３９Ａの位置は、第１及び第２の絶縁樹脂層３５，３６の外周側面３５Ａ，３６Ａと略面一、或いは第１及び第２の絶縁樹脂層３５，３６の外周側面３５Ａ，３６Ａよりも内側に配置するとよい。このように、樹脂３９の外周側面３９Ａの位置を、第１及び第２の絶縁樹脂層３５，３６の外周側面３５Ａ，３６Ａと略面一、或いは第１及び第２の絶縁樹脂層３５，３６の外周側面３５Ａ，３６Ａよりも内側に配置することにより、配線基板１１の面方向のサイズを大型化させることなく、基板本体２１の外周部の破損を防止することができる。
樹脂３９としては、例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。
電子部品１２は、パッド５１に対してフリップチップ接続されている。電子部品１２と配線基板１１との隙間には、アンダーフィル樹脂１７が充填されている。電子部品１２としては、例えば、半導体チップを用いることができる。
電子部品１３は、パッド５２に対してフリップチップ接続されている。電子部品１３と配線基板１１との隙間には、アンダーフィル樹脂１８が充填されている。電子部品１３は、電子部品１２よりも動作時の発熱量の大きい電子部品である。電子部品１３としては、例えば、半導体チップを用いることができる。
外部接続端子１５は、外部接続用パッド５５の接続面５５Ａに設けられている。外部接続端子１５は、電子部品１２と電気的に接続されている。外部接続端子１５は、マザーボード等の実装基板に設けられたパッド（図示せず）と接続される端子である。外部接続端子１５としては、例えば、はんだボールを用いることができる。
外部接続端子１６は、外部接続用パッド５８の接続面５８Ａに設けられている。外部接続端子１６は、電子部品１３と電気的に接続されている。外部接続端子１６は、マザーボード等の実装基板に設けられたパッド（図示せず）と接続される端子である。外部接続端子１６としては、例えば、はんだボールを用いることができる。
本実施の形態の配線基板によれば、基板本体２１の外周側面２１Ｃの位置を第１及び第２の絶縁樹脂層３５，３６の外周側面３５Ａ，３６Ａの位置よりも内側に配置して、基板本体２１の外周部に切り欠き部３８を設けると共に、切り欠き部３８に基板本体２１の外周側面２１Ｃを覆う樹脂３９を設けることにより、破損しやすい基板本体２１の外周部を樹脂３９で保護することが可能となる。これにより、配線基板１１のハンドリング（例えば、配線基板１１の完成後から配線基板１１に電子部品１２，１３を実装するまでの間のハンドリング）により、基板本体２１の外周部が破損することを防止できる。
図５〜図２１は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。図５〜図２１において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図５〜図２１を参照して、第１の実施の形態の半導体装置１０の製造方法について説明する。始めに、図５に示す工程では、先に説明した配線基板１１が形成される配線基板形成領域Ｃを複数有すると共に、複数の配線基板形成領域Ｃを囲むように配置された切断領域Ｄを有する基板本体６５を準備する（基板本体準備工程）。
基板本体６５は、後述する図１４に示す工程（基板本体薄板化工程）において薄板化され、その後、後述する図２０に示す工程（切断工程）において、切断されることにより、複数の基板本体２１（配線基板１１の構成要素のうちの１つ）となる部材である。
基板本体６５の材料としては、例えば、半導体材料（例えば、シリコン或いはＧａＡｓ等の化合物半導体）またはガラス（石英ガラスも含む）等を用いることができる。この段階での基板本体６５の厚さは、基板本体２１の厚さよりも厚い。シリコンからなる基板本体２１の厚さが２００μｍの場合、基板本体６５の厚さは、例えば、７２５μｍとすることができる。また、切断領域Ｄの幅は、例えば、５０μｍとすることができる。本実施の形態では、基板本体６５としてシリコンウエハを用いた場合を例に挙げて以下の説明を行う。
次いで、図６に示す工程では、基板本体６５の上面６５Ａ側から、切断領域Ｄ及び切断領域Ｄと隣接する部分の複数の配線基板形成領域Ｃに、切断領域Ｄよりも幅広形状とされると共に、基板本体６５を貫通しない溝６７を形成する（溝形成工程）。具体的には、溝６７は、例えば、基板本体６５をダイシングすることで形成する。切断領域Ｄの幅が５０μｍ、配線基板１１に設けられた樹脂３９の厚さが３００μｍの場合、溝６７の幅Ｅは、例えば、２５０μｍとすることができる。
溝６７は、後述する図１６に示す工程（基板本体薄板化工程）において薄板化され、その後、後述する図２１に示す工程（切断工程）において、切断されることにより、配線基板１１の構成要素の１つである切り欠き部３８（図３参照）となる溝である。
次いで、図７に示す工程では、基板本体６５の上面６５Ａに、溝６７を露出する貫通溝６９Ａを有したマスク６９を形成し、その後、マスク６９を介して、溝６７に樹脂３９を充填する（樹脂充填工程）。
具体的には、マスク６９は、例えば、基板本体６５の上面６５Ａに、フィルム状レジストを貼り付け、次いで、貫通溝６９Ａの形成領域に対応する部分のフィルム状レジストをレーザ加工することで形成する。マスク６９の厚さは、例えば、２０μｍとすることができる。
また、樹脂３９は、例えば、スキージ印刷法により、溝６７に充填する。このとき、マスク６９の貫通溝６９Ａにも樹脂３９が充填されるため、後述する図９に示す工程において、余分な樹脂３９を除去する必要がある。樹脂３９としては、例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。
次いで、図８に示す工程では、図７に示すマスク６９を除去する。具体的には、例えば、モノエタノール、アミン系剥離液を用いてマスク６９を除去する。
次いで、図９に示す工程では、基板本体６５の上面６５Ａから突出した部分の樹脂３９を除去する（樹脂除去工程）。これにより、樹脂３９の上面３９Ｂと基板本体６５の上面６５Ａとが略面一となる。具体的には、基板本体６５の上面６５Ａから突出した部分の樹脂３９は、例えば、研磨により除去する。
次いで、図１０に示す工程では、基板本体６５の上面６５Ａ側から、複数の配線基板形成領域Ｃに、基板本体６５を貫通しない複数の開口部７１，７２を形成する（開口部形成工程）。具体的には、開口部７１，７２は、例えば、複数の配線基板形成領域Ｃに対応する部分の基板本体６５を異方性エッチング（例えば、ドライエッチング）することで形成する。開口部７１は、貫通電極２５の形成位置に対応する部分の基板本体６５に形成する。開口部７２は、貫通電極２６の形成位置に対応する部分の基板本体６５に形成する。基板本体６５の厚さが７２５μｍの場合、開口部７１，７２の深さは、例えば、２２０μｍとすることができる。
開口部７１は、後述する図１４に示す工程（基板本体薄板化工程）において、基板本体６５を薄板化することで、図３に示す貫通孔４５となる。また、開口部７２は、後述する図１４に示す工程（基板本体薄板化工程）において、基板本体６５を薄板化することで、図３に示す貫通孔４６となる。
次いで、図１１に示す工程では、開口部７１，７２が形成された基板本体６５の表面（基板本体６５の両面６５Ａ，６５Ｂと、開口部７１，７２を構成する部分の基板本体６５の面とを含む）と、樹脂３９の上面３９Ｂとを覆う絶縁膜２２を形成する。
絶縁膜２２としては、例えば、ＣＶＤ法により形成された酸化膜等を用いることができる。具体的には、絶縁膜２２としては、例えば、ＳｉＯ２膜を用いることができる。この場合、絶縁膜２２の厚さは、例えば、１μｍとすることができる。
次いで、図１２に示す工程では、絶縁膜２２が形成された開口部７１，７２を、貫通電極２５，２６の母材となる導電材料７４で充填する（導電材料充填工程）。具体的には、例えば、セミアディティブ法により、Ｃｕめっき膜を析出成長させることで開口部７１，７２を充填する導電材料７４を形成するか、或いは、印刷法により開口部７１，７２を導電ペースト（例えば、Ｃｕペースト、Ａｇペースト、Ｎｉペースト等）で充填することで形成する。このとき、導電材料７４が基板本体６５の上面６５Ａから突出する場合がある。
次いで、図１３に示す工程では、絶縁膜２２の上面２２Ａから突出した部分の導電材料７４を除去する（導電材料除去工程）。具体的には、導電材料７４のみを選択的に除去する研磨液を用いた研磨により、絶縁膜２２の上面２２Ａから突出した部分の不要な導電材料７４を除去する。
これにより、開口部７１に形成された導電材料７４の端面２５Ａ、開口部７２に形成された導電材料７４の端面２６Ａ、及び絶縁膜２２の上面２２Ａが略面一となるので、図１３に示す構造体の上面側に第１の配線パターン２８，２９及び配線３１を形成することが可能となる。
次いで、図１４に示す工程では、図１３に示す基板本体６５の下面６５Ｂ側から、導電材料７４及び樹脂３９の下部が露出するまで、基板本体６５を薄板化して、薄板化された基板本体６５を貫通する樹脂３９と、導電材料７４により構成された貫通電極２５，２６とを形成する（基板薄板化工程）。
具体的には、例えば、研削や研磨により基板本体６５を薄板化する。このとき、基板本体６５の下面６５Ｂ側に形成された絶縁膜２２は除去され、貫通電極２５，２６の端面２５Ｂ，２６Ｂ及び樹脂３９の下面３９Ｃと薄板化された基板本体６５の下面６５Ｂとが略面一となる。薄板化された基板本体６５の厚さは、例えば、２００μｍとすることができる。
次いで、図１５に示す工程では、図１４に示す基板本体６５の下面６５Ｂに、貫通電極２５の端面２５Ｂを露出する開口部４８と、貫通電極２６の端面２６Ｂを露出する開口部４９とを有した絶縁膜２３を形成する。絶縁膜２３としては、例えば、ＣＶＤ法により形成された酸化膜や絶縁樹脂層（例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等からなる樹脂層）等を用いることができる。具体的には、絶縁膜２３としては、例えば、ＳｉＯ２膜を用いることができる。この場合、絶縁膜２３の厚さは、例えば、１μｍとすることができる。開口部４８，４９は、例えば、異方性エッチング（例えば、ドライエッチング）或いはレーザ加工により形成することができる。
次いで、図１６に示す工程では、絶縁膜２２の上面２２Ａに、貫通電極２５の上端（端面２５Ａ）と接続された第１の配線パターン２８と、貫通電極２６の上端（端面２６Ａ）と接続された第１の配線パターン２９と、配線３１とを同時に形成する（第１の配線パターン形成工程）。具体的には、第１の配線パターン２８，２９及び配線３１は、例えば、セミアディティブ法により形成することができる。第１の配線パターン２８，２９及び配線３１の材料としては、例えば、Ｃｕを用いることができる。
次いで、図１７に示す工程では、絶縁膜２２の上面２２Ａに、パッド５１を露出する開口部３５Ｂ、及びパッド５２を露出する開口部３５Ｃを有した第１の絶縁樹脂層３５を形成する（第１の絶縁樹脂層形成工程）。第１の絶縁樹脂層３５としては、例えば、ソルダーレジスト層を用いることができる。
次いで、図１８に示す工程では、図１７に示す構造体の下面側に、ビア５４及び外部接続用パッド５５からなる第２の配線パターン３２と、ビア５７及び外部接続用パッド５８からなる第２の配線パターン３３とを同時に形成する（第２の配線パターン形成工程）。これにより、開口部４８に形成されたビア５４と貫通電極２５の下端が接続され、開口部４９に形成されたビア５７と貫通電極２６の下端が接続される。
具体的には、第２の配線パターン３２，３３は、例えば、セミアディティブ法により形成することができる。第２の配線パターン３２，３３の材料としては、例えば、Ｃｕを用いることができる。
次いで、図１９に示す工程では、絶縁膜２３の下面２３Ａに、外部接続用パッド５５の接続面５５Ａを露出する開口部３６Ｂ、及び外部接続用パッド５８の接続面５８Ａを露出する開口部３６Ｃを有する第２の絶縁樹脂層３６を形成する。これにより、複数の配線基板形成領域Ｃに配線基板１１が形成される（第２の絶縁樹脂層形成工程）。
次いで、図２０に示す工程では、図１９に示す構造体を切断領域Ｄに沿って切断（具体的には、切断領域Ｄに対応する部分の絶縁膜２２，２３、第１及び第２の絶縁樹脂層３５，３６、及び樹脂３９を切断）して、複数の配線基板１１を個片化する（切断工程）。切断領域Ｄを切断する際には、例えば、ダイサーを用いることができる。
このように、切断領域Ｄ及び切断領域Ｄと隣接する部分の複数の配線基板形成領域Ｃに、切断領域Ｄの幅よりも幅広形状とされた溝６７を形成し、この溝６７に樹脂３９を充填し、その後、切断領域Ｄに対応する部分の樹脂３９を切断して、複数の配線基板形成領域Ｃに形成された配線基板１１を個片化することにより、配線基板１１の構成要素の１つである破損しやすい基板本体２１の外周部を覆うように樹脂３９を形成することが可能となる。これにより、配線基板１１のハンドリング（例えば、配線基板１１の完成後から配線基板１１に電子部品１２，１３を実装するまでの間のハンドリング）により、配線基板１１に設けられた基板本体２１の外周部が破損することを防止できる。
次いで、図２１に示す工程では、電子部品１２，１３を配線基板１１のパッド５１，５２にフリップチップ接続し、次いで、電子部品１２と配線基板１１との隙間にアンダーフィル樹脂１７を充填し、電子部品１３と配線基板１１との隙間にアンダーフィル樹脂１８を充填する。次いで、外部接続用パッド５５に外部接続端子１５を配設し、外部接続用パッド５８に外部接続端子１６を配設する。これにより、複数の基板形成領域Ｃに半導体装置１０が製造される。
本実施の形態の配線基板の製造方法によれば、基板本体６５の上面６５Ａ側から切断領域Ｄ及び切断領域Ｄと隣接する部分の複数の配線基板形成領域Ｃに、切断領域Ｄの幅よりも幅広形状とされると共に、基板本体６５を貫通しない溝６７を形成し、次いで、溝６７を樹脂３９で充填し、次いで、基板本体６５の上面６５Ａ側から複数の配線基板形成領域Ｃに、基板本体６５を貫通しない複数の開口部７１，７２を形成し、次いで、複数の開口部７１，７２を導電材料７４で充填し、その後、樹脂３９及び導電材料７４が露出するまで、基板本体６５の下面６５Ｂ側から基板本体６５を薄板化することにより、基板本体６５を貫通する貫通電極２５，２６と、基板本体６５を貫通する樹脂３９とを形成し、次いで、第１の配線パターン２８，２９、第２の配線パターン３２，３３、第１の絶縁樹脂層３５、及び第２の絶縁樹脂層３６を形成し、その後、切断領域Ｄに対応する部分の樹脂３９を切断して、複数の配線基板形成領域Ｃに形成された配線基板１１を個片化することにより、配線基板１１の構成要素の１つである破損しやすい基板本体２１の外周部に樹脂３９を形成することが可能となる。これにより、配線基板１１のハンドリング（例えば、配線基板１１の完成後から配線基板１１に電子部品１２，１３を実装するまでの間のハンドリング）により、配線基板１１に設けられた基板本体の外周部が破損することを防止できる。
図２２及び図２３は、本発明の第１の実施の形態に係る半導体装置の他の製造工程を示す図である。図２２及び図２３において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図２２及び図２３を参照して、第１の実施の形態の半導体装置１０の他の製造方法について説明する。始めに、先に説明した図５に示す基板本体６５を準備する（基板本体準備工程）。次いで、図２２に示す工程では、図５に示す基板本体６５の上面６５Ａ側から、切断領域Ｄ及び切断領域Ｄと隣接する部分の複数の配線基板形成領域Ｃに、切断領域Ｄの幅よりも幅広形状とされると共に、基板本体６５を貫通しない溝６７を形成する（溝形成工程）と共に、基板本体６５の上面６５Ａ側から、複数の配線基板形成領域Ｃに、基板本体６５を貫通しない複数の開口部７１，７２を形成する（開口部形成工程）。つまり、溝６７と開口部７１，７２とを同時に形成する。
このように、図５に示す基板本体６５の上面６５Ａ側から、溝６７及び開口部７１，７２を同時に形成することで、配線基板１１の製造工程数を削減することが可能となるため、配線基板１１の製造コストを低減することができる。
次いで、図２３に示す工程では、先に説明した図７〜図９に示す工程と同様な処理を行うことで、溝６７に、基板本体６５の上面６５Ａと略面一とされた上面３９Ｂを有する樹脂３９を形成する。その後、先に説明した図１１〜図２１に示す工程と同様な処理を行うことで、第１の実施の形態の半導体装置１０が複数製造される。
本実施の形態の半導体装置の他の製造方法によれば、基板本体６５の上面６５Ａ側から、溝６７及び開口部７１，７２を同時に形成することで、配線基板１１の製造工程数を削減することが可能となるため、配線基板１１の製造コストを低減することができる。
（第２の実施の形態）
図２４は、本発明の第２の実施の形態に係る半導体装置の断面図である。図２４において、第１の実施の形態の半導体装置１０と同一構成部分には、同一符号を付す。
図２４を参照するに、第２の実施の形態の半導体装置８０は、第１の実施の形態の半導体装置１０に設けられた配線基板１１の代わりに、配線基板８１を設けた以外は、半導体装置１０と同様に構成される。
配線基板８１は、配線基板１１に設けられた第２の配線パターン３２，３３及び切り欠き部３８の代わりに第２の配線パターン８３，８４及び複数の切り欠き部８６を設け、配線基板１１に設けられた絶縁膜２３を構成要素から除くと共に、基板本体２１の下面２１Ｂを覆うように絶縁膜２２を設けた以外は、配線基板１１と同様に構成される。配線基板８１は、平面視四角形とされている。
第２の配線パターン８３は、基板本体２１の下面２１Ｂに設けられた絶縁膜２２の下面２２Ｂに設けられている。第２の配線パターン８３は、貫通電極２５の下端（端面２５Ｂ）と接続されている。第２の配線パターン８３は、接続面５５Ａを有した外部接続用パッド５５を有する。第２の配線パターン８３の材料としては、例えば、Ｃｕを用いることができる。
第２の配線パターン８４は、基板本体２１の下面２１Ｂに設けられた絶縁膜２２の下面２２Ｂに設けられている。第２の配線パターン８４は、貫通電極２６の下端（端面２６Ｂ）と接続されている。第２の配線パターン８４は、接続面５８Ａを有した外部接続用パッド５８を有する。第２の配線パターン８４の材料としては、例えば、Ｃｕを用いることができる。
図２５は、図２４に示す半導体装置に設けられた切り欠き部を説明するための図である。図２５において、第２の実施の形態の半導体装置８０と同一構成部分には同一符号を付す。
図２４及び図２５を参照するに、切り欠き部８６は、基板本体２１の外周部に複数（本実施の形態の場合は４つ）設けられている。複数の切り欠き部８６は、隣り合う他の切り欠き部８６とは接続されていない。つまり、複数の切り欠き部８６は、それぞれ独立した切り欠き部である。
切り欠き部８６は、絶縁膜２２、第１の絶縁樹脂層３５、及び第２の絶縁樹脂層３６の外周部と、第１及び第２の絶縁樹脂層３５，３６の外周側面３５Ａ，３６Ａよりも内側に配置された外周側面２１Ｃを有する基板本体２１の外周部と、により構成された凹部である。切り欠き部８６の幅Ｆは、例えば、１００μｍとすることができる。
樹脂３９は、切り欠き部８６に露出された部分の基板本体２１の面を覆うように設けられている。切り欠き部８６に設けられた樹脂３９は、切り欠き部８６と略等しい形状とされている。
このように、基板本体２１の外周側面２１Ｃの位置を第１及び第２の絶縁樹脂層３５，３６の外周側面３５Ａ，３６Ａの位置よりも内側に配置して、基板本体２１の外周部に複数の切り欠き部８６を設けると共に、複数の切り欠き部８６に基板本体２１の外周側面２１Ｃを覆う樹脂３９を設けることにより、破損しやすい基板本体２１の外周部を樹脂３９で保護することが可能となる。これにより、配線基板８１のハンドリング（例えば、配線基板８１の完成後から配線基板８１に電子部品１２，１３を実装するまでの間のハンドリング）により、基板本体２１の外周部が破損することを防止できる。
また、樹脂３９の外周側面３９Ａの位置は、第１及び第２の絶縁樹脂層３５，３６の外周側面３５Ａ，３６Ａと略面一、或いは第１及び第２の絶縁樹脂層３５，３６の外周側面３５Ａ，３６Ａよりも内側に配置するとよい。このように、樹脂３９の外周側面３９Ａの位置を、第１及び第２の絶縁樹脂層３５，３６の外周側面３５Ａ，３６Ａと略面一、或いは第１及び第２の絶縁樹脂層３５，３６の外周側面３５Ａ，３６Ａよりも内側に配置することにより、配線基板８１の面方向のサイズを大型化させることなく、基板本体２１の外周部が破損することを防止できる。
樹脂３９としては、例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。
本実施の形態の配線基板によれば、基板本体２１の外周側面２１Ｃの位置を第１及び第２の絶縁樹脂層３５，３６の外周側面３５Ａ，３６Ａの位置よりも内側に配置して、基板本体２１の外周部に複数の切り欠き部８６を設けると共に、複数の切り欠き部８６に基板本体２１の外周側面２１Ｃを覆う樹脂３９を設けることにより、破損しやすい基板本体２１の外周部を樹脂３９で保護することが可能となる。これにより、配線基板８１のハンドリング（例えば、配線基板８１の完成後から配線基板８１に電子部品１２，１３を実装するまでの間のハンドリング）により、基板本体２１の外周部が破損することを防止できる。
図２６〜図３９は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す図であり、図４０は、図２７に示す基板本体の平面図である。図２６〜図３９において、第２の実施の形態の半導体装置８０と同一構成部分には同一符号を付す。
図２６〜図４０を参照して、第２の実施の形態の半導体装置８０の製造方法について説明する。始めに、図２６に示す工程では、配線基板８１が形成される配線基板形成領域Ｇを複数有すると共に、複数の配線基板形成領域Ｇを囲むように配置された切断領域Ｄを有する基板本体６５を準備する（基板本体準備工程）。
具体的には、例えば、第１の実施の形態で説明した図５に示す基板本体６５を薄板化することで、図２６に示す基板本体６５を形成する。具体的には、例えば、研磨及び／又は研削により基板本体６５を薄板化する。図２６に示す基板本体６５の厚さは、例えば、２００μｍとすることができる。
次いで、図２７に示す工程では、基板本体６５の上面６５Ａ側から、切断領域Ｄ及び切断領域Ｄと隣接する部分の複数の配線基板形成領域Ｇに、切断領域Ｄよりも幅広形状とされると共に、基板本体６５を貫通する複数の貫通溝８５を形成する（貫通溝形成工程）。複数の貫通溝８５は、例えば、図４０に示すような形状及び配置とすることができる。複数の貫通溝８５は、例えば、基板本体６５をダイシングすることで形成できる。切断領域Ｄの幅が５０μｍ、配線基板８１に設けられた樹脂３９の厚さが２００μｍの場合、貫通溝８５の幅Ｈは、例えば、２５０μｍとすることができる。
貫通溝８５は、後述する図３８に示す工程（切断工程）において、切断されることにより、配線基板８１の構成要素の１つである切り欠き部８６（図２４参照）となる溝である。
次いで、図２８に示す工程では、第１の実施の形態で説明した図７〜図９に示す工程（樹脂充填工程及び樹脂除去工程を含む工程）と同様な処理を行うことで、基板本体６５を貫通する樹脂３９を形成する。このとき、樹脂３９の上面３９Ｂが基板本体６５の上面６５Ａと略面一になると共に、樹脂３９の下面３９Ｃが基板本体６５の下面６５Ｂと略面一となるように、樹脂３９を形成する。樹脂３９としては、例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。
次いで、図２９に示す工程では、基板本体６５の上面６５Ａ側から、複数の配線基板形成領域Ｇに、基板本体６５を貫通する複数の貫通孔４５，４６を形成する（貫通孔形成工程）。具体的には、複数の貫通孔４５，４６は、例えば、複数の配線基板形成領域Ｇに対応する部分の基板本体６５を異方性エッチング（例えば、ドライエッチング）することで形成する。
次いで、図３０に示す工程では、貫通孔４５，４６が形成された基板本体６５の表面（基板本体６５の両面６５Ａ，６５Ｂと、貫通孔４５，４６を構成する部分の基板本体６５の面とを含む）、及び樹脂３９の上下面３９Ｂ，３９Ｃを覆う絶縁膜２２を形成する。
絶縁膜２２としては、例えば、ＣＶＤ法により形成された酸化膜等を用いることができる。具体的には、絶縁膜２２としては、例えば、ＳｉＯ２膜を用いることができる。この場合、絶縁膜２２の厚さは、例えば、１μｍとすることができる。
次いで、図３１に示す工程では、絶縁層２２の下面２２Ｂに、金属板８７を貼り付ける。金属板８７としては、例えば、Ｃｕ板を用いることができる。なお、金属板８７の代わりに金属箔（例えば、Ｃｕ箔）を用いてもよい。
次いで、図３２に示す工程では、金属板８７を給電層とする電解めっき法により、貫通孔４５，４６を導電材料８９（この場合、例えば、Ｃｕめっき膜）で充填する。なお、本実施の形態では、電解めっき法を用いて、導電材料８９を形成する場合を例に挙げて説明したが、例えば、印刷法により貫通孔４５，４６を導電ペースト（例えば、Ｃｕペースト、Ａｇペースト、Ｎｉペースト等）で充填することで、導電材料８９を形成してもよい。図３２に示す工程では、図３２に示すように、導電材料８９が絶縁膜２２の上面２２Ａから突出する場合がある。
次いで、図３３に示す工程では、絶縁膜２２の上面２２Ａから突出した部分の導電材料８９を除去する（導電材料除去工程）。具体的には、例えば、導電材料８９のみを選択的に除去する研磨液を用いた研磨により、絶縁膜２２の上面２２Ａから突出した部分の導電材料８９を除去する。
これにより、貫通孔４５に導電材料８９よりなる貫通電極２５が形成され、貫通孔４６に導電材料８９よりなる貫通電極２６が形成される。上記導電材料除去工程では、貫通電極２５，２６の端面２５Ａ，２６Ａと絶縁膜２２の上面２２Ａとが略面一となるように、絶縁膜２２の上面２２Ａから突出した部分の導電材料８９を除去する。なお、本実施の形態の場合、図３１〜図３３に示す工程が「貫通電極形成工程」に相当する工程である。
次いで、図３４に示す工程では、図３３に示す金属板８７を除去する。具体的には、金属板８７がＣｕ板の場合、例えば、ウエットエッチングにより金属板８７を除去する。
次いで、図３５に示す工程では、第１の実施の形態で説明した図１６及び図１７に示す工程（第１の配線パターン形成工程及び第１の絶縁樹脂形成工程）と同様な処理を行うことで、図３４に示す構造体の上面に、第１の配線パターン２８，２９、配線３１、及び第１の絶縁樹脂層３５を形成する。第１の配線パターン２８，２９及び配線３１の材料としては、例えば、Ｃｕを用いることができる。また、第１の絶縁樹脂層３５としては、例えば、ソルダーレジスト層を用いることができる。
次いで、図３６に示す工程では、図３５に示す構造体の下面（具体的には、絶縁膜２２の下面２２Ｂ及び貫通電極２５，２６の端面２５Ｂ，２６Ｂ）に、貫通電極２５の端面２５Ｂと接続されると共に、外部接続用パッド５５を有した第２の配線パターン８３と、貫通電極２６の端面２６Ｂと接続されると共に、外部接続用パッド５８を有した第２の配線パターン８４とを同時に形成する（第２の配線パターン形成工程）。
具体的には、第２の配線パターン８３，８４は、例えば、セミアディティブ法により形成することができる。第２の配線パターン８３，８４の材料としては、例えば、Ｃｕを用いることができる。
次いで、図３７に示す工程では、絶縁膜２２の下面２２Ｂに、外部接続用パッド５５の接続面５５Ａを露出する開口部３６Ｂ、及び外部接続用パッド５８の接続面５８Ａを露出する開口部３６Ｃを有する第２の絶縁樹脂層３６を形成する（第２の絶縁樹脂層形成工程）。これにより、複数の配線基板形成領域Ｇに配線基板８１が形成される。
次いで、図３８に示す工程では、図３７に示す構造体を切断領域Ｄに沿って切断（具体的には、切断領域Ｄに対応する部分の絶縁膜２２、第１及び第２の絶縁樹脂層３５，３６、及び貫通溝８５に形成された樹脂３９を切断）することで、複数の配線基板８１を個片化する（切断工程）。図３７に示す構造体の切断領域Ｄを切断する際には、例えば、ダイサーを用いることができる。
このように、切断領域Ｄ及び切断領域Ｄと隣接する部分の複数の配線基板形成領域Ｇに、切断領域Ｄよりも幅広形状とされると共に、基板本体６５を貫通する複数の貫通溝８５を形成し、貫通溝８５を充填するように樹脂３９を形成し、その後、切断領域Ｄに対応する部分の樹脂３９を切断して、複数の配線基板形成領域Ｇに形成された配線基板８１を個片化することにより、配線基板８１の構成要素の１つである破損しやすい基板本体２１の外周部を覆うように樹脂３９を形成することが可能となる。これにより、配線基板８１のハンドリング（例えば、配線基板８１の完成後から配線基板８１に電子部品１２，１３を実装するまでの間のハンドリング）により、配線基板８１に設けられた基板本体２１の外周部が破損することを防止できる。
次いで、図３９に示す工程では、電子部品１２，１３を配線基板８１のパッド５１，５２にフリップチップ接続し、次いで、電子部品１２と配線基板８１との隙間にアンダーフィル樹脂１７を充填し、電子部品１３と配線基板８１との隙間にアンダーフィル樹脂１８を充填する。次いで、外部接続用パッド５５に外部接続端子１５を配設し、外部接続用パッド５８に外部接続端子１６を配設する。これにより、複数の基板形成領域Ｇに半導体装置８０が製造される。
本実施の形態の配線基板の製造方法によれば、切断領域Ｄ及び切断領域Ｄと隣接する部分の複数の配線基板形成領域Ｇに、切断領域Ｄよりも幅広形状とされると共に、基板本体６５を貫通する複数の貫通溝８５を形成し、貫通溝８５を充填するように樹脂３９を形成し、その後、切断領域Ｄに対応する部分の樹脂３９を切断して、複数の配線基板形成領域Ｇに形成された配線基板８１を個片化することにより、配線基板８１の構成要素の１つである破損しやすい基板本体２１の外周部を覆う樹脂３９を形成することが可能となる。これにより、配線基板８１のハンドリング（例えば、配線基板８１の完成後から配線基板８１に電子部品１２，１３を実装するまでの間のハンドリング）により、配線基板８１に設けられた基板本体２１の外周部が破損することを防止できる。
図４１及び図４２は、本発明の第２の実施の形態に係る半導体装置の他の製造工程を示す図である。図４１及び図４２において、第２の実施の形態の半導体装置８０と同一構成部分には同一符号を付す。
図４１及び図４２を参照して、第２の実施の形態の半導体装置８０の他の製造方法について説明する。始めに、先に説明した図２６に示す基板本体６５を用意し、次いで、図４１に示す工程では、図２６に示す基板本体６５の上面６５Ａ側から、切断領域Ｄ及び切断領域Ｄと隣接する部分の複数の配線基板形成領域Ｃに、切断領域Ｄの幅よりも幅広形状とされると共に、基板本体６５を貫通する複数の貫通溝８５を形成する（貫通溝形成工程）と共に、図２６に示す基板本体６５の上面６５Ａ側から、配線基板形成領域Ｇに、基板本体６５を貫通する複数の貫通孔４５，４６を形成する（貫通孔形成工程）。つまり、貫通溝８５と貫通孔４５，４６とを同時に形成する。
このように、図２６に示す基板本体６５の上面６５Ａ側から、貫通溝８５及び貫通孔４５，４６を同時に形成することで、配線基板８１の製造工程数を削減することが可能となるため、配線基板８１の製造コストを低減することができる。
次いで、図４２に示す工程では、第１の実施の形態で説明した図７〜図９に示す工程と同様な処理を行うことで、貫通溝８５に、基板本体６５の上面６５Ａと略面一とされた上面３９Ｂを有する樹脂３９を形成する。その後、第２の実施の形態で説明した図３０〜図３９に示す工程と同様な処理を行うことで、第２の実施の形態の半導体装置８０が複数製造される。
本実施の形態の半導体装置の他の製造方法によれば、基板本体６５の上面６５Ａ側から、貫通溝８５及び貫通孔４５，４６を同時に形成することで、配線基板８１の製造工程数を削減することが可能となるため、配線基板８１の製造コストを低減することができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
従来の半導体装置を示す断面図である。 従来の配線基板の問題点を説明するための図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 図３に示す半導体装置に設けられた切り欠き部を説明するための図である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１７）である。 本発明の第１の実施の形態に係る半導体装置の他の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の他の製造工程を示す図（その２）である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 図２４に示す半導体装置に設けられた切り欠き部を説明するための図である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。 図２７に示す基板本体の平面図である。 本発明の第２の実施の形態に係る半導体装置の他の製造工程を示す図（その１）である。 本発明の第２の実施の形態に係る半導体装置の他の製造工程を示す図（その２）である。
符号の説明
１０，８０ 半導体装置
１１，８１ 配線基板
１２，１３ 電子部品
１５，１６ 外部接続端子
１７，１８ アンダーフィル樹脂
２１，６５ 基板本体
２１Ａ，２２Ａ，３９Ｂ，６５Ａ 上面
２１Ｂ，２２Ｂ，２３Ａ，３９Ｃ，６５Ｂ 下面
２１Ｃ，３５Ａ，３６Ａ，３９Ａ 外周側面
２２，２３ 絶縁膜
２５，２６ 貫通電極
２５Ａ，２５Ｂ，２６Ａ，２６Ｂ 端面
２８，２９ 第１の配線パターン
３１ 配線
３２，３３，８３，８４ 第２の配線パターン
３５ 第１の絶縁樹脂層
３６ 第２の絶縁樹脂層
３８，８６ 切り欠き部
３９ 樹脂
４５，４６ 貫通孔
３５Ｂ，３５Ｃ，３６Ｂ，３６Ｃ，４８，４９，７１，７２ 開口部
５１，５２ パッド
５４，５７ ビア
５５，５８ 外部接続用パッド
５５Ａ，５８Ａ 接続面
６７ 溝
６９ マスク
６９Ａ，８５ 貫通溝
７４，８９ 導電材料
８７ 金属板
Ａ 外形
Ｂ，Ｅ，Ｆ，Ｈ 幅
Ｃ，Ｇ 配線基板形成領域
Ｄ 切断領域

Claims (13)

  1. 基板本体と、
    前記基板本体を貫通する貫通電極と、
    前記基板本体の第１の面側に設けられ、前記貫通電極の一方の端部と電気的に接続されると共に、電子部品が接続されるパッドを有する第１の配線パターンと、
    前記第１の面とは反対側に位置する前記基板本体の第２の面側に設けられ、前記貫通電極の他方の端部と電気的に接続される外部接続用パッドを有する第２の配線パターンと、
    前記パッドを露出する開口部を有すると共に、前記パッド以外の部分の前記第１の配線パターンを覆う第１の絶縁樹脂層と、
    前記外部接続用パッドを露出する開口部を有すると共に、前記外部接続用パッド以外の部分の前記第２の配線パターンを覆う第２の絶縁樹脂層と、を備え、前記第１の絶縁樹脂層の第１の外周側面と前記第２の絶縁樹脂層の第２の外周側面とが略同一平面上に配置された配線基板であって、
    前記基板本体の外周側面の位置を前記第１及び第２の外周側面の位置よりも内側に配置して、前記基板本体の外周部に切り欠き部を設けると共に、前記切り欠き部に前記基板本体の外周側面を覆う樹脂を設けたことを特徴とする配線基板。
  2. 前記切り欠き部は、前記基板本体の外周部に複数設けることを特徴とする請求項１記載の配線基板。
  3. 前記切り欠き部は、額縁形状とされた１つの切り欠き部であることを特徴とする請求項１記載の配線基板。
  4. 前記樹脂の外周側面と前記第１及び第２の外周側面とを略面一にしたことを特徴とする請求項１ないし３のうち、いずれか１項記載の配線基板。
  5. 配線基板が形成される配線基板形成領域を複数有すると共に、複数の前記配線基板形成領域を囲むように配置された切断領域を有する基板本体を準備する基板本体準備工程と、
    前記基板本体の上面側から前記切断領域及び該切断領域と隣接する部分の複数の前記配線基板形成領域に、前記切断領域の幅よりも幅広形状とされると共に、前記基板本体を貫通しない溝を形成する溝形成工程と、
    前記溝形成工程後に、前記溝を樹脂で充填する樹脂充填工程と、
    前記樹脂形成工程後に、前記基板本体の上面側から複数の前記配線基板形成領域に、前記基板本体を貫通しない複数の開口部を形成する開口部形成工程と、
    前記複数の開口部を導電材料で充填する導電材料充填工程と、
    前記導電材料充填工程後に、前記樹脂及び前記導電材料が露出するまで、前記基板本体の下面側から前記基板本体を薄板化することにより、前記基板本体を貫通すると共に、前記導電材料により構成された貫通電極と、前記基板本体を貫通する樹脂とを形成する基板本体薄板化工程と、
    前記基板本体薄板化工程後に、前記基板本体の上面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の上端と電気的に接続されると共に、電子部品が接続されるパッドを有する第１の配線パターンを形成する第１の配線パターン形成工程と、
    前記基板本体薄板化工程後に、前記基板本体の下面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の下端と電気的に接続されると共に、外部接続用パッドを有する第２の配線パターンを形成する第２の配線パターン形成工程と、
    前記基板本体の上面側に、前記パッドを露出する開口部を有すると共に、前記パッド以外の部分の前記第１の配線パターン、及び前記樹脂の上面を覆う第１の絶縁樹脂層を形成する第１の絶縁樹脂層形成工程と、
    前記基板本体の下面側に、前記外部接続用パッドを露出する開口部を有すると共に、前記外部接続用パッド以外の部分の前記第２の配線パターン、及び前記樹脂の下面を覆う第２の絶縁樹脂層を形成する第２の絶縁樹脂層形成工程と、
    前記第１及び第２の絶縁樹脂層形成工程後に、前記切断領域に対応する部分の前記樹脂を切断して、複数の前記配線基板形成領域に形成された前記配線基板を個片化する切断工程と、を含むことを特徴とする配線基板の製造方法。
  6. 配線基板が形成される配線基板形成領域を複数有すると共に、複数の前記配線基板形成領域を囲むように配置された切断領域を有する基板本体を準備する基板本体準備工程と、
    前記基板本体の上面側から前記切断領域及び該切断領域と隣接する部分の複数の前記配線基板形成領域に、前記切断領域の幅よりも幅広形状とされると共に、前記基板本体を貫通しない溝と、前記基板本体の上面側から複数の前記配線基板形成領域に、前記基板本体を貫通しない複数の開口部と、を同時に形成する溝及び開口部形成工程と、
    前記溝及び開口部形成工程後に、前記溝を樹脂で充填する樹脂充填工程と、
    前記複数の開口部を導電材料で充填する導電材料充填工程と、
    前記導電材料充填工程後に、前記樹脂及び前記導電材料が露出するまで、前記基板本体の下面側から前記基板本体を薄板化することにより、前記基板本体を貫通すると共に、前記導電材料により構成された貫通電極と、前記基板本体を貫通する樹脂とを形成する基板本体薄板化工程と、
    前記基板本体薄板化工程後に、前記基板本体の上面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の上端と電気的に接続されると共に、電子部品が接続されるパッドを有する第１の配線パターンを形成する第１の配線パターン形成工程と、
    前記基板本体薄板化工程後に、前記基板本体の下面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の下端と電気的に接続されると共に、外部接続用パッドを有する第２の配線パターンを形成する第２の配線パターン形成工程と、
    前記基板本体の上面側に、前記パッドを露出する開口部を有すると共に、前記パッド以外の部分の前記第１の配線パターン、及び前記樹脂の上面を覆う第１の絶縁樹脂層を形成する第１の絶縁樹脂層形成工程と、
    前記基板本体の下面側に、前記外部接続用パッドを露出する開口部を有すると共に、前記外部接続用パッド以外の部分の前記第２の配線パターン、及び前記樹脂の下面を覆う第２の絶縁樹脂層を形成する第２の絶縁樹脂層形成工程と、
    前記第１及び第２の絶縁樹脂層形成工程後に、前記切断領域に対応する部分の前記樹脂を切断して、複数の前記配線基板形成領域に形成された前記配線基板を個片化する切断工程と、を含むことを特徴とする配線基板の製造方法。
  7. 前記樹脂充填工程後に、前記基板本体の上面から前記樹脂が突出した場合、前記樹脂形成工程と前記導電材料充填工程との間に、前記基板本体の上面から突出した部分の前記樹脂を除去する樹脂除去工程を設けたことを特徴とする請求項５または６記載の配線基板の製造方法。
  8. 前記導電材料充填工程後に、前記基板本体の上面から前記導電材料が突出した場合、前記導電材料充填工程と前記基板本体薄板化工程との間に、前記基板本体の上面から突出した部分の前記導電材料を除去する導電材料除去工程を設けたことを特徴とする請求項５ないし７のうち、いずれか１項記載の配線基板の製造方法。
  9. 配線基板が形成される配線基板形成領域を複数有すると共に、複数の前記配線基板形成領域を囲むように配置された切断領域を有する基板本体を準備する基板本体準備工程と、
    前記基板本体の上面側から前記切断領域及び該切断領域と隣接する部分の複数の前記配線基板形成領域に、前記切断領域の幅よりも幅広形状とされると共に、前記基板本体を貫通する貫通溝を形成する貫通溝形成工程と、
    前記貫通溝形成工程後に、前記貫通溝を樹脂で充填する樹脂充填工程と、
    前記樹脂形成工程後に、前記基板本体の上面側から複数の前記配線基板形成領域に、前記基板本体を貫通する複数の貫通孔を形成する貫通孔形成工程と、
    前記複数の貫通孔を導電材料で充填することで、前記複数の貫通孔に導電材料よりなる貫通電極を形成する貫通電極形成工程と、
    前記貫通電極形成工程後に、前記基板本体の上面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の上端と電気的に接続されると共に、電子部品が接続されるパッドを有する第１の配線パターンを形成する第１の配線パターン形成工程と、
    前記貫通電極形成工程後に、前記基板本体の下面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の下端と電気的に接続されると共に、外部接続用パッドを有する第２の配線パターンを形成する第２の配線パターン形成工程と、
    前記基板本体の上面側に、前記パッドを露出する開口部を有すると共に、前記パッド以外の部分の前記第１の配線パターン、及び前記樹脂の上面を覆う第１の絶縁樹脂層を形成する第１の絶縁樹脂層形成工程と、
    前記基板本体の下面側に、前記外部接続用パッドを露出する開口部を有すると共に、前記外部接続用パッド以外の部分の前記第２の配線パターン、及び前記樹脂の下面を覆う第２の絶縁樹脂層を形成する第２の絶縁樹脂層形成工程と、
    前記第１及び第２の絶縁樹脂層形成工程後に、前記切断領域に対応する部分の前記樹脂を切断して、複数の前記配線基板形成領域に形成された前記配線基板を個片化する切断工程と、を含むことを特徴とする配線基板の製造方法。
  10. 配線基板が形成される配線基板形成領域を複数有すると共に、複数の前記配線基板形成領域を囲むように配置された切断領域を有する基板本体を準備する基板本体準備工程と、
    前記基板本体の上面側から前記切断領域及び該切断領域と隣接する部分の複数の前記配線基板形成領域に、前記切断領域の幅よりも幅広形状とされると共に、前記基板本体を貫通する貫通溝と、前記基板本体の上面側から複数の前記配線基板形成領域に、前記基板本体を貫通する複数の貫通孔と、を同時に形成する貫通溝及び貫通孔形成工程と、
    前記貫通溝及び貫通孔形成工程後に、前記貫通溝を樹脂で充填する樹脂充填工程と、
    前記複数の貫通孔を導電材料で充填することで、前記複数の貫通孔に導電材料よりなる貫通電極を形成する貫通電極形成工程と、
    前記貫通電極形成工程後に、前記基板本体の上面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の上端と電気的に接続されると共に、電子部品が接続されるパッドを有する第１の配線パターンを形成する第１の配線パターン形成工程と、
    前記貫通電極形成工程後に、前記基板本体の下面側に位置する部分の複数の前記配線基板形成領域に、前記貫通電極の下端と電気的に接続されると共に、外部接続用パッドを有する第２の配線パターンを形成する第２の配線パターン形成工程と、
    前記基板本体の上面側に、前記パッドを露出する開口部を有すると共に、前記パッド以外の部分の前記第１の配線パターン、及び前記樹脂の上面を覆う第１の絶縁樹脂層を形成する第１の絶縁樹脂層形成工程と、
    前記基板本体の下面側に、前記外部接続用パッドを露出する開口部を有すると共に、前記外部接続用パッド以外の部分の前記第２の配線パターン、及び前記樹脂の下面を覆う第２の絶縁樹脂層を形成する第２の絶縁樹脂層形成工程と、
    前記第１及び第２の絶縁樹脂層形成工程後に、前記切断領域に対応する部分の前記樹脂を切断して、複数の前記配線基板形成領域に形成された前記配線基板を個片化する切断工程と、を含むことを特徴とする配線基板の製造方法。
  11. 前記樹脂充填工程後に、前記基板本体の上面から前記樹脂が突出した場合、前記樹脂形成工程と前記導電材料充填工程との間に、前記基板本体の上面から突出した部分の前記樹脂を除去する樹脂除去工程を設けたことを特徴とする請求項９または１０記載の配線基板の製造方法。
  12. 前記複数の貫通孔を導電材料で充填後、前記基板本体の上面から前記導電材料が突出した場合、前記第１の配線パターンを形成する前に、前記基板本体の上面から突出した部分の前記導電材料を除去する導電材料除去工程を設けたことを特徴とする請求項９ないし１１のうち、いずれか１項記載の配線基板の製造方法。
  13. 前記貫通溝形成工程では、前記貫通溝を複数形成することを特徴とする請求項９ないし１２のうち、いずれか１項記載の配線基板の製造方法。
JP2008284147A 2008-11-05 2008-11-05 配線基板及びその製造方法 Active JP5193809B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008284147A JP5193809B2 (ja) 2008-11-05 2008-11-05 配線基板及びその製造方法
US12/609,054 US8759685B2 (en) 2008-11-05 2009-10-30 Wiring substrate and method of manufacturing the wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008284147A JP5193809B2 (ja) 2008-11-05 2008-11-05 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010114187A true JP2010114187A (ja) 2010-05-20
JP5193809B2 JP5193809B2 (ja) 2013-05-08

Family

ID=42130039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008284147A Active JP5193809B2 (ja) 2008-11-05 2008-11-05 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US8759685B2 (ja)
JP (1) JP5193809B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2015095654A (ja) * 2013-11-11 2015-05-18 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板及びその製造方法
KR20160053715A (ko) * 2014-11-05 2016-05-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016157982A (ja) * 2016-05-23 2016-09-01 新光電気工業株式会社 配線基板及びその製造方法
KR20180029157A (ko) * 2016-09-09 2018-03-20 엘지디스플레이 주식회사 구동회로, 구동회로를 갖는 표시장치 및 구동회로와 표시장치의 제조방법
JP2018113283A (ja) * 2017-01-06 2018-07-19 大日本印刷株式会社 インターポーザー及びその製造方法、並びに、インターポーザーを備える半導体装置
JP7453509B2 (ja) 2020-01-15 2024-03-21 イビデン株式会社 プリント配線板及びプリント配線板の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134318A (ja) * 2010-12-21 2012-07-12 Shinko Electric Ind Co Ltd 配線基板及び半導体装置と半導体装置の製造方法
US11233029B2 (en) * 2013-04-10 2022-01-25 Mitsubishi Electric Corporation Semiconductor device having a device fixed on a substrate with an adhesive
KR20160122020A (ko) * 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 기판 및 이를 구비하는 반도체 패키지
US11122689B2 (en) * 2017-10-18 2021-09-14 Mbda Uk Limited Circuit assembly
JP7106875B2 (ja) * 2018-01-30 2022-07-27 凸版印刷株式会社 ガラスコアデバイスの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133948A (ja) * 1998-10-23 2000-05-12 Sony Corp 電気回路用多層基板およびその製造方法
JP2004260138A (ja) * 2003-02-03 2004-09-16 Nec Electronics Corp 半導体装置及びその製造方法
JP2004356160A (ja) * 2003-05-27 2004-12-16 Dainippon Printing Co Ltd 配線基板の製造方法
JP2006135174A (ja) * 2004-11-08 2006-05-25 Shinko Electric Ind Co Ltd 基板及びその製造方法
JP2007019198A (ja) * 2005-07-07 2007-01-25 Fujitsu Ltd 積層基板および該積層基板を有する電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3638573A (en) * 1968-03-25 1972-02-01 Ncr Co Self-destructible honeycomb laminates
JP2559849B2 (ja) * 1989-05-23 1996-12-04 三菱電機株式会社 Ｉｃカード
WO2004054340A1 (ja) * 2002-12-11 2004-06-24 Dai Nippon Printing Co., Ltd. 多層配線基板およびその製造方法
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133948A (ja) * 1998-10-23 2000-05-12 Sony Corp 電気回路用多層基板およびその製造方法
JP2004260138A (ja) * 2003-02-03 2004-09-16 Nec Electronics Corp 半導体装置及びその製造方法
JP2004356160A (ja) * 2003-05-27 2004-12-16 Dainippon Printing Co Ltd 配線基板の製造方法
JP2006135174A (ja) * 2004-11-08 2006-05-25 Shinko Electric Ind Co Ltd 基板及びその製造方法
JP2007019198A (ja) * 2005-07-07 2007-01-25 Fujitsu Ltd 積層基板および該積層基板を有する電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2015095654A (ja) * 2013-11-11 2015-05-18 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板及びその製造方法
US10045436B2 (en) 2013-11-11 2018-08-07 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR20160053715A (ko) * 2014-11-05 2016-05-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016092402A (ja) * 2014-11-05 2016-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板及びその製造方法
KR102281459B1 (ko) * 2014-11-05 2021-07-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016157982A (ja) * 2016-05-23 2016-09-01 新光電気工業株式会社 配線基板及びその製造方法
KR20180029157A (ko) * 2016-09-09 2018-03-20 엘지디스플레이 주식회사 구동회로, 구동회로를 갖는 표시장치 및 구동회로와 표시장치의 제조방법
KR102537380B1 (ko) * 2016-09-09 2023-05-30 엘지디스플레이 주식회사 구동회로, 구동회로를 갖는 표시장치 및 구동회로와 표시장치의 제조방법
JP2018113283A (ja) * 2017-01-06 2018-07-19 大日本印刷株式会社 インターポーザー及びその製造方法、並びに、インターポーザーを備える半導体装置
JP7453509B2 (ja) 2020-01-15 2024-03-21 イビデン株式会社 プリント配線板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
US20100108361A1 (en) 2010-05-06
JP5193809B2 (ja) 2013-05-08
US8759685B2 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
JP5193809B2 (ja) 配線基板及びその製造方法
JP5297139B2 (ja) 配線基板及びその製造方法
US9502387B2 (en) Package-on-package structure with through molding via
JP5350745B2 (ja) 配線基板
JP5232185B2 (ja) 半導体装置の製造方法
TWI694612B (zh) 半導體模組
JP2017212377A (ja) 半導体装置、半導体装置の製造方法
JP2009026805A (ja) 半導体装置及びその製造方法
JP2006294701A (ja) 半導体装置及びその製造方法
JP5473959B2 (ja) 半導体装置
JP2004342861A (ja) チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造
KR101179386B1 (ko) 패키지 기판의 제조방법
JP2006173548A (ja) 半導体装置および半導体装置の製造方法
US11393785B2 (en) Method for manufacturing electronic chips
US11393786B2 (en) Method for manufacturing electronic chips
JP5630965B2 (ja) インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法
JP2004207276A (ja) 回路装置およびその製造方法
KR102422242B1 (ko) 웨이퍼 레벨 팬-아웃 패키지 및 그 제조 방법
JP2004165190A (ja) 半導体装置及びその製造方法
JP2006100666A (ja) 半導体装置及びその製造方法
TWI666736B (zh) 配線基板的製造方法及配線基板
JP2004247464A (ja) 半導体装置及びその製造方法
JP5474239B2 (ja) 配線基板
JP5592223B2 (ja) インターポーザおよびそれを用いた半導体装置の製造方法
JP4946693B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

R150 Certificate of patent or registration of utility model

Ref document number: 5193809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3