JP2007019198A - 積層基板および該積層基板を有する電子機器 - Google Patents

積層基板および該積層基板を有する電子機器 Download PDF

Info

Publication number
JP2007019198A
JP2007019198A JP2005198218A JP2005198218A JP2007019198A JP 2007019198 A JP2007019198 A JP 2007019198A JP 2005198218 A JP2005198218 A JP 2005198218A JP 2005198218 A JP2005198218 A JP 2005198218A JP 2007019198 A JP2007019198 A JP 2007019198A
Authority
JP
Japan
Prior art keywords
layer
core layer
buildup
thermal expansion
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005198218A
Other languages
English (en)
Other versions
JP4689375B2 (ja
Inventor
Takashi Sugata
隆 菅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005198218A priority Critical patent/JP4689375B2/ja
Priority to US11/258,856 priority patent/US7393580B2/en
Publication of JP2007019198A publication Critical patent/JP2007019198A/ja
Application granted granted Critical
Publication of JP4689375B2 publication Critical patent/JP4689375B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777Edge feature
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 積層基板において、コア層とビルドアップ層との熱膨張率差に起因する剪断応力によるコア層でのクラック発生を回避する。
【解決手段】 積層基板は、プリント基板として機能するコア層110と、絶縁部および配線部を有し、コア層に対して積層され、コア層に電気的に接続されたビルドアップ層140とを有する積層基板100において、少なくともコア層の外周端面に、該コア層とは異なる層である端面層160を設ける。若しくは、コア層を、ビルドアップ層の外周端面よりも外方に延出させる。
【選択図】 図1

Description


本発明は、コア層とこれに積層されたビルドアップ層とを有する積層基板(以下、「ビルドアップ基板」という)に関する。
従来、電子機器の小型化及び軽量化の要請に応えるために、ビルドアップ基板は、ノート型パーソナルコンピュータ(PC)、デジタルカメラ、サーバー、携帯電話などに使用されている。ビルドアップ基板は、両面プリント基板又は多層プリント基板をコア(芯材)とし、その両面又は片面にマイクロビア技術によって層間接続されたビルドアップ層(絶縁層と配線層とを積層した層)を積層して製造される(特許文献1参照)。
ところで、ビルドアップ基板のように積層タイプの電子部品においては、接合される複数層間での熱膨張率の差に起因した、層境界部の剥離や割れ(クラック)、および該電子部品の反りが問題となる。
本出願人は、ビルドアップ基板において、各層の熱膨張率、厚さ、縦弾性係数等をコントロールすることで、ビルドアップ基板の反りや層間の剥離等を防止できるようにする技術を提案している。
また、特許文献2には、ビルドアップ基板において、コア層の表面に形成された絶縁層の形成面内に、導電パターンの周囲を囲む閉曲線状パターンを形成することで、絶縁層における導電パターンとの境界部での割れを防止する技術が提案されている。
さらに、特許文献3には、半導体積層モジュールにおいて、基板と半導体チップとを接合する接着剤と、該基板および半導体体チップからなる単体モジュール同士を積層接合する接着剤とを異ならせることにより、単体パッケージ間の剥離や積層モジュールの反り等を防止する技術が開示されている。
なお、特許文献4には、積層タイプの電子部品ではないが、基板に表面実装されるチップ型サーミスタにおいて、基板や該基板上の電極およびはんだ間での熱膨張率の差により生じた応力が、該サーミスタの外部電極を介してサーミスタ素体に作用し、該サーミスタ素体にクラックを生じさせることを防止する技術が開示されている。この技術は、サーミスタ素体と外部電極との間に導電性の樹脂層を形成し、サーミスタ素体に作用する応力を緩和するというものである。
特開2003−218519号公報(段落0020〜0028、図1等) 特開平11−112114号公報(段落0011〜0022、図1等) 特開2003−7962号公報(段落0008〜0009、図1〜3等) 特開平10−144504号公報(段落0027〜0040、図1〜3等)
ところで、ビルドアップ基板に対しては、製品として出荷される前に、温度サイクル試験が行われる。温度サイクル試験は、例えば−65℃での冷却と150℃での加熱とを所定回数繰り返した後でも正常な動作が維持されるか否かを試験するものである。
しかしながら、このような温度サイクル試験によって急激な温度変化が加えられると、図17に示すように、コア層310とビルドアップ層320との間の熱膨張率の差、つまりは収縮量又は膨張量の差に起因して、コア層310にその面内方向への剪断応力Fが作用する。この剪断応力Fは、主としてコア層310の外周端部(面内方向の最も外側の部分、特にコーナー部)に集中し、コア層310にクラック330を生じさせる場合がある。特に、コア層310に、ビルドアップ層320に対して著しく熱膨張率が小さいカーボン系材料(例えば、CFRP)やシリコン系材料が使用された場合には、剪断応力がコア層310の破壊強度を超える場合が多く、クラックが発生し易くなる。
なお、コア層310とビルドアップ層320はエポキシ接着剤により接合されており、この接着剤は接合部に発生する応力の緩和作用を有する。しかし、前述したコア層310に対する剪断応力の緩和作用をほとんど持たない。
また、前述した本出願人の提案技術や特許文献2〜4に開示された技術によっても、このような剪断応力によるコア層のクラックまで防止することは難しい。
本発明は、ビルドアップ基板(積層基板)において、コア層とビルドアップ層との熱膨張率差に起因する剪断応力によるコア層でのクラック発生を回避できるようにすることを目的の1つとしている。
本発明の一側面としての積層基板は、プリント基板として機能するコア層と、絶縁部および配線部を有し、コア層に対して積層され、コア層に電気的に接続されたビルドアップ層とを有する積層基板において、少なくともコア層の外周端面に、該コア層とは異なる層である端面層を設けたことを特徴とする。端面層は、コア層に対して異なる材料又は熱膨張率が異なる材料で形成するとよい。
これにより、ビルトアップ層とコア層との熱膨張率の差に起因して発生した剪断応力は、コア層の外周端面に設けられた端面層に主に集中して作用する。このため、端面層は、コア層に作用する剪断応力を緩和する機能を有する。したがって、温度サイクル試験等において発生した剪断応力によるコア層のクラックを効果的に防止することができる。
ここで、端面層は、コア層およびビルトアップ層の外周端面に形成してもよい。また、コア層の外周端面をビルドアップ層の外周端面よりも内方に配置した上で、コア層の外周端面のみに形成するようにしてもよい。これらはいずれにおいても同等の応力緩和機能が得られる。
また、より効果的にコア層のクラックを防止するために、端面層の熱膨張率を、コア層の熱膨張率より大きく設定する方が好ましい。さらに、端面層の熱膨張率を、ビルドアップ層の熱膨張率以下に設定したり、コア層の熱膨張率よりもビルドアップ層の熱膨張率に近い値に設定することにより、より顕著な応力緩和作用が得られる。
また、本発明の他の観点としての積層基板は、プリント基板として機能するコア層と、絶縁部および配線部を有し、コア層に対して積層され、コア層に電気的に接続されるビルドアップ層とを有する積層基板において、コア層を、ビルドアップ層の外周端面よりも外方に延出させたことを特徴とする。
例えば、コア層のサイズをビルトアップ層のサイズよりも大きくすることで、ビルトアップ層の外周端面からコア層の一部を延出させる。これにより、コア層の外周端部への上記剪断応力の集中を抑制し、コア層にクラックが発生することを防止することができる。
なお、上記積層基板を有することを特徴とする電子機器も、本発明の別の側面を構成する。
本発明によれば、コア層とビルドアップ層との熱膨張率差に起因した剪断応力によるコア層でのクラック発生を回避することができる。したがって、温度変動に対して強い構造を有する積層基板、および該積層基板を有する電子機器を実現することができる。
以下、本発明の実施例について図面を参照しながら説明する。
図1には、本発明の実施例1である積層基板としてのビルドアップ基板の構造例を示している。ビルドアップ基板100は、プリント基板として機能するコア層(コア基板ともいう)110と、該コア層110の両側(表側と裏側)に積層された多層ビルドアップ層140とを有する。コア層110には、その厚み方向に貫通するスルーホールビア(図1では省略)が形成されており、該スルーホールビアは、両側の多層ビルドアップ層140を電気的に接続している。両側の多層ビルドアップ層140は、それぞれ絶縁部152dと配線部としての導電部152aとを有するビルドアップ層が複数積層されて構成されている。各ビルドアップ層の導電部152a間は導体部152cによって接続されている。コア層110に最も近いビルドアップ層の導電部152aは、コア層110の表面および裏面に形成された導電パターン117に接続されている。
また、コア層110およびビルドアップ層140の外周端面、すなわち両層の面内方向(図の左右方向)における外端面には、応力緩和層としての端面層160が形成されている。
なお、図1には、ビルドアップ基板100の断面を示しており、その左右端部に端面層160が形成されている様子を示しているが、実際には、その外周全周にわたって端面層160が形成されている。
図2には、本実施例のビルドアップ基板の製造工程のフローチャートを示している。まず、ステップ1100において、コア層を製造する。
コア層110は、図3に示すように、カーボンファイバ強化樹脂(CFRP)の板材を加工して製造される。CFRP板111は、カーボンファイバ材111aとこれを包容して硬化している樹脂組成物111bとにより構成されている。
このCFRP板111の製造においては、まず1枚のカーボンファイバ材111aに対して液状の樹脂組成物を含浸させる。次に、未硬化状態を維持しながら樹脂組成物111bを乾燥させることによって、カーボンファイバ強化プリプレグを作製する。
次に、このようにして作製したプリプレグを所定枚数積層し、加熱下で積層方向に加圧することによって、これら所定枚数のプリプレグを一体化させる。このようにして、CFRP板111を作製する。
カーボンファイバ材111aは、カーボンファイバを束ねたカーボンファイバ糸により織られたカーボンファイバクロスであり、CFRP板111(コア層110)の面内方向に展延するように配向している。本実施例では、複数枚のカーボンファイバ材が厚み方向に積層されて樹脂組成物111bにより包容されている。カーボンファイバ材111aとしては、カーボンファイバクロスに代えて、カーボンファイバメッシュまたはカーボンファイバ不織布を採用してもよい。
樹脂組成物111bとしては、例えば、エポキシ、ポリイミド、ポリカーボネート、ポリブチレンテレフタレート、ポリアクリレート、ポリスルホンなどが挙げられる。
なお、樹脂組成物111bに、無機フィラーを分散させてもよい。これにより、コア層の熱膨張率について、面内方向においても厚み方向においても等方的に低減することができる。
絶縁樹脂部112は、カーボンファイバ材111aとスルーホール導電部115との間の電気的絶縁を確保するために形成される。絶縁樹脂部112を構成するための材料としては、樹脂組成物112bと同様の樹脂を採用することができる。
このように構成されたコア層110は、面内方向に展延しているカーボンファイバ材111aを基材とするため、コア層110の面内方向での熱膨張率は小さい。そして、コア層110におけるカーボンファイバ材111aの含有率を適宜調節することで、コア層110の面内方向での熱膨張率を、例えば、0〜17ppm/℃、好ましくは10ppm/℃に設定することができる。
また、本発明は、上述したCFRP板111を基材とするコア層を有する場合に限らず、シリコン(Si)を基材とするコア層(熱膨張率3ppm/℃)を用いる場合にも適用することができる。但し、これらコア層の基材やその熱膨張率は例であり、本発明におけるコア層としての基材および熱膨張率はこれ以外でもよい。
なお、本発明は、後述するビルドアップ層の基材であるガラスエポキシ樹脂(熱膨張率17〜18ppm/℃)に対してかなり小さな熱膨張率を有する基材をコア層に用いる場合に特に効果を奏する。但し、このことは、本発明を、ガラスエポキシ樹脂を基材としたコア層を用いたビルドアップ基板に適用することを排除する意味ではない。
コア層110は、本実施例では、表側又は裏側から見て、矩形又は円形の形状を有し、例えば、表裏4箇所(例えば、矩形形状の角部)に位置決め用の孔を有している。コア層110は、コアとスルーホールを含み、コアの両側に積層構造を含んでいてもよいし、積層構造を含まなくてもよい。一般に、かかる積層構造のピッチは、多層ビルドアップ層140の層間ピッチよりも大きい。
ここで、コア層110の製造工程の詳細について、図4および図5を参照して説明する。ここで、図4は、コア層110の製造方法を説明するためのフローチャートであり、図5は、図4の工程の概略断面図である。ここでは、積層構造を有しないコア層110の製造方法の例について説明する。
予めCFRP板111(以下、絶縁性基板111という)におけるスルーホール予定位置に、図3に示す貫通孔116′がレーザ加工等で形成され、さらに該貫通孔116′が絶縁樹脂により塞がれて絶縁樹脂部112が形成されているものとする。
図5(a)に示すように、絶縁性基板111のスルーホール予定位置に、貫通孔116′より小さな径の貫通孔116をレーザ加工で形成する(ステップ1102)。貫通孔116は、スルーホールのベース形状として機能する。本実施例で準備した絶縁性基板(CFRP板)111は、厚みが2.5mmである。レーザ加工には、例えば、パルス発振型炭酸ガスレーザ加工装置を使用する。貫通孔116は、ドリルによる切削加工やパンチング金型による打ち抜き加工によって形成してもよい。
さらに、貫通穴116の内面と絶縁性基板111の表裏全面に所定の厚みで無電解メッキを施す。
次に、図5(b)に示すように、絶縁性基板111の表裏面にドライフィルムレジスト113を設ける(ステップ1104)。このドライフィルムレジスト113は、例えば、アルカリ現像タイプであり、感光性を有する。そして、ドライルムレジスト113を露光現像して所望するパターンのレジスト膜を得る。
次に、図5(c)に示すように、メッキ処理を行う(ステップ1106)。メッキ処理は直流電解メッキ法にて行われ、ステップ1102で設けた無電解メッキ層を電極として使用する。メッキ層114の材料は銅、スズ、銀、半田、銅とスズの合金、銅と銀の合金等でよく、メッキ可能な金属であれば種類は問わない。
次に、ステップ1104で得られたドライフィルムレジスト113付きの絶縁性基板111をメッキ浴槽に浸漬する。メッキ層114は、貫通穴116の内面と絶縁性基板111の表裏全面共に同時に成長し、メッキ層114は厚みを増していく。厚みを増していく途中で、貫通穴116の底面部から表層部へ成長して、そしてメッキ層114により貫通穴116の底面部が閉じられる。
絶縁性基板111の表裏面のメッキ層114の厚みt1が、所定厚になるまでメッキ処理は継続され、貫通穴116を含めた絶縁性基板111の表裏両面がほぼ平坦化する。
その後に、エッチング及びレジスト剥離が行われる(ステップ1108)。絶縁性基板111の表裏両面のメッキ層114の凸凹を滑らかにするためと、表裏両面のメッキ層114の厚み調整のためにエッチングを行う。使用するエッチング液は塩化銅である。
続いて、図5(d)に示すように、絶縁性基板111の表裏面に設けられたドライフィルムレジスト113を、剥離剤を利用して剥離する。剥離液は、例えば、アルカリ系剥離液である。この結果、ドライフィルムレジスト113を剥離した下層からステップ1102で設けた無電解メッキが露出する。続いて、この無電解メッキをエッチングする。使用するエッチング液は、例えば、硫酸過水素である。なお、絶縁性基板111は、積層構造を有してもよい。
以上のようにして製造されたコア層110は、ビルドアップ層140と接合される前に良品判定を行い、良品のもののみを、図2に示すステップ1700に使用する。
次に、多層ビルドアップ層140を製造する(ステップ1200)。ビルドアップ層140は、本実施例では、コア層110と面内方向のサイズがほぼ同じである矩形又は円形の形状を有し、例えば、4箇所(例えば、矩形形状の角部)に位置決め用の孔を有している。
ビルドアップ層140は、前述したように、絶縁部152dと導電部152a,152cとを有し、導電部152a,152cはコア層110に電気的に接続される。ビルドアップ層140は積層構造を有し、内部にコア(芯材)を含んでいてもよいし、含まなくてもよい。
以下、コアを含むビルドアップ層の製法例について、図6から図8を用いて説明する。ここで、図6は、ビルドアップ層140の製造方法を説明するためのフローチャートであり、図7は、図6のコア部の作成を説明するための各工程の概略断面図である。図8は、図6の積層部の作成を説明するための各工程の概略断面図である。
まず、ビルドアップ層140のコア部を作成する。図7(a)に示すように、両側に銅142が張られたガラスクロス入りエポキシ樹脂141を基材として準備し、図7(b)に示すように、表裏導通を図るためにドリル加工にて貫通孔143を形成する(ステップ1202)。次に、図7(c)に示すように、貫通孔143内に銅メッキ114を施す(ステップ1204)。
次に、図7(d)に示すように、貫通孔143内に樹脂145を充填する(ステップ1206)。次に、図7(e)に示すように、前面に蓋メッキと称する銅メッキ146を施す(ステップ1208)。最後に、図7(f)に示すように、サブトラクティブ法を利用してパターン147をエッチングにより形成してコア部を完成する(ステップ1210)。
次に、コア部の両側に積層部を形成し、ビルドアップ層140を完成する。まず、図8(a)に示すように、絶縁性基板151にコア層110のスルーホールに対応する導体部152aと配線用の導体部152bを銅メッキによって形成する(ステップ1212)。
次に、図8(b)に示すように、レーザ穴加工を施し、導体部(銅メッキ)152aが露出するような穴153を形成する(ステップ1214)。
次に、図8(c)に示すように、無電解銅メッキ154を施す(ステップ1216)。次に、図8(d)に示すように、導体部152a及び152bに対応した場所に開口部を有するレジスト膜155を形成する(ステップ1218)。さらに、図8(e)に示すように、銅パターンメッキを施す(ステップ1220)。この結果、導体部152a及び152bが絶縁性基板151の上面に形成されると共に穴153が導体部152cによって塞がれる。
次に、図8(f)に示すように、レジスト剥離/銅エッチングを行う(ステップ1222)。次に、図8(g)に示すように、ステップ1212からステップ1222を繰り返し、必要層数を有するビルドアップ層140を形成する(ステップ1224)。
最後に、図7(g)に示すように、図7(f)のコア部の表裏に図8の工程を繰り返すことによってビルドアップ層140を完成する。ビルドアップ層140は、コア層110に接合される前に良品判定を行い、良品のもののみをステップ1700に使用する。
次に、図2のステップ1300では、図9(a)に示すように絶縁性接着シート170をパターン加工する。絶縁性接着シート170は、例えば、エポキシ樹脂から構成され、様々な種類の絶縁性接着シートが商業的に入手可能である。エポキシ樹脂は熱硬化型接着剤であり、150℃で硬化するが、80℃程度になれば柔らかくなってコア層110と密着して仮止め効果を有する。
絶縁性接着シート170の高さは、導電性接着剤180の量を決定する。コア層110とビルドアップ層140とが電気的に接続される部位に対応する位置において貫通孔172を絶縁性接着シート170にドリル174により形成する。図9(a)においては、一定間隔で貫通孔172が設けられているが、かかる配置は例示的である。また、絶縁性接着シート170は本実施例では、コア層110の形状に合わせて矩形又は円形の形状を有し、例えば、4箇所(例えば、矩形形状の角部)に位置決め用の孔を有している。
次に、図9(b)に示すように、一対の絶縁性接着シート170をコア層110の両側に位置決めおよび仮止めする(ステップ1400)。貫通孔172はコア層110とビルドアップ層140とが電気的に接続される部位、すなわち電気接続パッド部に位置決めされている。本実施例においては、コア層110と絶縁性接着シート170との位置決めは、両者の位置決め用の孔を合わせてピンを挿すことによって行われる。このように本実施例では、機械的な位置合わせ手段を採用するが、位置合わせ手段の方法は問わない。例えば、両者にアライメント用のマークを設けて光学的手段で位置合わせを行ってもよい。
仮止めは、コア層110と接着シート170とを、例えば、約80℃に予備加熱することによって行う。加熱後に位置合わせ用のピンを抜く。なお、本実施例では、コア層110に接着シート170を位置決めして仮止めしたが、ビルドアップ層140に仮止めして固定してもよい。
次に、導電性接着剤180を調製する(ステップ1500)。導電性接着剤は、第1の融点を有するフィラーとしての金属粒子の表面に、第1の融点よりも低い第2の融点を有するハンダメッキを施したものを接着剤(例えば、エポキシ樹脂)に含有させたものである。
本実施例の導電性接着剤180に含まれる基材としての接着剤は、エポキシ樹脂であるため、熱硬化温度は150℃である。金属粒子は、本実施例では高融点金属粒子であり、例えば、Cu、Niなどであり、その融点は基材としての接着剤の熱硬化温度よりも高いことが好ましい。ハンダは、本実施例では低温ハンダであり、例えば、Sn−Biから構成され、融点は138℃である。低温ハンダの融点は基材としての接着剤の熱硬化温度よりも低いことが好ましい。これは、ハンダが溶融する前に接着剤を熱硬化させないためである。
このように、導電性接着剤180は、高融点金属粒子をコアとし、表面に低温ハンダをメッキした導電性フィラー入りの接着剤である。いろいろな粒子径の金属粒子の粉末を、商業的に入手することができる。本実施例では、無電解メッキによって金属粒子の表面にメッキを施す。金属粒子の表面のメッキ厚は、例えば、水溶液に浸漬する時間によって制御可能である。もちろん本発明はメッキ方法を限定するものではない。
導電性接着剤180は、カルボキシル基、アミン、フェノールのいずれか1種類を含む硬化剤と、アジピン酸、コハク酸、セバシン酸のいずれか1種類のカルボン酸を含む有機酸とを有する。これにより、ハンダの活性化(又は濡れ性)を向上することができ、即ち、酸化を防止してコア層に浸透する性能を向上することができる。
次に、図9(c)に示すように、導電性接着剤180を貫通孔172に充填する(ステップ1600)。充填は、本実施例においては、メタルマスクを使用したスクリーン印刷によって行うが、本発明は充填方法を限定するものではない。
次に、図9(d)に示すように、多重ビルドアップ層140をコア層110の両側に位置合わせをして、加熱及び加圧をすることによって接合する(ステップ1700)。位置合わせは、本実施例では、コア層110と接着シート170との位置合わせと同様に行われる。すなわち、接着シート170に設けられた位置合わせ用の孔とビルドアップ層140に設けられた位置合わせ用の孔とを合わせてピンで留めることによって行う。加熱及び加圧は真空環境でプレスを行うこと(「真空ラミネート」ともいう。)により行う。これにより、図9(e)に示すように、コア層110およびビルドアップ層140を有し、端面層160が形成される前のビルドアップ基板100が完成する。
本実施例では、コア層110とビルドアップ層140の接合前に、コア層110が良品かどうか、また、ビルドアップ層140が良品かどうかを判定し、良品と判定されたコア層110およびビルドアップ層140のみを使用して、ステップ1700において接合を行う。良品判定をビルドアップ基板100の製造完了前に行うことにより、歩留まりを向上することができる。
本実施例では、低温ハンダを使用しているので、通常のハンダを利用するよりも低い融点でハンダは溶融する。このため、加熱時の温度から常温に戻る際にコア層110とビルドアップ層140との間に作用する熱応力・熱歪を低減し、両層並びに接合層における破壊を防止することができる。一方、高融点金属粒子が導電性接着剤180の融点を低温ハンダの融点よりも高くすることによって再溶融の温度を上げることができる。この結果、後工程で回路素子を搭載しても導電性接着剤180が再溶融して接着の信頼性が低下することを防止することができる。金属粒子によりコア層110とビルドアップ層140との間の導通性を確保することができる。
次に、図9(f)に示すように、コア層10およびビルドアップ層20の外周端面に、所定の厚みでエポキシ樹脂をディスペンサー190により塗布し、硬化させて、端面層160を形成する(ステップ1800)。本実施例において塗布されるエポキシ樹脂の硬化後の熱膨張率は、20ppm/℃である。すなわち、コア層110の熱膨張率よりも大きな熱膨張率を有する。また、後述する実験結果からも分かるように、端面層160の熱膨張率は、ビルドアップ層140の熱膨張率以下とするのが好ましい。但し、端面層160の熱膨張率がビルドアップ層140の熱膨張率より大きくてもある程度の応力緩和効果が得られる場合は、本発明において、ビルドアップ層140より大きい熱膨張率の端面層160を設けてもよい。
なお、端面層160は、上述した方法のみならず、広く樹脂層を形成する方法を用いて設けることができる。例えば、コア層10およびビルドアップ層20の外周端面にシートタイプの接着樹脂を貼り付けたり、ガラスエポキシ樹脂(FR4)等の有機材料を塗布して硬化させたり、該有機材料のシートを接着したりすることができる。
図10に本実施例のビルドアップ基板100を適用したLSIウェハ用のテスタ基板(電子機器)200の上面図を示す。
完成したビルドアップ基板100に対して又はテスタ基板200として組み立てられたビルドアップ基板100に対して、図2に示すように、温度サイクル試験が行われる(ステップ1900)。温度サイクル試験は、例えば、−65℃の冷却炉内での数分〜30分間程度の冷却と、150℃の加熱炉内での同時間の加熱を1サイクルとし、このサイクルを100〜数百回、もしくは1000回程度繰り返す。
ここで、前述したようにコア層110の面内方向の熱膨張率は小さい(0〜17ppm/℃、望ましくは10ppm/℃以下)のに対し、ビルドアップ層140は、ガラスエポキシ樹脂を基材としているため、面内方向の熱膨張率は、20ppm/℃前後とコア層110に比べて大きい。この場合、温度サイクル試験において、先に説明したようにコア層とビルドアップ層との間の熱膨張率の差に起因して、コア層に大きな剪断応力が作用する。特に、例えばコア層110の熱膨張率が1ppm/℃で、ビルドアップ層140の熱膨張率に比べて著しく小さい場合は、発生する剪断応力がコア層110の破壊応力を超えるほどに大きくなる。
しかし、本実施例では、この剪断応力が、主として端面層160に集中して作用する。したがって、コア層110には大きな剪断応力は加わらない。すなわち、端面層160の応力緩和機能によって、コア層110に作用する剪断応力が緩和される。したがって、コア層110の熱膨張率がビルドアップ層140の熱膨張率に比べて著しく小さい場合でも、コア層110にクラックが発生することを防止することができる。
図11中のCase Aは、本実施例における端面層160の幅(ビルドアップ基板における面内方向での厚さ)wと、コア層110に作用する剪断応力との関係を示している。図11において、横軸が端面層160の幅、縦軸がコア層110に作用する最大の剪断応力を示す。
ここでは、コア層110の厚さを2.5mm、熱膨張率を1ppm/℃とし、ビルドアップ層140の厚さを0.3mm、熱膨張率を20ppm/℃とし、さらに端面層160の熱膨張率を20ppm/℃とした場合において、−65℃でコア層に作用する剪断応力を確認した実験(シミュレーション)結果を示している。図中のEは、コア層単体でクラックが発生する剪断応力(破壊応力)を示している。なお、コア層110およびビルドアップ層140は、サイズが500mm四方の矩形であり、該コア層110およびビルドアップ層140の外周端面の全周にわたって端面層160を設けた。
この図から分かるように、端面層160を設けることによって、端面層がない(w=0)場合に比べて、コア層110に作用する剪断応力を低減させることができる。端面層160の幅が1mmを超えると、コア層110に作用する剪断応力が破壊応力Eを下回った。特に、端面層160の幅が2mm以上(例えば、コア層110の厚さの半分以上)になると、十分な応力緩和効果が得られた。
また、図12中のCase Cには、本実施例における端面層160の熱膨張率(ここでは、端面層160の熱膨張率からビルドアップ層の熱膨張率を引いた熱膨張率差で示す)と、−65℃でコア層110に作用する剪断応力との関係を検討したシミュレーション結果を示している。図12において、横軸が熱膨張率差、縦軸がコア層110に作用する最大の剪断応力を示す。
ここでも、コア層110の厚さを2.5mm、熱膨張率を1ppm/℃とし、ビルドアップ層140の厚さを0.3mm、熱膨張率を20ppm/℃としている。また、端面層160の幅は2mmに固定した。図中のEは、破壊応力である。なお、コア層110およびビルドアップ層140は、サイズが500mm四方の矩形であり、該コア層110およびビルドアップ層140の外周端面の全周にわたって端面層160を設けた。
この図から分かるように、端面層160の熱膨張率がビルドアップ層140の熱膨張率に対して同じか若干大きい場合(熱膨張率差が0〜+2ppm/℃の場合)と、端面層160の熱膨張率がビルドアップ層140の熱膨張率よりも小さい場合(熱膨張率差がマイナスの場合)において、コア層110に作用する剪断応力が破壊応力Eを下回った。このことから、端面層160の熱膨張率がビルドアップ層140の熱膨張率以下の場合に、コア層に対する十分な応力緩和効果が得られることが分かる。実用上は、端面層160の熱膨張率を、コア層110の熱膨張率に比べてビルドアップ層140の熱膨張率に近い値(同じ値も含む)に設定することで、十分な応力緩和効果が得られる。
図13中のCase Dには、本実施例におけるコア層110の厚さtと、コア層110に作用する剪断応力との関係を示している。図13において、横軸がコア層の厚さ、縦軸がコア層110に作用する最大の剪断応力を示す。ここでは、コア層110の熱膨張率を1ppm/℃とし、ビルドアップ層140の厚さを0.3mm、熱膨張率を20ppm/℃とし、さらに端面層160の幅を2mm、熱膨張率を20ppm/℃とした場合において、−65℃でコア層に作用する剪断応力を検討した実験(シミュレーション)の結果を示している。図中のEは、コア層単体の破壊応力を示している。なお、コア層110およびビルドアップ層140は、サイズが500mm四方の矩形であり、該コア層110およびビルドアップ層140の外周端面の全周にわたって端面層160を設けた。
この図から分かるように、コア層110の厚さが小さいほど、コア層110に作用する剪断応力が大きくなる。したがって、上記Case A,Cの結果から、コア層110の厚さが小さいほど端面層160の幅を大きくするか、端面層160の熱膨張率を小さくすれば、コア層110でのクラックの発生が回避されることが推測できる。
以上説明したように、本実施例によれば、コア層110およびビルドアップ層140の外周端面に端面層160を設けることで、コア層110とビルドアップ層140の熱膨張率が大きく異なる場合でも、端面層160による応力緩和機能によって、コア層110に作用する剪断応力を低減させ、コア層110でのクラックの発生を回避することができる。これにより、ビルドアップ基板およびこれを用いた電子機器の寿命を従来に比べてより長くすることができる。
図14には、本発明の実施例2であるビルドアップ基板100′の構造を示している。実施例1では、コア層110の外周端面とビルドアップ層140の外周端面とがほぼ1つの面を形成するように両層のサイズを合わせて、コア層110とビルドアップ層140の両方の外周端面に端面層160を設けた場合について説明した。これに対し、本実施例では、コア層110の面内方向のサイズをビルトアップ層140のサイズよりも小さくすることによって又はビルトアップ層140のサイズをコア層110のサイズよりも大きくすることによって、コア層110の外周端面をビルドアップ層140の外周端面よりも面内方向内側に配置している。そして、コア層110の外周端面に面し、両側のビルドアップ層140の間に挟まれた空間に、エポキシ樹脂をディスペンサーで塗布する等、実施例1にて説明した方法と同様の方法によってコア層110の外周端面のみに端面層160′を設けている。
なお、本実施例のコア層110、ビルドアップ層140の材料、構成および端面層160′の材料(熱膨張率等)は、基本的に実施例1と同様である。また、本実施例のビルドアップ基板の製造工程についても、実施例1のビルドアップ基板と基本的に同様である。
本実施例でも、コア層110とビルドアップ層140との熱膨張率差により生じた剪断応力が端面層160′に最も集中するため、コア層110に作用する剪断応力は軽減される。したがって、コア層110でのクラックの発生を回避することができる。端面層160′のコア層110に対する応力緩和の特性も、実施例1にて図11〜13を用いて説明した特性と同等である。
上記実施例1では、端面層160の幅だけビルドアップ基板の面内方向サイズが増加した。これに対し、本実施例によれば、コア層110の面内方向端部にビルドアップ層140との電気的接続に使用しない余裕領域がある場合には、コア層110をその面内方向サイズがビルドアップ層140より小さくなるように作成することで、端面層160′の外周端面をビルドアップ層140の外周端面にほぼ合わせることができる。このため、ビルドアップ基板のサイズ増加を回避することができる。但し、本発明において、ビルドアップ層140の面内方向サイズをコア層110よりも大きくするように作成することや、端面層160′がビルドアップ層140の外周端面よりも面内方向外側に延出することを妨げない。
なお、上記実施例1,2では、端面層160,160′の熱膨張率とコア層110およびビルドアップ層140の熱膨張率との好ましい関係について言及したが、本発明においては、コア層110とビルドアップ層140との熱膨張率差に起因してコア層110に作用する剪断応力を緩和する作用を有すれば、端面層の熱膨張率や材料に制限はない。
図15には、本発明の実施例3であるビルドアップ基板100″の構造を示している。実施例1および2では、コア層110の外周端面に、該コア層110とは異なる層としての端面層160を設け、これによりコア層110に対する応力緩和効果が得られるようにした。しかし、端面層160を新たに設けず、図15に示すように、コア層110がビルドアップ層140の外周端面よりも面内方向外側に延出するようにしても、同様の応力緩和効果が得られる。
なお、本実施例のコア層110、ビルドアップ層140の材料および構成は、基本的に実施例1と同様である。また、本実施例のビルドアップ基板の製造工程については、実施例1のビルドアップ基板の製造工程から端面層の形成(ステップ1800)を除いたものと同様である。
図11中のCase Bは、本実施例におけるコア層110のビルドアップ層140の外周端面からの延出量wと、コア層110に作用する剪断応力との関係を示している。図11において、横軸がコア層の延出量、縦軸がコア層110に作用する最大の剪断応力を示す。
ここでは、コア層110の厚さを2.5mm、熱膨張率を1ppm/℃とし、ビルドアップ層140の厚さを0.3mm、熱膨張率を20ppm/℃とした場合において、−65℃でコア層に作用する剪断応力を確認した実験(シミュレーション)結果を示している。図中のEは、コア層単体の破壊応力である。なお、コア層110はサイズが500mm四方の矩形であり、ビルドアップ基板の外周全周にわたってコア層110をビルドアップ層140の外周端面から延出させた。
この図から分かるように、コア層110をビルドアップ層140の外周端面から延出させることによって、延出させない(w=0)場合に比べて、コア層110に作用する剪断応力を低減させることができる。延出量が0.7mmを超えると、コア層110に作用する剪断応力が破壊応力Eを下回った。特に、延出量wが1.3mm以上(例えば、コア層の厚さの半分以上)になると、十分な応力緩和効果が得られた。
本実施例によれば、コア層110をビルドアップ層140の外周端面から延出させることで、コア層110とビルドアップ層140の熱膨張率が大きく異なる場合でも、該延出部による応力緩和機能によって、コア層110に作用する剪断応力を低減させ、コア層110でのクラックの発生を回避することができる。
最後に、図16に、実施例1〜実施例3のビルドアップ基板および従来のビルドアップ基板のコア層に作用する剪断応力を比較する図を示す。図16(A)には、従来のビルドアップ基板に作用する剪断応力を示している。また、図16(B),(C),(D)にはそれぞれ、実施例1〜3のビルドアップ基板に作用する剪断応力を示している。
図16において、ハッチング部分が最大剪断応力が作用する領域であり、ハッチングが密であるほど剪断応力が大きいことを示す。例えば、図11,13に示した実施例1,3の実験結果および実施例2について同じ条件で別途行った実験結果によれば、図16(B),(C)における端面層の幅および図16(D)におけるコア層の延出量をそれぞれ2mmとした場合の最大剪断応力はそれぞれ、30MPa、29.85MPaおよび28.23MPaであった。これに対し、図16(A)に示した従来のビルドアップ基板では、33.53MPaであった。
以上、本発明の好ましい実施例について説明したが、本発明はこれらの実施例に限定されるものではなく、様々な変形及び変更が可能である。例えば、本発明は、LSIウェハ用のテスタ基板だけでなく、ノート型パーソナルコンピュータ(PC)、デジタルカメラ、サーバー、携帯電話等の電子機器に用いられるビルドアップ基板に広く適用することができる。
本願は、さらに以下の事項を開示する。
(付記1)プリント基板として機能するコア層と、絶縁部および配線部を有し、前記コア層に対して積層され、前記コア層に電気的に接続されたビルドアップ層とを有する積層基板であって、少なくとも前記コア層の外周端面に、該コア層とは異なる層である端面層が設けられていることを特徴とする積層基板。(1)
請求項6
(付記2)前記端面層は、前記コア層およびビルドアップ層の外周端面に形成されていることを特徴とする付記1に記載の積層基板。
(付記3)前記コア層の外周端面が前記ビルドアップ層の外周端面よりも内側に配置されており、前記端面層が前記コア層の外周端面に形成されていることを特徴とする付記1に記載の積層基板。(2)
(付記4)前記ビルドアップ層は、前記コア層の表側に積層される第1のビルドアップ層と、前記コア層の裏側に積層される第2のビルドアップ層とを有することを特徴とする付記1から3のいずれか1つに記載の積層基板。
(付記5)前記コア層の外周端面が前記第1および第2のビルドアップ層の外周端面よりも内側に配置されており、前記端面層が、前記コア層の外周端面に、前記第1および第2のビルドアップ層の間に挟まれるように形成されていることを特徴とする付記4に記載の積層基板。
(付記6)前記端面層の熱膨張率が、前記コア層の熱膨張率より大きいことを特徴とする付記1から5のいずれか1つに記載の積層基板。(3)
(付記7)前記端面層の熱膨張率が、前記ビルドアップ層の熱膨張率以下であることを特徴とする付記1から6のいずれか1つに記載の積層基板。
(付記8)前記端面層の熱膨張率が、前記コア層に比べて前記ビルドアップ層の熱膨張率に近いことを特徴とする付記1から7のいずれか1つに記載の積層基板。
(付記9) 前記コア層の熱膨張率が、前記ビルドアップ層の熱膨張率よりも小さいことを特徴とする付記1から8のいずれか1つに記載の積層基板。
(付記10)前記端面層は、樹脂層であることを特徴とする付記1から9のいずれか1つに記載の積層基板。
(付記11)前記端面層は、前記コア層の外周全周にわたって形成されていることを特徴とする付記1から10のいずれか1つに記載の積層基板。
(付記12)プリント基板として機能するコア層と、絶縁部および配線部を有し、前記コア層に対して積層され、前記コア層に電気的に接続されるビルドアップ層とを有し、前記コア層が、前記ビルドアップ層の外周端面よりも外方に延出していることを特徴とする積層基板。(4)
(付記13) 前記ビルドアップ層は、前記コア層の表側に積層される第1のビルドアップ層と、前記コア層の裏側に積層される第2のビルドアップ層とを有し、前記コア層が、前記第1および第2のビルドアップ層の外周端面よりも外方に延出していることを特徴とする付記12に記載の積層基板。
(付記14)前記コア層が、該積層基板の外周全周にわたって前記ビルドアップ層の外周端面より外方に延出していることを特徴とする付記12又は13のいずれか1つに記載の積層基板。
(付記15)前記コア層の熱膨張率が、前記ビルドアップ層の熱膨張率よりも小さいことを特徴とする付記12から14のいずれか1つに記載の積層基板。
(付記16)付記1から15のいずれか1つに記載の積層基板を有することを特徴とする電子機器。(5)
(付記17)積層基板の製造方法であって、プリント基板として機能するコア層を製造するステップと、絶縁部および配線部を有し、前記コア層に対して積層され、前記コア層に電気的に接続されたビルドアップ層を製造するステップと、少なくとも前記コア層の外周端面に、該コア層とは異なる層である端面層を設けるステップとを有することを特徴とする積層基板の製造方法。
本発明の実施例1であるビルドアップ基板の断面図。 実施例1のビルドアップ基板の製造工程を示すフローチャート。 実施例1のビルドアップ基板に用いられるコア層の詳細構成を示す断面図。 実施例1のコア層の製造工程を示すフローチャート。 実施例1のコア層の製造工程を示す概略図。 実施例1のビルドアップ基板に用いられるビルドアップ層の製造工程を示すフローチャート。 実施例1のビルドアップ層の製造工程を示す概略図。 実施例1のビルドアップ層の製造工程を示す概略図。 実施例1のビルドアップ基板の製造工程を示す概略図。 実施例1のビルドアップ基板を用いたLSI用テスタ基板を示す平面図。 実施例1および本発明の実施例3のビルドアップ基板における端面層の幅又はコア層延出部の延出量とコア層に作用する剪断応力との関係を示すグラフ。 実施例1のビルドアップ基板における端面層の熱膨張率(ビルドアップ層との熱膨張率差)とコア層に作用する剪断応力との関係を示すグラフ。 実施例1のビルドアップ基板におけるコア層の幅とコア層に作用する剪断応力との関係を示すグラフ。 本発明の実施例2であるビルドアップ基板の断面図。 本発明の実施例3であるビルドアップ基板の断面図。 実施例のビルドアップ基板における剪断応力の分布を示す概略図。 従来のビルドアップ基板の端面図。
符号の説明
100,100′,100″ ビルドアップ基板
110 コア層
140 ビルドアップ層
160,160′ 端面層
200 電子機器(テスタ基板)

Claims (5)

  1. プリント基板として機能するコア層と、
    絶縁部および配線部を有し、前記コア層に対して積層され、前記コア層に電気的に接続されたビルドアップ層とを有する積層基板であって、
    少なくとも前記コア層の外周端面に、該コア層とは異なる層である端面層が設けられていることを特徴とする積層基板。
  2. 前記コア層の外周端面が前記ビルドアップ層の外周端面よりも内側に配置されており、
    前記端面層が前記コア層の外周端面に形成されていることを特徴とする請求項1に記載の積層基板。
  3. 前記端面層の熱膨張率が、前記コア層の熱膨張率より大きいことを特徴とする請求項1又は2に記載の積層基板。
  4. プリント基板として機能するコア層と、
    絶縁部および配線部を有し、前記コア層に対して積層され、前記コア層に電気的に接続されるビルドアップ層とを有し、
    前記コア層が、前記ビルドアップ層の外周端面よりも外方に延出していることを特徴とする積層基板。
  5. 請求項1から4のいずれか1つに記載の積層基板を有することを特徴とする電子機器。
JP2005198218A 2005-07-07 2005-07-07 積層基板および該積層基板を有する電子機器 Expired - Fee Related JP4689375B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005198218A JP4689375B2 (ja) 2005-07-07 2005-07-07 積層基板および該積層基板を有する電子機器
US11/258,856 US7393580B2 (en) 2005-07-07 2005-10-27 Layered board and electronic apparatus having the layered board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005198218A JP4689375B2 (ja) 2005-07-07 2005-07-07 積層基板および該積層基板を有する電子機器

Publications (2)

Publication Number Publication Date
JP2007019198A true JP2007019198A (ja) 2007-01-25
JP4689375B2 JP4689375B2 (ja) 2011-05-25

Family

ID=37618634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005198218A Expired - Fee Related JP4689375B2 (ja) 2005-07-07 2005-07-07 積層基板および該積層基板を有する電子機器

Country Status (2)

Country Link
US (1) US7393580B2 (ja)
JP (1) JP4689375B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010357A (ja) * 2007-05-29 2009-01-15 Panasonic Corp 立体プリント配線板とその製造方法
JP2009038364A (ja) * 2007-07-09 2009-02-19 Panasonic Corp 立体プリント配線板とその製造方法
JP2009135415A (ja) * 2007-10-29 2009-06-18 Mitsubishi Electric Corp プリント配線板およびその製造方法
JP2010114187A (ja) * 2008-11-05 2010-05-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
WO2010103805A1 (ja) * 2009-03-12 2010-09-16 タツタ電線株式会社 多層配線基板の製造方法及びそれにより得られる多層配線基板
WO2017150232A1 (ja) * 2016-03-03 2017-09-08 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7101454B2 (en) * 2000-01-24 2006-09-05 Isg Technologies, Inc. Surface preparation and polymeric coating of continuous-strip flat-rolled steel and coated product
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
JP2010034199A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd プリント配線板
JP5297139B2 (ja) * 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法
WO2010058443A1 (ja) * 2008-11-20 2010-05-27 富士通株式会社 配線基板及び配線基板の製造方法
US8501590B2 (en) 2011-07-05 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for dicing interposer assembly
US8580683B2 (en) * 2011-09-27 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for molding die on wafer interposers
WO2017023238A1 (en) 2015-07-31 2017-02-09 Hewlett-Packard Development Company, L.P. Printed circuit board to molded compound interface
JP7070684B2 (ja) * 2018-07-25 2022-05-18 株式会社村田製作所 複合基板及び複合基板の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291994A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 複合セラミックス回路基板の製造方法
JPH0730254A (ja) * 1993-07-13 1995-01-31 Toppan Printing Co Ltd 多層プリント配線板及び半導体装置
JPH07235770A (ja) * 1994-02-24 1995-09-05 Ricoh Co Ltd 多層プリント配線基板
JPH07273470A (ja) * 1994-04-01 1995-10-20 Toray Ind Inc 多層配線構成体
JPH08335778A (ja) * 1995-06-08 1996-12-17 Kyocera Corp 多層薄膜配線基板
JPH1117348A (ja) * 1997-06-25 1999-01-22 Kyocera Corp 配線基板およびその製造方法
JP2000299559A (ja) * 1999-04-12 2000-10-24 Fujitsu Ten Ltd パワーモジュール用基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963425A (en) * 1985-03-05 1990-10-16 Unisys Corporation Printed wiring board substrate for surface mounted components
TW210422B (ja) * 1991-06-04 1993-08-01 Akzo Nv
CN1075338C (zh) * 1993-09-21 2001-11-21 松下电器产业株式会社 电路基板连接件及用其制造多层电路基板的方法
JPH10144504A (ja) 1996-11-06 1998-05-29 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
JP3921756B2 (ja) 1997-10-06 2007-05-30 株式会社デンソー プリント基板およびその製造方法
US6207904B1 (en) * 1999-06-02 2001-03-27 Northrop Grumman Corporation Printed wiring board structure having continuous graphite fibers
JP2003007962A (ja) 2001-06-19 2003-01-10 Toshiba Corp 半導体積層モジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291994A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 複合セラミックス回路基板の製造方法
JPH0730254A (ja) * 1993-07-13 1995-01-31 Toppan Printing Co Ltd 多層プリント配線板及び半導体装置
JPH07235770A (ja) * 1994-02-24 1995-09-05 Ricoh Co Ltd 多層プリント配線基板
JPH07273470A (ja) * 1994-04-01 1995-10-20 Toray Ind Inc 多層配線構成体
JPH08335778A (ja) * 1995-06-08 1996-12-17 Kyocera Corp 多層薄膜配線基板
JPH1117348A (ja) * 1997-06-25 1999-01-22 Kyocera Corp 配線基板およびその製造方法
JP2000299559A (ja) * 1999-04-12 2000-10-24 Fujitsu Ten Ltd パワーモジュール用基板

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010357A (ja) * 2007-05-29 2009-01-15 Panasonic Corp 立体プリント配線板とその製造方法
JP2009038364A (ja) * 2007-07-09 2009-02-19 Panasonic Corp 立体プリント配線板とその製造方法
JP2009135415A (ja) * 2007-10-29 2009-06-18 Mitsubishi Electric Corp プリント配線板およびその製造方法
JP2010114187A (ja) * 2008-11-05 2010-05-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8759685B2 (en) 2008-11-05 2014-06-24 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the wiring substrate
TWI419633B (zh) * 2009-03-12 2013-12-11 Tatsuta Densen Kk A multilayer wiring board, and a multilayer wiring board obtained therefrom
CN102369791A (zh) * 2009-03-12 2012-03-07 大自达电线股份有限公司 多层配线基板的制造方法及通过该方法获得的多层配线基板
WO2010103805A1 (ja) * 2009-03-12 2010-09-16 タツタ電線株式会社 多層配線基板の製造方法及びそれにより得られる多層配線基板
US8756805B2 (en) 2009-03-12 2014-06-24 Tatsuta Electric Wire & Cable Co., Ltd. Method of manufacturing multilayer printed wiring board
US9420706B2 (en) 2009-03-12 2016-08-16 Tatsuta Electric Wire & Cable Co., Ltd. Multilayer wiring board
WO2017150232A1 (ja) * 2016-03-03 2017-09-08 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード
JPWO2017150232A1 (ja) * 2016-03-03 2018-08-30 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード
US11067600B2 (en) 2016-03-03 2021-07-20 Murata Manufacturing Co., Ltd. Multilayer circuit board used for probe card and probe card including multilayer circuit board

Also Published As

Publication number Publication date
US20070009718A1 (en) 2007-01-11
JP4689375B2 (ja) 2011-05-25
US7393580B2 (en) 2008-07-01

Similar Documents

Publication Publication Date Title
JP4689375B2 (ja) 積層基板および該積層基板を有する電子機器
JP4651597B2 (ja) 半導体パッケージ基板
JP2005216935A (ja) 半導体装置およびその製造方法
US20060147684A1 (en) Layered board and manufacturing method of the same, electronic apparatus having the layered board
JP2007149870A (ja) 回路基板及び回路基板の製造方法。
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP4994988B2 (ja) 配線基板の製造方法
JP5955102B2 (ja) 配線基板およびその製造方法
KR101874992B1 (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
JP5490525B2 (ja) 部品内蔵型多層プリント配線板及びその製造方法
JP2015109392A (ja) 配線基板の製造方法
JP3037662B2 (ja) 多層配線基板およびその製造方法
JP2010010329A (ja) 配線基板およびその製造方法
JP5047906B2 (ja) 配線基板の製造方法
TWI595811B (zh) 印刷電路板及其製造方法
JP3841079B2 (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
KR100758188B1 (ko) 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기
JP4457943B2 (ja) 配線基板、及び配線基板の製造方法
JP2005302924A (ja) 配線基板およびその製造方法
JP2002252436A (ja) 両面積層板およびその製造方法
WO2006132063A1 (ja) 多層基板及び半導体パッケージ
JP2020004930A (ja) プリント配線板
JP2005123493A (ja) 配線基板及び素子実装基板
JP5526469B2 (ja) 多層配線基板及びその製造方法
JP2016213422A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees