JP5297139B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP5297139B2
JP5297139B2 JP2008262322A JP2008262322A JP5297139B2 JP 5297139 B2 JP5297139 B2 JP 5297139B2 JP 2008262322 A JP2008262322 A JP 2008262322A JP 2008262322 A JP2008262322 A JP 2008262322A JP 5297139 B2 JP5297139 B2 JP 5297139B2
Authority
JP
Japan
Prior art keywords
wiring
resin
wiring board
substrate body
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008262322A
Other languages
English (en)
Other versions
JP2010093088A (ja
JP2010093088A5 (ja
Inventor
秀明 坂口
晶紀 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008262322A priority Critical patent/JP5297139B2/ja
Priority to US12/573,256 priority patent/US8314344B2/en
Publication of JP2010093088A publication Critical patent/JP2010093088A/ja
Publication of JP2010093088A5 publication Critical patent/JP2010093088A5/ja
Priority to US13/611,472 priority patent/US20130000955A1/en
Application granted granted Critical
Publication of JP5297139B2 publication Critical patent/JP5297139B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Description

本発明は、配線基板及びその製造方法に係り、特に、基板本体と、電子部品が実装されるパッドとを備えた配線基板及びその製造方法に関する。
従来、電子部品と、電子部品が実装される配線基板と、を備えた半導体装置がある（図１参照）。
図１は、従来の半導体装置を示す断面図である。
図１を参照するに、従来の半導体装置２００は、配線基板２０１と、電子部品２０２，２０３と、外部接続端子２０５，２０６とを有する。
配線基板２０１は、基板本体２１１と、絶縁膜２１２と、貫通電極２１３，２１４と、配線パターン２１６〜２１８，２２１，２２２と、ソルダーレジスト層２２５，２２６とを有する。
基板本体２１１は、貫通孔２３１，２３２が形成されている。基板本体２１１としては、例えば、シリコン基板、ＧａＡｓ等の化合物半導体基板、ガラス基板（石英ガラス基板も含む）等を用いることができる。
絶縁膜２１２は、基板本体２１１の上面２１１Ａ及び下面２１１Ｂと、貫通孔２３１，２３２の側面に対応する部分の基板本体２１１の面とを覆うように形成されている。
貫通電極２１３は、絶縁膜２１２が形成された貫通孔２３１に設けられている。貫通電極２１４は、絶縁膜２１２が形成された貫通孔２３２に設けられている。
配線パターン２１６は、基板本体２１１の上面２１１Ａに形成された絶縁膜２１２上に設けられている。配線パターン２１６は、貫通電極２１３の上端と接続されている。配線パターン２１６は、電子部品２０３が実装されるパッド２１６Ａを有する。
配線パターン２１７は、基板本体２１１の上面２１１Ａに形成された絶縁膜２１２上に設けられている。配線パターン２１７は、貫通電極２１４の上端と接続されている。配線パターン２１７は、電子部品２０２が実装されるパッド２１７Ａを有する。
配線パターン２１８は、電子部品２０２と電子部品２０３との間に位置する部分の絶縁膜２１２上に設けられている。配線パターン２１８は、一方の端部がパッド２１６Ａと接続されており、他方の端部がパッド２１７Ａと接続されている。
配線パターン２２１は、基板本体２１１の下面２１１Ｂに形成された絶縁膜２１２の下面に設けられている。配線パターン２２１は、貫通電極２１３の下端と接続されている。これにより、配線パターン２２１は、貫通電極２１３を介して、配線パターン２１６と電気的に接続されている。配線パターン２２１は、外部接続用パッド２２１Ａを有する。
配線パターン２２２は、基板本体２１１の下面２１１Ｂに形成された絶縁膜２１２の下面に設けられている。配線パターン２２２は、貫通電極２１４の下端と接続されている。これにより、配線パターン２２２は、貫通電極２１４を介して、配線パターン２１７と電気的に接続されている。配線パターン２２２は、外部接続用パッド２２２Ａを有する。
ソルダーレジスト層２２５は、パッド２１６Ａ，２１７Ａを除いた部分の配線パターン２１６，２１７及び配線パターン２１８を覆うように、絶縁膜２１２上に設けられている。ソルダーレジスト層２２５は、パッド２１６Ａを露出する開口部２２５Ａと、パッド２１７Ａを露出する開口部２２５Ｂとを有する。
ソルダーレジスト層２２６は、パッド２２１Ａ，２２２Ａを除いた部分の配線パターン２２１，２２２を覆うように、絶縁膜２１２の下面に設けられている。ソルダーレジスト層２２６は、パッド２２１Ａを露出する開口部２２６Ａと、パッド２２２Ａを露出する開口部２２６Ｂとを有する。
電子部品２０２は、パッド２１７Ａにフリップチップ実装されている。電子部品２０３は、パッド２１６Ａにフリップチップ実装されている。電子部品２０３は、配線パターン２１８を介して、電子部品２０２と電気的に接続されている。
外部接続端子２０５は、外部接続用パッド２２１Ａに設けられている。外部接続端子２０６は、外部接続用パッド２２２Ａに設けられている。外部接続端子２０５，２０６は、半導体装置２００をマザーボード等の実装基板（図示せず）に実装する際、実装基板に設けられたパッド（図示せず）と電気的に接続される端子である（例えば、特許文献１参照。）。
特開２００６−１３５１７４号公報
図２は、従来の配線基板の問題点を説明するための図である。図２において、図１に示す半導体装置２００と同一構成部分には同一符号を付す。
しかしながら、シリコン基板、ＧａＡｓ等の化合物半導体基板、ガラス基板（石英ガラス基板も含む）等の基板を基板本体２１１として用いた場合、基板本体２１１は樹脂基板と比較して破損しやすい。
そのため、図２に示すように、配線基板２０１のハンドリング（例えば、配線基板２０１の完成後から配線基板２０１に電子部品２０２，２０３を実装するまでの間のハンドリング）により、基板本体２１１の角部又は外周部（角部も含む）が破損して、欠け部２５０が形成されてしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、基板本体の角部又は外周部（角部も含む）の破損を防止することのできる配線基板及びその方法を提供することを目的とする。
本発明の一観点によれば、基板本体と、前記基板本体を貫通する貫通電極と、前記基板本体の第１の面側に設けられ、前記貫通電極の一方の端部と電気的に接続されると共に、電子部品が実装されるパッドを有する第１の配線パターンと、前記第１の面とは反対側に位置する前記基板本体の第２の面側に設けられ、前記貫通電極の他方の端部と電気的に接続される外部接続用パッドを有する第２の配線パターンと、前記基板本体の前記第１の面側に、前記電子部品が実装されるパッドを露出する開口部を有すると共に、前記電子部品が実装されるパッド以外の部分の前記第１の配線パターンを覆う第１の絶縁樹脂層と、を備えた配線基板であって、前記第１の配線パターンを囲むように、前記第１の面側に位置する前記配線基板の角部に形成され、前記第１の面側に位置する前記基板本体の第１の角部および前記第１の絶縁樹脂層を切り欠く第１の切り欠き部と、前記第１の切り欠き部を覆う第１の樹脂とを設け、前記第１の樹脂は、前記第１の絶縁樹脂層の上部表面において暴露されており、前記配線基板の電子部品が実装される側の面が、前記第１の樹脂から露出していることを特徴とする配線基板が提供される。
本発明によれば、第１の配線パターンを囲むように、基板本体の第１の面側に位置する配線基板の角部に形成され、基板本体の第１の面側に位置する基板本体の第１の角部を切り欠く第１の切り欠き部と、第１の切り欠き部を覆う第１の樹脂とを設けることで、破損しやすい基板本体の第１の角部を第１の樹脂で保護することが可能となる。これにより、配線基板のハンドリング（例えば、配線基板の完成後から配線基板に電子部品を実装するまでの間のハンドリング）により、基板本体の第１の角部が破損することを防止できる。
また、前記第２の配線パターンを囲むように、前記第２の面側に位置する前記配線基板の角部に形成され、前記第２の面側に位置する前記基板本体の第２の角部を切り欠く第２の切り欠き部と、前記第２の切り欠き部を覆う第２の樹脂とを設けてもよい。
これにより、破損しやすい基板本体の第２の角部を第２の樹脂で保護することが可能となるため、配線基板のハンドリング（例えば、配線基板の完成後から配線基板に電子部品を実装するまでの間のハンドリング）により、基板本体の第２の角部が破損することを防止できる。
また、前記第１の切り欠き部と前記第２の切り欠き部との間に位置する部分の前記基板本体の外周側面に、第３の樹脂を設けてもよい。
これにより、第１の切り欠き部と第２の切り欠き部との間に位置する部分の基板本体の外周側面を第３の樹脂で保護することが可能となるため、配線基板のハンドリング（例えば、配線基板の完成後から配線基板に電子部品を実装するまでの間のハンドリング）により、基板本体の外周側面が破損することを防止できる。
本発明の他の観点によれば、基板本体と、前記基板本体を貫通する貫通電極と、前記基板本体の第１の面側に設けられ、前記貫通電極の一方の端部と電気的に接続されると共に、電子部品が実装されるパッドを有する第１の配線パターンと、前記第１の面とは反対側に位置する前記基板本体の第２の面側に設けられ、前記貫通電極の他方の端部と電気的に接続される外部接続用パッドを有する第２の配線パターンと、前記基板本体の前記第１の面側に、前記電子部品が実装されるパッドを露出する開口部を有すると共に、前記電子部品が実装されるパッド以外の部分の前記第１の配線パターンを覆う第１の絶縁樹脂層と、を備えた配線基板であって、前記配線基板の外周部に、前記第１及び第２の配線パターン及び前記貫通電極を囲むように形成され、前記配線基板の外周部に位置する部分の前記基板本体および前記第１の絶縁樹脂層を貫通する切り欠き部と、前記切り欠き部を覆う樹脂とを設け、前記樹脂は、前記第１の絶縁樹脂層の上部表面において暴露されており、前記配線基板の電子部品が実装される側の面が、前記樹脂から露出していることを特徴とする配線基板が提供される。
本発明によれば、配線基板の外周部に、第１及び第２の配線パターン及び貫通電極を囲むように形成され、配線基板の外周部に位置する部分の基板本体を貫通する切り欠き部と、切り欠き部を覆う樹脂とを設けたことにより、基板本体の外周部（角部も含む）を樹脂で保護することが可能となる。これにより、配線基板のハンドリング（例えば、配線基板の完成後から配線基板に電子部品を実装するまでの間のハンドリング）により、基板本体の外周部（角部も含む）が破損することを防止できる。
本発明のその他の観点によれば、複数の配線基板形成領域と、前記複数の配線基板形成領域を囲むように配置された切断領域とを有した基板本体を準備する基板本体準備工程と、前記複数の配線基板形成領域に、前記基板本体を貫通する貫通電極と、前記貫通電極の一方の端部と電気的に接続されると共に、電子部品が実装されるパッドを有する第１の配線パターンと、前記貫通電極の他方の端部と電気的に接続される外部接続用パッドを有する第２の配線パターンと、を形成する貫通電極及び配線パターン形成工程と、前記電子部品が実装されるパッドを露出する開口部を有すると共に、前記電子部品が実装されるパッド以外の部分の前記第１の配線パターンを覆う第１の絶縁樹脂層を形成する絶縁樹脂層形成工程と、前記絶縁樹脂層形成工程後に、前記切断領域及び該切断領域と隣接する部分の前記複数の配線形成領域に対応する部分の前記第１の絶縁樹脂層及び前記基板本体に、前記切断領域の幅よりも幅広形状とされた第１の溝を形成する第１の溝形成工程と、前記第１の溝を充填し、前記第１の絶縁樹脂層上部表面において暴露される第１の樹脂を形成する第１の樹脂形成工程と、前記切断領域に対応する部分の前記基板本体、及び前記第１の溝に充填された前記第１の樹脂を切断して、前記複数の配線形成領域に形成された複数の前記配線基板を個片化する切断工程と、を含み、前記配線基板の電子部品が実装される側の面が、前記第１の樹脂から露出されていることを特徴とする配線基板の製造方法が提供される。
本発明によれば、絶縁樹脂層形成工程後に、切断領域及び切断領域と隣接する部分の複数の配線形成領域に対応する部分の第１の絶縁樹脂層及び前記基板本体に、切断領域の幅よりも幅広形状とされた第１の溝を形成し、次いで、第１の溝を充填する第１の樹脂を形成し、次いで、切断領域に対応する部分の基板本体、及び第１の溝に充填された第１の樹脂を切断して、複数の配線形成領域に形成された複数の配線基板を個片化することで、第１の絶縁樹脂層が形成された側に位置する配線基板の角部に、第１の配線パターンを囲むように、基板本体の第１の角部を切り欠く第１の切り欠き部を形成すると共に、第１の切り欠き部を覆う第１の樹脂を形成することにより、配線基板のハンドリング（例えば、配線基板の完成後から配線基板に電子部品を実装するまでの間のハンドリング）により、基板本体の第１の角部が破損することを防止できる。
また、前記絶縁樹脂層形成工程においてさらに、前記外部接続用パッドを露出する開口部を有すると共に、前記外部接続用パッド以外の部分の前記第２の配線パターンを覆う第２の絶縁樹脂層を形成し、
前記第１の樹脂形成工程と前記切断工程との間に、前記切断領域及び該切断領域と隣接する部分の前記複数の配線形成領域に対応する部分の前記第２の絶縁樹脂層及び前記基板本体に、前記切断領域の幅よりも幅広形状とされた第２の溝を形成する第２の溝形成工程と、前記第２の溝を充填する第２の樹脂を形成する第２の樹脂形成工程と、を設け、前記切断工程では、前記切断領域に対応する部分の前記第１及び第２の樹脂及び前記基板本体を切断してもよい。
これにより、配線基板のハンドリング（例えば、配線基板の完成後から配線基板に電子部品を実装するまでの間のハンドリング）により、基板本体の第２の角部が破損することを防止できる。
本発明のその他の観点によれば、複数の配線基板形成領域と、前記複数の配線基板形成領域を囲むように配置された切断領域とを有した基板本体を準備する基板本体準備工程と、前記複数の配線基板形成領域に、前記基板本体を貫通する貫通電極と、前記貫通電極の一方の端部と電気的に接続されると共に、電子部品が実装されるパッドを有する第１の配線パターンと、前記貫通電極の他方の端部と電気的に接続される外部接続用パッドを有する第２の配線パターンと、を形成するパターン形成工程と、前記電子部品が実装されるパッドを露出する開口部を有すると共に、前記電子部品が実装されるパッド以外の部分の前記第１の配線パターンを覆う第１の絶縁樹脂層を形成する絶縁樹脂層形成工程と、前記絶縁樹脂層形成工程後に、前記切断領域及び該切断領域と隣接する部分の前記複数の配線形成領域を貫通すると共に、前記切断領域の幅よりも幅広形状とされた貫通溝を形成する貫通溝形成工程と、前記貫通溝を充填し、前記第１の絶縁樹脂層の上部表面において暴露される樹脂を形成する樹脂形成工程と、前記切断領域に対応する部分の前記樹脂を切断して複数の前記配線基板を個片化する切断工程と、を含み、前記配線基板の電子部品が実装される側の面が前記樹脂から露出されていることを特徴とする配線基板の製造方法が提供される。
本発明によれば、絶縁樹脂層形成工程後に、切断領域及び切断領域と隣接する部分の複数の配線形成領域を貫通すると共に、切断領域の幅よりも幅広形状とされた貫通溝を形成し、次いで、貫通溝を充填する樹脂を形成し、次いで、切断領域に対応する部分の樹脂を切断して複数の前記配線基板を個片化することにより、第１及び第２の配線パターン及び貫通電極を囲むように配線基板の外周部に形成されると共に、樹脂に覆われた切り欠き部を形成することで、基板本体の外周部（角部も含む）を樹脂で保護することが可能となる。これにより、配線基板のハンドリング（例えば、配線基板の完成後から配線基板に電子部品を実装するまでの間のハンドリング）により、基板本体の外周部（角部も含む）が破損することを防止できる。
本発明によれば、配線基板に設けられた基板本体の角部又は外周部（角部も含む）の破損を防止することができる。
以下、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図３は、本発明の第１の実施の形態に係る半導体装置の断面図である。
図３を参照するに、第１の実施の形態の半導体装置１０は、配線基板１１と、電子部品１２，１３と、外部接続端子１５，１６とを有する。
配線基板１１は、基板本体２１と、絶縁膜２２と、貫通電極２３，２４と、第１の配線パターン２６，２７と、配線パターン２８と、第２の配線パターン３１，３２と、第１の絶縁樹脂層３５と、第２の絶縁樹脂層３６と、第１の切り欠き部である切り欠き部３８と、第１の樹脂である樹脂３９とを有する。
基板本体２１は、板状とされており、貫通孔４３，４４を有する。基板本体２１としては、例えば、シリコン基板、ＧａＡｓ等の化合物半導体基板、ガラス基板（石英ガラス基板も含む）等を用いることができる。基板本体２１としてシリコン基板を用いた場合、基板本体２１の厚さは、例えば、２００μｍとすることができる。なお、本実施の形態では、基板本体２１としてシリコン基板を用いた場合を例に挙げて以下の説明を行う。
絶縁膜２２は、基板本体２１の上面２１Ａ（第１の面）及び下面２１Ｂ（第２の面）と、貫通孔４３，４４の側面に対応する部分の基板本体２１の面とを覆うように形成されている。絶縁膜２２としては、例えば、熱酸化膜や酸化膜（例えば、ＣＶＤ法により形成された酸化膜）等を用いることができる。具体的には、絶縁膜２２としては、例えば、ＳｉＯ２膜を用いることができる。絶縁膜２２として熱酸化膜又は酸化膜を用いた場合、絶縁膜２２の厚さは、例えば、１μｍとすることができる。
貫通電極２３は、絶縁膜２２が形成された貫通孔４３に設けられている。貫通電極２４は、絶縁膜２２が形成された貫通孔４４に設けられている。貫通電極２３，２４は、例えば、めっき法により形成することができる。貫通電極２３，２４の材料としては、例えば、Ｃｕを用いることができる。
第１の配線パターン２６は、基板本体２１の上面２１Ａに形成された絶縁膜２２上に設けられている。第１の配線パターン２６は、貫通電極２３の上端と接続されている。第１の配線パターン２６は、電子部品１３が実装されるパッド４６を有する。
第１の配線パターン２７は、基板本体２１の上面２１Ａに形成された絶縁膜２２上に設けられている。第１の配線パターン２７は、貫通電極２４の上端と接続されている。第１の配線パターン２７は、電子部品１２が実装されるパッド４７を有する。
配線パターン２８は、電子部品１２と電子部品１３との間に位置する部分の絶縁膜２２上に設けられている。配線パターン２８は、一方の端部がパッド４６と接続されており、他方の端部がパッド４７と接続されている。
上記構成とされた第１の配線パターン２６，２７及び配線パターン２８は、例えば、セミアディティブ法により形成することができる。また、第１の配線パターン２６，２７及び配線パターン２８の材料としては、例えば、Ｃｕを用いることができる。
第２の配線パターン３１は、基板本体２１の下面２１Ｂに形成された絶縁膜２２の下面に設けられている。第２の配線パターン３１は、貫通電極２３の下端と接続されている。これにより、第２の配線パターン３１は、貫通電極２３を介して、第１の配線パターン２６と電気的に接続されている。第２の配線パターン３１は、外部接続端子１５が配設される外部接続用パッド５１を有する。
第２の配線パターン３２は、基板本体２１の下面２１Ｂに形成された絶縁膜２２の下面に設けられている。第２の配線パターン３２は、貫通電極２４の下端と接続されている。これにより、第２の配線パターン３２は、貫通電極２４を介して、第１の配線パターン２７と電気的に接続されている。第２の配線パターン３２は、外部接続端子１６が配設される外部接続用パッド５２を有する。
上記構成とされた第２の配線パターン３１，３２は、例えば、セミアディティブ法により形成することができる。また、第２の配線パターン３１，３２の材料としては、例えば、Ｃｕを用いることができる。
第１の絶縁樹脂層３５は、パッド４６，４７を除いた部分の第１の配線パターン２６，２７及び配線パターン２８を覆うように、絶縁膜２２上に設けられている。第１の絶縁樹脂層３５は、パッド４６を露出する開口部３５Ａと、パッド４７を露出する開口部３５Ｂとを有する。第１の絶縁樹脂層３５としては、例えば、ソルダーレジスト層を用いることができる。
第２の絶縁樹脂層３６は、パッド５１，５２を除いた部分の第２の配線パターン３１，３２を覆うように、基板本体２１の下面２１Ｂに形成された絶縁膜２２の下面に設けられている。第２の絶縁樹脂層３６は、パッド５１を露出する開口部３６Ａと、パッド５２を露出する開口部３６Ｂとを有する。第２の絶縁樹脂層３５としては、例えば、ソルダーレジスト層を用いることができる。
切り欠き部３８は、基板本体２１の上面２１Ａ側に位置する配線基板１１の角部に設けられている。切り欠き部３８は、上面２１Ａ側に位置する基板本体２１の角部（第１の角部）、及び基板本体２１の角部の近傍に位置する絶縁膜２２及び第１の絶縁樹脂層３５に形成されている。切り欠き部３８は、上面２１Ａ側に位置する基板本体２１の角部、及び基板本体２１の角部の近傍に位置する絶縁膜２２及び第１の絶縁樹脂層３５を切り欠くように構成されている。
切り欠き部３８は、第１の配線パターン２６，２７及び配線パターン２８を囲む平面視額縁形状とされている。基板本体２１に形成された部分の切り欠き部３８は、基板本体２１の上面２１Ａから基板本体２１の下面２１Ｂに向かうにつれて幅が狭まる形状とされている。つまり、切り欠き部３８の下端部は、先鋭形状とされている。先鋭形状とされていない部分の切り欠き部３８の幅Ｊは、例えば、３０μｍとすることができる。
切り欠き部３８は、例えば、ダイサーやレーザ加工により形成することができる。切り欠き部３８をダイサーで加工する場合、ダイシングブレードは、例えば、その先端が先鋭形状とされたものを用いることができる。
樹脂３９は、切り欠き部３８を覆うように設けられている。樹脂３９は、切り欠き部３８と略等しい形状とされている。樹脂３９の上部は、第１の絶縁樹脂層３５の上面から突出している。樹脂３９は、切り欠き部３８に露出された部分の基板本体２１（具体的には、上面２１Ａ側に位置する基板本体２１の角部）を保護するためのものである。
このように、第１の配線パターン２６，２７を囲むように、基板本体２１の上面２１Ａ側に位置する配線基板１１の角部に形成され、基板本体２１の角部を切り欠く切り欠き部３８と、切り欠き部３８を覆う樹脂３９とを設けることにより、破損しやすい基板本体２１の角部を樹脂３９で保護することが可能となる。これにより、配線基板１１のハンドリング（例えば、配線基板１１の完成後から配線基板１１に電子部品１２，１３を実装するまでの間のハンドリング）により、基板本体２１の上面２１Ａ側に位置する基板本体２１の角部が破損することを防止できる。
樹脂３９としては、例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。また、樹脂３９の側面３９Ａは、基板本体２１の外周側面２１Ｃと略面一とされている。
このように、樹脂３９の側面３９Ａと基板本体２１の外周側面２１Ｃとが略面一となるように、切り欠き部３８に樹脂３９を設けることにより、配線基板１１の面方向のサイズが大型化することを防止できる。
電子部品１２は、配線基板１１に設けられたパッド４７にフリップチップ実装されている。電子部品１２と配線基板１１との隙間には、アンダーフィル樹脂５４が充填されている。電子部品１３は、配線基板１１に設けられたパッド４６にフリップチップ実装されている。電子部品１３は、配線パターン２８を介して、電子部品１２と電気的に接続されている。電子部品１３と配線基板１１との隙間には、アンダーフィル樹脂５５が充填されている。電子部品１２，１３としては、例えば、半導体チップを用いることができる。
外部接続端子１５は、外部接続用パッド５１に設けられている。外部接続端子１６は、外部接続用パッド５２に設けられている。外部接続端子１５，１６は、半導体装置１０をマザーボード等の実装基板（図示せず）に実装する際、実装基板に設けられたパッド（図示せず）と電気的に接続される端子である。
本実施の形態の配線基板によれば、第１の配線パターン２６，２７を囲むように、基板本体２１の上面２１Ａ側に位置する配線基板１１の角部に形成され、基板本体２１の角部を切り欠く切り欠き部３８と、切り欠き部３８を覆う樹脂３９とを設けることにより、破損しやすい基板本体２１の角部を樹脂３９で保護することが可能となる。これにより、配線基板１１のハンドリング（例えば、配線基板１１の完成後から配線基板１１に電子部品１２，１３を実装するまでの間のハンドリング）により、基板本体２１の上面２１Ａ側に位置する基板本体２１の角部が破損することを防止できる。
また、樹脂３９の側面３９Ａと基板本体２１の外周側面２１Ｃとを略面一とすることで、配線基板１１の面方向のサイズが大型化することを防止できる。
なお、基板本体２１としてガラス基板を用いた場合、ＧａＡｓ基板やガラス基板は絶縁体であるため、上記説明した絶縁膜２２が不要となる。
図４〜図１２は、本発明の第１の実施の形態に係る配線基板の製造工程を示す図であり、図１３は、図４に示す構造体の平面図である。図４〜図１２において、第１の実施の形態の配線基板１１と同一構成部分には同一符号を付す。また、図１３において、図４に示す構造体と同一構成部分には、同一符号を付す。
図４〜図１３を参照して、第１の実施の形態の配線基板１１の製造方法について説明する。始めに、図４に示す工程では、複数の配線基板形成領域Ａと、複数の配線基板形成領域Ａを囲むように配置された切断領域Ｂとを有した基板本体６１を準備する（基板本体準備工程）。
配線基板形成領域Ａは、配線基板１１が形成される領域である。切断領域Ｂは、後述する図１１に示す工程において、基板本体６１が切断される領域である。基板本体６１は、図１１に示す工程において切断される（例えば、矩形に切断される）ことにより、複数の基板本体２１（配線基板１１の構成要素の１つ）となるものである。基板本体２１としては、例えば、シリコン基板、ＧａＡｓ等の化合物半導体基板、ガラス基板（石英ガラス基板も含む）等を用いることができる。なお、本実施の形態では、基板本体２１としてシリコン基板を用いた場合を例に挙げて、以下の説明を行う。基板本体６１としてシリコン基板を用いた場合、基板本体６１の厚さは、例えば、２００μｍとすることができる。
次いで、図５に示す工程では、周知の手法により、図４に示す複数の配線基板形成領域Ａに貫通孔４３，４４を形成し、次いで、基板本体６１の両面６１Ａ，６１Ｂ及び貫通孔４３，４４に対応する部分の基板本体６１の面を覆う絶縁膜２２を形成し、次いで、貫通孔４３，４４に貫通電極２３，２４を形成し、その後、第１の配線パターン２６，２７、配線パターン２８、及び第２の配線パターン３１，３２を形成する（貫通電極及び配線パターン形成工程）。
具体的には、貫通孔４３，４４は、例えば、エッチング法やレーザ加工法等の方法により形成する。なお、基板本体６１として、ガラス基板を用いた場合、貫通孔４３，４４は、例えば、ウエットエッチング、サンドブラスト、機械加工等の方法により形成する。また、基板本体６１としてガラス基板を用いた場合、絶縁膜２２は不要となる。
絶縁膜２２としては、例えば、熱酸化膜や酸化膜等を用いることができる。この場合、絶縁膜２２は、例えば、熱酸化法やＣＶＤ法等の方法により形成することができる。貫通電極２３，２４、第１の配線パターン２６，２７、配線パターン２８、及び第２の配線パターン３１，３２は、例えば、セミアディティブ法により形成することができる。貫通電極２３，２４、第１の配線パターン２６，２７、配線パターン２８、及び第２の配線パターン３１，３２の材料としては、例えば、Ｃｕを用いることができる。
次いで、図６に示す工程では、周知の手法により、基板本体６１の上面６１Ａに形成された絶縁膜２２に、パッド４６，４７を露出する開口部３５Ａ，３５Ｂを有した第１の絶縁樹脂層３５を形成すると共に、基板本体６１の下面６１Ｂに形成された絶縁膜２２に、パッド５１，５２を露出する開口部３６Ａ，３６Ｂを有した第２の絶縁樹脂層３６を形成する（絶縁樹脂層形成工程）。第１及び第２の絶縁樹脂層３５，３６としては、例えば、ソルダーレジスト層を用いることができる。
次いで、図７に示す工程では、図６に示す構造体の下面側（第２の絶縁樹脂層３６が形成されている側）にダイシングテープ６４を貼り付ける。ダイシングテープ６４の厚さは、例えば、３００μｍとすることができる。
次いで、図８に示す工程では、切断領域Ｂ及び切断領域Ｂと隣接する部分の複数の配線形成領域Ａに対応する部分の第１の絶縁樹脂層３５、絶縁膜２２、及び基板本体６１に、切断領域Ｂの幅よりも幅広形状とされた溝６６（第１の溝）を形成する（第１の溝形成工程）。
このとき、溝６６は、切断領域Ｂの中心線Ｃを基準として左右対称となるように形成するとよい。溝６６は、例えば、ダイサーやレーザ加工により形成することができる。ダイサーを用いて溝６６を形成する場合、ダイシングブレードは、例えば、その先端が先鋭形状とされたものを用いることができる。
溝６６は、後述する図１１に示す工程で切断されることにより、図３で説明した切り欠き部３８（配線基板１１の構成要素の１つ）となる溝である。切断領域Ｂの幅が４０μｍの場合、溝６６の幅Ｄは、例えば、１００μｍとすることができる。この場合、溝６６の深さは、例えば、１００μｍとすることができる。
次いで、図９に示す工程では、第１の絶縁樹脂層３５上に、溝６６と対向する部分に貫通溝６７Ａを有したステンシルマスク６７を載置し、その後、印刷法により、溝６６を充填する樹脂３９（第１の樹脂）を形成する（第１の樹脂形成工程）。
このとき、貫通溝６７Ａにも樹脂３９が形成される。図９に示す樹脂３９は、先に説明した図３に示す樹脂３９の母材である。樹脂３９としては、例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。なお、この段階では、樹脂３９は、完全には硬化していない（つまり、樹脂３９は半硬化状態である。）。貫通溝６７Ａの幅は、溝６６の幅と略等しくなるように構成されている。溝６６の幅が１００μｍの場合、貫通溝６７Ａの幅は、例えば、１００μｍとすることができる。ステンシルマスク６７の厚さは、例えば、３０μｍとすることができる。
次いで、図１０に示す工程では、図９に示すステンシルマスク６７を除去した後、図９に示す半硬化状態の樹脂３９を完全に硬化させる。樹脂６９が熱硬化性のエポキシ樹脂の場合、例えば、半硬化状態の樹脂３９を１６０℃に加熱することで樹脂３９を完全に硬化させる。完全に硬化した樹脂３９は、後述する図１１に示す工程で切断されることにより、図３に示す樹脂３９（配線基板１１の構成要素の１つ）となる。
次いで、図１１に示す工程では、図１０に示す構造体のうち、切断領域Ｂに対応する部分の基板本体６１、絶縁膜２２、第２の絶縁樹脂層３６、及び樹脂３９を切断することにより、複数の配線形成領域Ａに形成された複数の配線基板１１を個片化することで、第１の絶縁樹脂層３５が形成された側に位置する配線基板１１の角部に、第１の配線パターン２６，２７を囲むように、基板本体２１の第１の角部を切り欠く切り欠き部３８を形成すると共に、切り欠き部３８を覆う樹脂３９（完全に硬化した樹脂）を形成する（切断工程）。このとき、溝６６の幅Ｄは、切断領域Ｂの幅Ｂよりも広いため、ダイシングテープ６４上において、分離された複数の配線基板１１に設けられた切り欠き部３８には樹脂３９が残る。切断領域Ｂに対応する部分の基板本体６１、第２の絶縁樹脂層３６、絶縁膜２２、及び樹脂３９の切断は、例えば、ダイサーやレーザ加工等の方法により行うことができる。なお、この段階では、複数の配線基板１１は、個片化された状態でダイシングテープ６４に接着されている。
次いで、図１２に示す工程では、図１１に示すダイシングテープ６４を除去する。これにより、複数の配線基板１１は、完全に分離される。
本実施の形態の配線基板の製造方法によれば、絶縁樹脂層形成工程後に、切断領域Ｂ及び切断領域Ｂと隣接する部分の複数の配線形成領域Ａに対応する部分の第１の絶縁樹脂層３５、絶縁膜２２、及び基板本体６１に、切断領域Ｂの幅よりも幅広形状とされた溝６６を形成し、次いで、溝６６を充填する樹脂３９を形成し、次いで、切断領域Ｂに対応する部分の基板本体６１、第２の絶縁樹脂層３６、及び溝６６に充填された樹脂３９を切断して、複数の配線形成領域Ａに形成された複数の配線基板１１を個片化することで、第１の絶縁樹脂層３５が形成された側に位置する配線基板１１の角部に、第１の配線パターン２６，２７を囲むように、基板本体２１の角部を切り欠く切り欠き部３８を形成すると共に、切り欠き部３８を覆う樹脂３９を形成することにより、配線基板１１のハンドリング（例えば、配線基板１１の完成後から配線基板１１に電子部品１２，１３を実装するまでの間のハンドリング）により、上面２１Ａ側に位置する基板本体２１の角部が破損することを防止できる。
図１４は、本発明の第１の実施の形態の変形例に係る配線基板の製造工程を示す図である。図１４において、先に説明した図９に示す構造体と同一構成部分には同一符号を付す。
なお、本実施の形態では、貫通溝６７Ａを有したマスク６７を用いた印刷法により溝６６に樹脂３９を充填する場合（図９参照）を例に挙げて説明したが、マスク６７を用いた印刷法の代わりに、図１４に示すように、インクジェット法やディスペンス法により、溝６６を充填する樹脂３９を形成してもよい。この場合、マスク６７が不要となると共に、配線基板１１に設けられた樹脂３９の上面と第１の絶縁樹脂層３５の上面とを略面一にすることが可能となる。
図１５は、本発明の第１の実施の形態の第１変形例に係る半導体装置の断面図である。図１５において、第１の実施の形態の半導体装置１０と同一構成部分には、同一符号を付す。
図１５を参照するに、第１の実施の形態の第１変形例に係る半導体装置７５は、第１の実施の形態の半導体装置１０に設けられた配線基板１１の代わりに、配線基板７６を設けた以外は、半導体装置１０と同様に構成される。
配線基板７６は、配線基板１１に設けられた切り欠き部３８及び樹脂３９の代わりに、切り欠き部７７及び樹脂７８を設けた以外は、配線基板１１と同様に構成される。
切り欠き部７７は、切り欠き部７７の下端部の断面形状が四角形とされていること以外は、切り欠き部３８と同様な構成とされている。切り欠き部７７は、例えば、刃幅が略一定とされ、先端が平坦な形状とされたダイシングブレードを用いて、第１の絶縁樹脂層３５、絶縁膜２２、及び基板本体２１の一部を切断することで形成できる。
樹脂７８は、切り欠き部７７に設けられている。樹脂７８は、樹脂７８の下端部の断面形状が四角形とされていること以外は、樹脂３９と同様な構成とされている。樹脂７８の側面７８Ａは、基板本体２１の外周側面２１Ｃと略面一とされている。樹脂７８の上端は、第１の絶縁樹脂層３５の上面から上方へ突出している。
このような構成とされた第１の実施の形態の第１変形例の配線基板７６は、第１の実施の形態の配線基板１１と同様な効果を得ることができる。なお、図１５では、樹脂７８の上端が第１の絶縁樹脂層３５の上面から突出した場合を例に挙げて説明したが、樹脂７８の上端面と第１の絶縁樹脂層３５の上面とを略面一にしてもよい。
また、第１の実施の形態の第１変形例の配線基板７６は、切断されることで切り欠き部７７となる溝を形成する際、刃幅が略一定とされ、先端が平坦な形状とされたダイシングブレードを用いること以外は、第１の実施の形態の配線基板１１の製造方法と同様な手法により形成することができ、第１の実施の形態の配線基板１１の製造方法と同様な効果を得ることができる。
図１６は、本発明の第１の実施の形態の第２変形例に係る半導体装置の断面図である。図１６において、第１の実施の形態の半導体装置１０と同一構成部分には、同一符号を付す。
図１６を参照するに、第１の実施の形態の第２変形例に係る半導体装置８５は、第１の実施の形態の半導体装置１０に設けられた配線基板１１の代わりに、配線基板８６を設けた以外は、半導体装置１０と同様に構成される。
配線基板８６は、配線基板１１に設けられた切り欠き部３８及び樹脂３９の代わりに、切り欠き部８８及び樹脂８９を設けた以外は、配線基板１１と同様に構成される。
切り欠き部８８は、配線基板１１に設けられた切り欠き部３８を上下反転させた形状とされており、第２の絶縁樹脂層３６が形成された側の配線基板８６の角部に設けられている。切り欠き部８８は、第２の配線パターン３１，３２を囲むように配置されている。
樹脂８９は、配線基板１１に設けられた樹脂３９を上下反転させた形状とされており、切り欠き部８８を覆うように設けられている。樹脂８９の側面８９Ａは、基板本体２１の外周側面２１Ｃと略面一とされている。樹脂８９の下端は、第２の絶縁樹脂層３６の下面から下方へ突出している。樹脂８９としては、例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。
このような構成とされた第１の実施の形態の第２変形例の配線基板８６は、第１の実施の形態の配線基板１１と同様な効果を得ることができる。なお、図１６では、樹脂８９の下端が第２の絶縁樹脂層３６の下面から突出した場合を例に挙げて説明したが、樹脂８９の下端面と第２の絶縁樹脂層３６の下面とを略面一にしてもよい。
また、第１の実施の形態の第２変形例に係る配線基板８６は、第１の実施の形態の配線基板１１の製造方法を同様な手法により形成することができ、第１の実施の形態の配線基板１１の製造方法と同様な効果を得ることができる。
（第２の実施の形態）
図１７は、本発明の第２の実施の形態に係る半導体装置の断面図である。図１７において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１７を参照するに、第２の実施の形態の半導体装置１００は、第１の実施の形態の半導体装置に設けられた配線基板１１の代わりに、配線基板１０１を設けた以外は、半導体装置１０と同様に構成される。
配線基板１０１は、配線基板１１の構成に、さらに図１６で説明した切り欠き部８８（本実施の形態の場合、第２の切り欠き部）及び樹脂８９（本実施の形態の場合、第２の樹脂）を設けた以外は、配線基板１１と同様に構成される。
つまり、配線基板１０１では、配線基板１０１の上面側の外周部（配線基板１０１の角部も含む）が樹脂３９に覆われると共に、配線基板１０１の下面側の外周部（配線基板１０１の角部も含む）が樹脂８９で覆われている。これにより、配線基板１０１では、基板本体２１の両面２１Ａ，２１Ｂの角部（第１及び第２の角部）が樹脂３９，８９で覆われると共に、樹脂３９，８９から露出されている部分の基板本体２１の外周側面２１Ｃの面積を小さくすることが可能となる。
本実施の形態の配線基板によれば、第１の配線パターン２６，２７を囲むように、基板本体２１の上面２１Ａ側に位置する配線基板１１の角部に形成され、基板本体２１の角部（第１の角部）を切り欠く切り欠き部３８と、切り欠き部３８を覆う樹脂３９と、第２の配線パターン３１，３２を囲むように、基板本体２１の下面２１Ｂ側に位置する配線基板１１の角部に形成され、基板本体２１の角部（第２の角部）を切り欠く切り欠き部８８と、切り欠き部８８を覆う樹脂８９と、を設けることにより、破損しやすい基板本体２１の角部（第１及び第２の角部）が樹脂３９，８９で覆われると共に、樹脂３９，８９から露出されている部分の基板本体２１の外周側面２１Ｃの面積を小さくすることが可能となる。これにより、配線基板１０１のハンドリング（例えば、配線基板１０１の完成後から配線基板１０１に電子部品１２，１３を実装するまでの間のハンドリング）により、基板本体２１の角部（第１及び第２の角部）及び樹脂３９，８９に覆われた部分の基板本体２１の側壁が破損することを防止できる。
なお、図１７では、樹脂３９の上端が第１の絶縁樹脂層３５の上面から突出すると共に、樹脂８９の下端が第２の絶縁樹脂層３６の下面から突出した場合を例に挙げて説明したが、樹脂３９の上端面と第１の絶縁樹脂層３５の上面とを略面一にする共に、樹脂８９の下端面と第２の絶縁樹脂層３６の下面とが略面一となるように構成してもよい。
図１８〜図２３は、本発明の第２の実施の形態に係る配線基板の製造工程を示す図である。図１８〜図２３において、先に説明した図１０〜図１２に示す構造体及び第２の実施の形態の配線基板１０１と同一構成部分には同一符号を付す。
始めに、図４〜図１０に示す工程と同様な処理を行うことで、図１０に示す構造体を形成する。次いで、図１８に示す工程では、図１０に示す構造体からダイシングテープ６４を除去し、次いで、ダイシングテープ１０６にダイシングテープ６４が除去された構造体の上下を反転させた状態で貼り付ける。
次いで、図１９に示す工程では、第２の配線パターン３１，３２が形成された側から切断領域Ｂ及び切断領域Ｂと隣接する部分の複数の配線形成領域Ａに対応する部分の第２の絶縁樹脂層３６、絶縁膜２２、及び基板本体６１に、切断領域Ｂの幅よりも幅広形状とされた溝１０７（第２の溝）を形成する（第２の溝形成工程）。
このとき、溝１０７は、切断領域Ｂの中心線Ｃを基準として左右対称となるように形成する。また、溝１０７は、溝６６と接続させてもよいし、溝６６から少し離間させてもよい。溝１０７は、例えば、ダイサーやレーザ加工により形成することができる。ダイサーを用いて溝１０７を形成する際に使用するダイシングブレードは、例えば、その先端が先鋭形状とされたものを用いることができる。
溝１０７は、後述する図２２に示す工程で切断されることにより、図１７で説明した切り欠き部８８（配線基板１０１の構成要素の１つ）となる溝である。切断領域Ｂの幅が４０μｍの場合、溝１０７の幅Ｅは、例えば、１００μｍとすることができる。この場合、溝１０７の深さは、例えば、１００μｍとすることができる。
次いで、図２０に示す工程では、第２の絶縁樹脂層３６上に、溝１０７と対向する部分に貫通溝６７Ａを有したステンシルマスク６７を載置し、その後、印刷法により、溝１０７を充填する樹脂８９（第２の樹脂）を形成する（第２の樹脂形成工程）。
このとき、貫通溝６７Ａにも樹脂８９が形成される。図２０に示す樹脂８９は、先に説明した図１７に示す樹脂８９の母材である。樹脂８９としては、例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。なお、この段階では、樹脂８９は、完全には硬化していない（つまり、樹脂８９は半硬化状態である。）。貫通溝６７Ａの幅は、溝１０７の幅と略等しくなるように構成されている。溝１０７の幅が１００μｍの場合、貫通溝６７Ａの幅は、例えば、１００μｍとすることができる。ステンシルマスク６７の厚さは、例えば、３０μｍとすることができる。
次いで、図２１に示す工程では、図２０に示すステンシルマスク６７を除去した後、樹脂８９を硬化させる。樹脂８９が熱硬化性のエポキシ樹脂の場合、例えば、樹脂８９を１６０℃に加熱することで樹脂８９を硬化させる。硬化した樹脂８９は、後述する図２２に示す工程で切断されることにより、図１７で説明した樹脂８９（配線基板１０１の構成要素の１つ）となるものである。
次いで、図２２に示す工程では、図２１に示す構造体のうち、切断領域Ｂに対応する部分の樹脂３９，８９及び基板本体６１を切断することにより、複数の配線形成領域Ａに形成された複数の配線基板１０１を個片化する（切断工程）。
これにより、第１の絶縁樹脂層３５が形成された側に位置する配線基板１０１の角部に、樹脂３９に覆われると共に、第１の配線パターン２６，２７を囲むように、第１の絶縁樹脂層３５側に位置する基板本体２１の角部を切り欠く切り欠き部３８が形成されると共に、第２の絶縁樹脂層３６が形成された側に位置する配線基板１０１の角部に、樹脂８９に覆われると共に、第２の配線パターン３１，３２を囲むように、第２の絶縁樹脂層３６側に位置する基板本体２１の角部を切り欠く切り欠き部８８が形成される。
このとき、溝６６，１０７の幅Ｄ，Ｅは、切断領域Ｂの幅よりも広いため、ダイシングテープ１０６上において、分離された複数の配線基板１０１の第１の絶縁樹脂層３５の上面側には樹脂３９が残り、分離された複数の配線基板１０１の第２の絶縁樹脂層３６の下面側には樹脂８９が残る。
切断領域Ｂに対応する部分の基板本体６１及び樹脂６９，８９の切断は、例えば、ダイサーやレーザ加工等の手法により行うことができる。なお、この段階では、個片化された複数の配線基板１０１は、ダイシングテープ１０６に接着されている。
次いで、図２３に示す工程では、図２２に示すダイシングテープ１０６を除去する。これにより、複数の配線基板１０１は、完全に分離される。
本実施の形態の配線基板の製造方法によれば、溝６６に樹脂３９を形成した後、第２の配線パターン３１，３２が形成された側から切断領域Ｂ及び切断領域Ｂと隣接する部分の複数の配線形成領域Ａに対応する部分の第２の絶縁樹脂層３６、絶縁膜２２、及び基板本体６１に、切断領域Ｂの幅よりも幅広形状とされた溝１０７（第２の溝）を形成し、次いで、溝１０７を充填する樹脂８９を形成し、その後、切断領域Ｂに対応する部分の樹脂３９，８９及び基板本体６１を切断して、複数の配線形成領域Ａに形成された複数の配線基板１０１を個片化することにより、樹脂３９に覆われ、第１の配線パターン２６，２７を囲むように、第１の絶縁樹脂層３５側に位置する基板本体２１の角部（第１の角部）を切り欠く切り欠き部３８と、樹脂８９に覆われ、第２の配線パターン３１，３２を囲むように、第２の絶縁樹脂層３６側に位置する基板本体２１の角部を切り欠く切り欠き部８８（第２の角部）とが形成されため、破損しやすい基板本体２１の角部（第１及び第２の角部）が樹脂３９，８９で覆われると共に、樹脂３９，８９から露出されている部分の基板本体２１の外周側面２１Ｃの面積を小さくすることが可能となる。
これにより、配線基板１０１のハンドリング（例えば、配線基板１０１の完成後から配線基板１０１に電子部品１２，１３を実装するまでの間のハンドリング）により、基板本体２１の角部（第１及び第２の角部）及び樹脂３９，８９に覆われた部分の基板本体２１の側壁が破損することを防止できる。
図２４は、本発明の第２の実施の形態の第１変形例に係る半導体装置の断面図である。図２４において、先に説明した第１の実施の形態の第１変形例に係る半導体装置７５と同一構成部分には同一符号を付す。
図２４を参照して、第２の実施の形態の第１変形例に係る半導体装置１１５は、第１の実施の形態の第１変形例に係る半導体装置７５に設けられた配線基板７６の代わりに、配線基板１１６を設けた以外は半導体装置７５と同様に構成される。
配線基板１１６は、配線基板７６の構成に、さらに、切り欠き部１１７（第２の切り欠き部）及び樹脂１１８（第２の樹脂）を設けた以外は、配線基板７６と同様に構成される。切り欠き部１１７は、基板本体２１の下面２１Ｂ側に位置する配線基板１１６の角部に設けられている。切り欠き部１１７は、切り欠き部７７と同様な形状とされており、第２の配線パターン３１，３２を囲んでいる。
樹脂１１８は、切り欠き部１１７に設けられている。樹脂１１８は、樹脂７８と同様な構成（同様な形状及び材料）とされている。樹脂１１８の下端は、第２の絶縁樹脂層３６の下面から突出している。また、樹脂１１８の側面１１８Ａと基板本体２１の外周側面２１Ｃとは、略面一とされている。
このような構成とされた第２の実施の形態の第１変形例に係る配線基板１１６は、第２の実施の形態の配線基板１０１と同様な効果を得ることができる。つまり、基板本体２１の両面２１Ａ，２１Ｂの角部に形成する切り欠き部の形状や樹脂の形状は、本実施の形態で説明した切り欠き部３８，８８，７７，１１７の形状及び樹脂３９，８９，７８，１１８の形状に限定されない。
なお、図２４では、樹脂７８の上端が第１の絶縁樹脂層３５の上面から突出すると共に、樹脂１１８の下端が第２の絶縁樹脂層３６の下面から突出した場合を例に挙げて説明したが、樹脂７８の上端面と第１の絶縁樹脂層３５の上面とを略面一にする共に、樹脂１１８の下端面と第２の絶縁樹脂層３６の下面とが略面一となるように構成してもよい。
上記構成とされた配線基板１１６は、切断されることで切り欠き部３８，８８となる溝（図示せず）を形成する際、刃幅が略一定とされ、先端が平坦な形状とされたダイシングブレードを用いること以外は、第２の実施の形態の配線基板１０１の製造方法と同様な手法により製造することができる。
図２５は、本発明の第２の実施の形態の第２変形例に係る半導体装置の断面図である。図２５において、第２の実施の形態の半導体装置１００と同一構成部分には同一符号を付す。
図２５を参照するに、第２の実施の形態の第２変形例に係る半導体装置１２０は、第２の実施の形態の半導体装置１００に設けられた配線基板１０１の代わりに、配線基板１２１を設けた以外は、半導体装置１００と同様に構成される。
配線基板１２１は、配線基板１０１の構成に、さらに樹脂１２３（第３の樹脂）を設けた以外は配線基板１０１と同様に構成される。樹脂１２３は、樹脂３９と樹脂８９との間に位置する基板本体２１の外周側面２１Ｃを覆うように設けられている。樹脂１２３としては、例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。樹脂１２３は、例えば、ディスペンス法により形成することができる。
このように、切り欠き部３８，８８と、切り欠き部３８を覆う樹脂３９と、切り欠き部８８を覆う樹脂８９と、樹脂３９と樹脂８９との間に位置する基板本体２１の外周側面２１Ｃを覆う樹脂１２３とを設けることで、樹脂３９，８９，１２３により基板本体２１の両面２１Ａ，２１Ｂに形成された角部（第１及び第２の角部）及び基板本体２１の外周側面２１Ｃを保護することが可能となる。
このため、配線基板１２１のハンドリング（例えば、配線基板１２１の完成から配線基板１２１に電子部品１２，１３を実装するまでの間のハンドリング）により、基板本体２１の両面２１Ａ，２１Ｂに形成された角部（第１及び第２の角部）及び基板本体２１の外周側面２１Ｃが破損することを防止できる。
図２６は、本発明の第２の実施の形態の第３変形に係る半導体装置の断面図である。図２６において、第２の実施の形態の第１変形例に係る半導体装置１１５と同一構成部分には同一符号を付す。
図２６を参照するに、第２の実施の形態の第３変形例に係る半導体装置１２５は、第２の実施の形態の第１変形例に係る配線基板１１５に設けられた配線基板１１６の代わりに、配線基板１２６を設けた以外は、配線基板１１５と同様に構成される。
配線基板１２６は、配線基板１１５の構成に、さらに樹脂１２８を設けた以外は、配線基板１１５と同様な構成とされている。樹脂１２８は、樹脂７８と樹脂１１８との間に位置する部分の基板本体２１の外周側面２１Ｃを覆うように設けられている。樹脂１２３としては、例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。樹脂１２３は、例えば、ディスペンス法により形成することができる。
上記構成とされた第２の実施の形態の第３変形例に係る配線基板１２６は、第２の実施の形態の第２変形例に係る配線基板１２１と同様な効果を得ることができる。
（第３の実施の形態）
図２７は、本発明の第３の実施の形態に係る半導体装置の断面図である。図２７において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図２７を参照するに、第３の実施の形態の半導体装置１３０は、第１の実施の形態の半導体装置１０に設けられた配線基板１１の代わりに、配線基板１３１を設けた以外は、半導体装置１０と同様に構成される。
配線基板１３１は、配線基板１１に設けられた切り欠き部３８及び樹脂３９の代わりに、切り欠き部１３３及び樹脂１３４を設けた以外は、配線基板１１と同様に構成されている。
切り欠き部１３３は、連続する切り欠き部であり、配線基板１３１の外周部に設けられている。切り欠き部１３３は、配線基板１３１の外周部に位置する部分の基板本体２１、絶縁膜２２、第１の絶縁樹脂層３５、及び第２の絶縁樹脂層３６を貫通するように形成されている。切り欠き部１３３は、第１及び第２の配線パターン２６，２７，３１、３２と貫通電極２３，２４とを囲むような形状とされている。
樹脂１３４は、切り欠き部１３３を覆うように設けられている。樹脂１３４は、基板本体２１の外周側面２１Ｄ全体を覆っている。樹脂１３４としては、例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。
本実施の形態の配線基板によれば、配線基板１３１の外周部に、第１及び第２の配線パターン２６，２７，３１，３２及び貫通電極２３，２４を囲むように形成され、配線基板１３１の外周部に位置する部分の基板本体２１を貫通する切り欠き部１３３と、切り欠き部１３３を覆う樹脂１３４とを設けたことにより、基板本体２１の外周部（基板本体２１の両面２１Ａ，２１Ｂに形成された角部も含む）を樹脂１３４で保護することが可能となる。これにより、配線基板１３１のハンドリング（例えば、配線基板１３１の完成後から配線基板１３１に電子部品１２，１３を実装するまでの間のハンドリング）により、基板本体２１の外周部（基板本体２１の両面２１Ａ，２１Ｂに形成された角部も含む）が破損することを防止できる。
図２８〜図３３は、本発明の第３の実施の形態に係る配線基板の製造工程を示す図である。図２８〜図３３において、図６に示す構造体及び第３の実施の形態の配線基板１３１と同一構成部分には同一符号を付す。
図２８〜図３３を参照して、第３の実施の形態の配線基板１３１の製造方法について説明する。始めに、第１の実施の形態で説明した図４〜図６に示す工程と同様な処理を行うことで、図６に示す構造体を形成する。
次いで、図２８に示す工程では、ダイシングテープ６４が接着された支持体１４１を準備し、図６に示す構造体をダイシングテープ６４に接着させる。支持体１４１は、補強板の機能を有する部材である。支持体１４１としては、例えば、ガラス板を用いることができる。この場合、支持体１４１の厚さは、例えば、５００μｍとすることができる。
次いで、図２９に示す工程では、切断領域Ｂ及び切断領域Ｂと隣接する部分の複数の配線形成領域Ａに対応する部分の絶縁膜２２、第１の絶縁樹脂層３５、第２の絶縁樹脂層３６、及び基板本体６１に、絶縁膜２２、第１の絶縁樹脂層３５、第２の絶縁樹脂層３６、及び基板本体６１を貫通すると共に、切断領域Ｂの幅よりも幅広形状とされた貫通溝１４３を形成する（貫通溝形成工程）。
このとき、貫通溝１４３は、切断領域Ｂの中心線Ｃを基準として左右対称となるように形成する。貫通溝１４３は、例えば、ダイサーやレーザ加工により形成することができる。貫通溝１４３は、後述する図３２に示す工程において切断されることにより、図２７で説明した切り欠き部１３３（配線基板１３１の構成要素の１つ）となる溝である。切断領域Ｂの幅が４０μｍの場合、貫通溝１４３の幅Ｆは、例えば、１００μｍとすることができる。
次いで、図３０に示す工程では、第２の絶縁樹脂層３６上に、貫通溝１４３と対向する部分に貫通溝６７Ａを有したステンシルマスク６７を載置し、その後、印刷法により、貫通溝１４３を充填する樹脂１３４を形成する（樹脂形成工程）。
このとき、貫通溝６７Ａにも樹脂１３４が形成される。図３０に示す樹脂１３４は、先に説明した図２７に示す樹脂１３４の母材である。樹脂１３４としては、例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。なお、この段階では、樹脂１３４は、完全には硬化していない（つまり、樹脂１３４は半硬化状態である。）。貫通溝６７Ａの幅は、貫通溝１４３の幅と略等しくなるように構成されている。貫通溝１４３の幅が１００μｍの場合、貫通溝６７Ａの幅は、例えば、１００μｍとすることができる。ステンシルマスク６７の厚さは、例えば、３０μｍとすることができる。
次いで、図３１に示す工程では、図３０に示すステンシルマスク６７を除去した後、樹脂１３４を硬化させる。樹脂１３４が熱硬化性のエポキシ樹脂の場合、例えば、樹脂１３４を１６０℃に加熱することで樹脂１３４を硬化させる。硬化した樹脂１３４は、後述する図３２に示す工程で切断されることにより、図２７で説明した樹脂１３４（配線基板１３１の構成要素の１つ）となるものである。
次いで、図３２に示す工程では、図３１に示す構造体のうち、切断領域Ｂに対応する部分の樹脂１３４を切断することにより、複数の配線形成領域Ａに形成された複数の配線基板１３１を個片化する（切断工程）。
これにより、配線基板１３１の外周部に、第１及び第２の配線パターン２６，２７，３１、３２と貫通電極２３，２４とを囲む切り欠き部１３３と、切り欠き部１３３を覆う樹脂１３４とが形成される。
このとき、貫通溝の幅Ｆは、切断領域Ｂの幅よりも広いため、ダイシングテープ６４上において、分離された複数の配線基板１３１に設けられた基板本体２１の外周側面２１Ｄ全体を樹脂１３４で覆うことが可能となる。これにより、配線基板１３１のハンドリング（例えば、配線基板１３１の完成後から配線基板１３１に電子部品１２，１３を実装するまでの間のハンドリング）により、基板本体２１の外周部が破損することを防止できる。
切断領域Ｂに対応する部分の樹脂１３４の切断は、例えば、ダイサーやレーザ加工等の方法により行うことができる。なお、この段階では、個片化された複数の配線基板１３１は、ダイシングテープ６４に接着されている。
次いで、図３３に示す工程では、図３２に示すダイシングテープ６４及び支持体１４１を除去する。これにより、複数の配線基板１３１は、完全に分離される。
本実施の形態の配線基板の製造方法によれば、貫通電極２３，２４、第１及び第２の配線パターン２６，２７，３１，３２、及び第１及び第２の絶縁樹脂層３５，３６を形成後に、切断領域Ｂ及び切断領域Ｂと隣接する部分の複数の配線形成領域Ａを貫通すると共に、切断領域Ｂの幅よりも幅広形状とされた貫通溝１４３を形成し、次いで、貫通溝１４３を充填する樹脂１３４を形成し、次いで、切断領域Ｂに対応する部分の樹脂１３４を切断して複数の配線基板１３１を個片化することで、配線基板１３１の外周部に樹脂１３４が設けられた切り欠き部１３３が形成される。
これにより、複数の配線基板１３１に設けられた基板本体２１の外周側面２１Ｄ全体を樹脂１３４で覆うことが可能となり、配線基板１３１のハンドリング（例えば、配線基板１３１の完成後から配線基板１３１に電子部品１２，１３を実装するまでの間のハンドリング）により、基板本体２１の外周部が破損することを防止できる。
なお、本実施の形態では、ステンシルマスク６７を用いた印刷法により、樹脂１３４を形成する場合を例に挙げて説明したが、ステンシルマスク６７を用いた印刷法の代わりに、インクジェット法やディスペンス法等の方法により樹脂１３４を形成してもよい。この場合、第１の絶縁樹脂層３５の上面と樹脂１３４の上面とを略面一にすることが可能となる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
従来の半導体装置の断面図である。 従来の配線基板の問題点を説明するための図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る配線基板の製造工程を示す図（その９）である。 図４に示す構造体の平面図である。 本発明の第１の実施の形態の変形例に係る配線基板の製造工程を示す図である。 本発明の第１の実施の形態の第１変形例に係る半導体装置の断面図である。 本発明の第１の実施の形態の第２変形例に係る半導体装置の断面図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第２の実施の形態に係る配線基板の製造工程を示す図（その１）である。 本発明の第２の実施の形態に係る配線基板の製造工程を示す図（その２）である。 本発明の第２の実施の形態に係る配線基板の製造工程を示す図（その３）である。 本発明の第２の実施の形態に係る配線基板の製造工程を示す図（その４）である。 本発明の第２の実施の形態に係る配線基板の製造工程を示す図（その５）である。 本発明の第２の実施の形態に係る配線基板の製造工程を示す図（その６）である。 本発明の第２の実施の形態の第１変形例に係る半導体装置の断面図である。 本発明の第２の実施の形態の第２変形例に係る半導体装置の断面図である。 本発明の第２の実施の形態の第３変形に係る半導体装置の断面図である。 本発明の第３の実施の形態に係る半導体装置の断面図である。 本発明の第３の実施の形態に係る配線基板の製造工程を示す図（その１）である。 本発明の第３の実施の形態に係る配線基板の製造工程を示す図（その２）である。 本発明の第３の実施の形態に係る配線基板の製造工程を示す図（その３）である。 本発明の第３の実施の形態に係る配線基板の製造工程を示す図（その４）である。 本発明の第３の実施の形態に係る配線基板の製造工程を示す図（その５）である。 本発明の第３の実施の形態に係る配線基板の製造工程を示す図（その６）である。
符号の説明
１０，７５，８５，１００，１１５，１２０，１２５，１３０ 半導体装置
１１，７６，８６，１０１，１１６，１２１，１２６，１３１ 配線基板
１２，１３ 電子部品
１５，１６ 外部接続端子
２１，６１ 基板本体
２１Ａ，６１Ａ 上面
２１Ｂ，６１Ｂ 下面
２１Ｃ，２１Ｄ 外周側面
２２ 絶縁膜
２３，２４ 貫通電極
２６，２７ 第１の配線パターン
２８ 配線パターン
３１，３２ 第２の配線パターン
３５ 第１の絶縁樹脂層
３６ 第２の絶縁樹脂層
３５Ａ，３５Ｂ，３６Ａ，３６Ｂ 開口部
３８，７７，８８，１１７，１３３ 切り欠き部
３９，６９，７８，８９，１０９，１１８，１２３，１２８，１３４，１４５ 樹脂
３９Ａ，７８Ａ，８９Ａ，１１８Ａ 側面
４３，４４ 貫通孔
４６，４７ パッド
５１，５２ 外部接続用パッド
５４，５５ アンダーフィル樹脂
６４，１０６ ダイシングテープ
６６，１０７ 溝
６７ ステンシルマスク
６７Ａ，１４３ 貫通溝
１４１ 支持体
Ａ 配線基板形成領域
Ｂ 切断領域
Ｃ 中心線
Ｄ，Ｅ，Ｆ，Ｊ 幅

Claims (15)

  1. 基板本体と、
    前記基板本体を貫通する貫通電極と、
    前記基板本体の第１の面側に設けられ、前記貫通電極の一方の端部と電気的に接続されると共に、電子部品が実装されるパッドを有する第１の配線パターンと、
    前記第１の面とは反対側に位置する前記基板本体の第２の面側に設けられ、前記貫通電極の他方の端部と電気的に接続される外部接続用パッドを有する第２の配線パターンと、
    前記基板本体の前記第１の面側に、前記電子部品が実装されるパッドを露出する開口部を有すると共に、前記電子部品が実装されるパッド以外の部分の前記第１の配線パターンを覆う第１の絶縁樹脂層と、を備えた配線基板であって、
    前記第１の配線パターンを囲むように、前記第１の面側に位置する前記配線基板の角部に形成され、前記第１の面側に位置する前記基板本体の第１の角部および前記第１の絶縁樹脂層を切り欠く第１の切り欠き部と、前記第１の切り欠き部を覆う第１の樹脂とを設け、
    前記第１の樹脂は、前記第１の絶縁樹脂層の上部表面において暴露されており、
    前記配線基板の電子部品が実装される側の面が、前記第１の樹脂から露出していることを特徴とする配線基板。
  2. 前記第１の樹脂が、前記第１の絶縁樹脂層の上面から突出していることを特徴とする請求項１に記載の配線基板。
  3. 前記第１の樹脂が、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂から選択された、いずれかの樹脂であることを特徴とする請求項１または２に記載の配線基板。
  4. 前記第２の配線パターンを囲むように、前記第２の面側に位置する前記配線基板の角部に形成され、前記第２の面側に位置する前記基板本体の第２の角部を切り欠く第２の切り欠き部と、前記第２の切り欠き部を覆う第２の樹脂とを設けたことを特徴とする請求項１ないし３のうち、いずれか１項記載の配線基板。
  5. 前記第１の切り欠き部と前記第２の切り欠き部との間に位置する部分の前記基板本体の外周側面に、第３の樹脂を設けたことを特徴とする請求項４記載の配線基板。
  6. 基板本体と、
    前記基板本体を貫通する貫通電極と、
    前記基板本体の第１の面側に設けられ、前記貫通電極の一方の端部と電気的に接続されると共に、電子部品が実装されるパッドを有する第１の配線パターンと、
    前記第１の面とは反対側に位置する前記基板本体の第２の面側に設けられ、前記貫通電極の他方の端部と電気的に接続される外部接続用パッドを有する第２の配線パターンと、
    前記基板本体の前記第１の面側に、前記電子部品が実装されるパッドを露出する開口部を有すると共に、前記電子部品が実装されるパッド以外の部分の前記第１の配線パターンを覆う第１の絶縁樹脂層と、を備えた配線基板であって、
    前記配線基板の外周部に、前記第１及び第２の配線パターン及び前記貫通電極を囲むように形成され、前記配線基板の外周部に位置する部分の前記基板本体および前記第１の絶縁樹脂層を貫通する切り欠き部と、前記切り欠き部を覆う樹脂とを設け、
    前記樹脂は、前記第１の絶縁樹脂層の上部表面において暴露されており、
    前記配線基板の電子部品が実装される側の面が、前記樹脂から露出していることを特徴とする配線基板。
  7. 前記樹脂が、前記第１の絶縁樹脂層の上面から突出していることを特徴とする請求項６に記載の配線基板。
  8. 前記樹脂が、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂から選択された、いずれかの樹脂であることを特徴とする請求項６または７に記載の配線基板。
  9. 前記外部接続用パッドを露出する開口部を有すると共に、前記外部接続用パッド以外の部分の前記第２の配線パターンを覆う第２の絶縁樹脂層を設けたことを特徴とする請求項１ないし８のうち、いずれか１項記載の配線基板。
  10. 前記第１の絶縁樹脂層、および、第２の絶縁樹脂層がソルダーレジスト層であることを特徴とする請求項９記載の配線基板。
  11. 前記基板本体が、シリコン基板またはガラス基板からなることを特徴とする請求項１ないし１０のうち、いずれか１項記載の配線基板。
  12. 複数の配線基板形成領域と、前記複数の配線基板形成領域を囲むように配置された切断領域とを有した基板本体を準備する基板本体準備工程と、
    前記複数の配線基板形成領域に、前記基板本体を貫通する貫通電極と、前記貫通電極の一方の端部と電気的に接続されると共に、電子部品が実装されるパッドを有する第１の配線パターンと、前記貫通電極の他方の端部と電気的に接続される外部接続用パッドを有する第２の配線パターンと、を形成する貫通電極及び配線パターン形成工程と、
    前記電子部品が実装されるパッドを露出する開口部を有すると共に、前記電子部品が実装されるパッド以外の部分の前記第１の配線パターンを覆う第１の絶縁樹脂層を形成する絶縁樹脂層形成工程と、
    前記絶縁樹脂層形成工程後に、前記切断領域及び該切断領域と隣接する部分の前記複数の配線形成領域に対応する部分の前記第１の絶縁樹脂層及び前記基板本体に、前記切断領域の幅よりも幅広形状とされた第１の溝を形成する第１の溝形成工程と、
    前記第１の溝を充填し、前記第１の絶縁樹脂層上部表面において暴露される第１の樹脂を形成する第１の樹脂形成工程と、
    前記切断領域に対応する部分の前記基板本体、及び前記第１の溝に充填された前記第１の樹脂を切断して、前記複数の配線形成領域に形成された複数の前記配線基板を個片化する切断工程と、を含み、
    前記配線基板の電子部品が実装される側の面が、前記第１の樹脂から露出されていることを特徴とする配線基板の製造方法。
  13. 前記絶縁樹脂層形成工程においてさらに、前記外部接続用パッドを露出する開口部を有すると共に、前記外部接続用パッド以外の部分の前記第２の配線パターンを覆う第２の絶縁樹脂層を形成し、
    前記第１の樹脂形成工程と前記切断工程との間に、前記切断領域及び該切断領域と隣接する部分の前記複数の配線形成領域に対応する部分の前記第２の絶縁樹脂層及び前記基板本体に、前記切断領域の幅よりも幅広形状とされた第２の溝を形成する第２の溝形成工程と、
    前記第２の溝を充填する第２の樹脂を形成する第２の樹脂形成工程と、を設け、
    前記切断工程では、前記切断領域に対応する部分の前記第１及び第２の樹脂及び前記基板本体を切断することを特徴とする請求項１２記載の配線基板の製造方法。
  14. 前記第２の溝形成工程では、前記第２の溝が前記第１の溝と接続されるように、前記第２の溝を形成することを特徴とする請求項１３記載の配線基板の製造方法。
  15. 複数の配線基板形成領域と、前記複数の配線基板形成領域を囲むように配置された切断領域とを有した基板本体を準備する基板本体準備工程と、
    前記複数の配線基板形成領域に、前記基板本体を貫通する貫通電極と、前記貫通電極の一方の端部と電気的に接続されると共に、電子部品が実装されるパッドを有する第１の配線パターンと、前記貫通電極の他方の端部と電気的に接続される外部接続用パッドを有する第２の配線パターンと、を形成するパターン形成工程と、
    前記電子部品が実装されるパッドを露出する開口部を有すると共に、前記電子部品が実装されるパッド以外の部分の前記第１の配線パターンを覆う第１の絶縁樹脂層を形成する絶縁樹脂層形成工程と、
    前記絶縁樹脂層形成工程後に、前記切断領域及び該切断領域と隣接する部分の前記複数の配線形成領域を貫通すると共に、前記切断領域の幅よりも幅広形状とされた貫通溝を形成する貫通溝形成工程と、
    前記貫通溝を充填し、前記第１の絶縁樹脂層の上部表面において暴露される樹脂を形成する樹脂形成工程と、
    前記切断領域に対応する部分の前記樹脂を切断して複数の前記配線基板を個片化する切断工程と、を含み、
    前記配線基板の電子部品が実装される側の面が前記樹脂から露出されていることを特徴とする配線基板の製造方法。
JP2008262322A 2008-10-09 2008-10-09 配線基板及びその製造方法 Expired - Fee Related JP5297139B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008262322A JP5297139B2 (ja) 2008-10-09 2008-10-09 配線基板及びその製造方法
US12/573,256 US8314344B2 (en) 2008-10-09 2009-10-05 Wiring board and manufacturing method of the same
US13/611,472 US20130000955A1 (en) 2008-10-09 2012-09-12 Wiring board and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008262322A JP5297139B2 (ja) 2008-10-09 2008-10-09 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2010093088A JP2010093088A (ja) 2010-04-22
JP2010093088A5 JP2010093088A5 (ja) 2011-10-13
JP5297139B2 true JP5297139B2 (ja) 2013-09-25

Family

ID=42097843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008262322A Expired - Fee Related JP5297139B2 (ja) 2008-10-09 2008-10-09 配線基板及びその製造方法

Country Status (2)

Country Link
US (2) US8314344B2 (ja)
JP (1) JP5297139B2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5297139B2 (ja) * 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法
WO2012060121A1 (ja) * 2010-11-02 2012-05-10 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
JP6038517B2 (ja) * 2012-07-13 2016-12-07 新光電気工業株式会社 配線基板及びその製造方法
WO2014079478A1 (en) 2012-11-20 2014-05-30 Light In Light Srl High speed laser processing of transparent materials
EP2754524B1 (de) 2013-01-15 2015-11-25 Corning Laser Technologies GmbH Verfahren und Vorrichtung zum laserbasierten Bearbeiten von flächigen Substraten, d.h. Wafer oder Glaselement, unter Verwendung einer Laserstrahlbrennlinie
EP2781296B1 (de) 2013-03-21 2020-10-21 Corning Laser Technologies GmbH Vorrichtung und verfahren zum ausschneiden von konturen aus flächigen substraten mittels laser
US9701563B2 (en) 2013-12-17 2017-07-11 Corning Incorporated Laser cut composite glass article and method of cutting
US20150165560A1 (en) 2013-12-17 2015-06-18 Corning Incorporated Laser processing of slots and holes
US9517963B2 (en) 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
US11556039B2 (en) 2013-12-17 2023-01-17 Corning Incorporated Electrochromic coated glass articles and methods for laser processing the same
US9850160B2 (en) 2013-12-17 2017-12-26 Corning Incorporated Laser cutting of display glass compositions
US9815730B2 (en) 2013-12-17 2017-11-14 Corning Incorporated Processing 3D shaped transparent brittle substrate
US9676167B2 (en) 2013-12-17 2017-06-13 Corning Incorporated Laser processing of sapphire substrate and related applications
US10442719B2 (en) 2013-12-17 2019-10-15 Corning Incorporated Edge chamfering methods
KR102214512B1 (ko) 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
KR102445217B1 (ko) 2014-07-08 2022-09-20 코닝 인코포레이티드 재료를 레이저 가공하는 방법 및 장치
EP3169476A1 (en) 2014-07-14 2017-05-24 Corning Incorporated Interface block; system for and method of cutting a substrate being transparent within a range of wavelengths using such interface block
KR20170028943A (ko) * 2014-07-14 2017-03-14 코닝 인코포레이티드 조정가능한 레이저 빔 촛점 라인을 사용하여 투명한 재료를 처리하는 방법 및 시스템
US10611667B2 (en) 2014-07-14 2020-04-07 Corning Incorporated Method and system for forming perforations
EP3169479B1 (en) 2014-07-14 2019-10-02 Corning Incorporated Method of and system for arresting incident crack propagation in a transparent material
KR102281459B1 (ko) * 2014-11-05 2021-07-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101629435B1 (ko) * 2014-11-10 2016-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10047001B2 (en) 2014-12-04 2018-08-14 Corning Incorporated Glass cutting systems and methods using non-diffracting laser beams
KR20160085171A (ko) * 2015-01-07 2016-07-15 삼성전자주식회사 반도체 장치와, 그를 포함하는 전자 장치 및 반도체 장치를 장착하는 방법
KR20170105562A (ko) 2015-01-12 2017-09-19 코닝 인코포레이티드 다중 광자 흡수 방법을 사용한 열적 템퍼링된 기판의 레이저 절단
CN107922237B (zh) 2015-03-24 2022-04-01 康宁股份有限公司 显示器玻璃组合物的激光切割和加工
CN107666983B (zh) 2015-03-27 2020-10-02 康宁股份有限公司 可透气窗及其制造方法
EP3319911B1 (en) * 2015-07-10 2023-04-19 Corning Incorporated Methods of continuous fabrication of holes in flexible substrate sheets and products relating to the same
JP2017073425A (ja) * 2015-10-05 2017-04-13 日本特殊陶業株式会社 配線基板及びその製造方法
JP2017157739A (ja) * 2016-03-03 2017-09-07 イビデン株式会社 電子部品付き配線板の製造方法
KR102021800B1 (ko) 2016-04-22 2019-09-17 쿄세라 코포레이션 멀티피스 배선기판, 배선기판 및 멀티피스 배선기판의 제조 방법
WO2017192835A1 (en) 2016-05-06 2017-11-09 Corning Incorporated Laser cutting and removal of contoured shapes from transparent substrates
JP6148764B2 (ja) * 2016-05-23 2017-06-14 新光電気工業株式会社 配線基板及びその製造方法
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
EP3490945B1 (en) 2016-07-29 2020-10-14 Corning Incorporated Methods for laser processing
CN110121398B (zh) 2016-08-30 2022-02-08 康宁股份有限公司 透明材料的激光加工
CN109803786B (zh) 2016-09-30 2021-05-07 康宁股份有限公司 使用非轴对称束斑对透明工件进行激光加工的设备和方法
KR102428350B1 (ko) 2016-10-24 2022-08-02 코닝 인코포레이티드 시트형 유리 기판의 레이저 기반 기계 가공을 위한 기판 프로세싱 스테이션
US10752534B2 (en) 2016-11-01 2020-08-25 Corning Incorporated Apparatuses and methods for laser processing laminate workpiece stacks
JP6852404B2 (ja) * 2017-01-06 2021-03-31 大日本印刷株式会社 インターポーザー及びその製造方法、並びに、インターポーザーを備える半導体装置
US10688599B2 (en) 2017-02-09 2020-06-23 Corning Incorporated Apparatus and methods for laser processing transparent workpieces using phase shifted focal lines
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US10626040B2 (en) 2017-06-15 2020-04-21 Corning Incorporated Articles capable of individual singulation
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2004311849A (ja) * 2003-04-09 2004-11-04 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP4337822B2 (ja) * 2004-01-27 2009-09-30 株式会社村田製作所 積層型電子部品の製造方法
JP3987521B2 (ja) 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
JP4689375B2 (ja) * 2005-07-07 2011-05-25 富士通株式会社 積層基板および該積層基板を有する電子機器
JP2007019394A (ja) * 2005-07-11 2007-01-25 Toshiba Corp 半導体パッケージの製造方法及びこの製造方法により形成された半導体パッケージ
TWI294168B (en) * 2006-04-18 2008-03-01 Siliconware Precision Industries Co Ltd Semiconductor package and substrate with array arrangement thereof and method for fabricating the same
JP2008130701A (ja) * 2006-11-20 2008-06-05 Matsushita Electric Ind Co Ltd 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
JP5297139B2 (ja) * 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2010093088A (ja) 2010-04-22
US8314344B2 (en) 2012-11-20
US20130000955A1 (en) 2013-01-03
US20100089631A1 (en) 2010-04-15

Similar Documents

Publication Publication Date Title
JP5297139B2 (ja) 配線基板及びその製造方法
JP5193809B2 (ja) 配線基板及びその製造方法
US9502387B2 (en) Package-on-package structure with through molding via
CN101499445B (zh) 半导体器件及其制造方法
US10045436B2 (en) Printed circuit board and method of manufacturing the same
US8673690B2 (en) Method for manufacturing a semiconductor device and a semiconductor device
EP2399284B1 (en) Semiconductor chip with reinforcement layer
US7867894B2 (en) Method for producing substrate
US8330050B2 (en) Wiring board having heat intercepting member
JP2006294701A (ja) 半導体装置及びその製造方法
KR101067216B1 (ko) 인쇄회로기판 및 이를 구비하는 반도체 패키지
KR102600106B1 (ko) 반도체 패키지의 제조 방법
TWI567894B (zh) 晶片封裝
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
JP2009147053A (ja) 半導体装置及びその製造方法
US20170040247A1 (en) Substrate core with effective through substrate vias and method for making the same
JP2006100666A (ja) 半導体装置及びその製造方法
JP2006156574A (ja) 回路装置およびその製造方法
JP2010283204A (ja) 半導体装置の製造方法
KR20170026372A (ko) 배선 기판의 제조 방법 및 배선 기판
US8836134B2 (en) Semiconductor stacked package and method of fabricating the same
JP2012019022A (ja) 電子部品モジュールの製造方法
JP2006100449A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
CN114256169A (zh) 半导体封装结构及其制备方法
JP4214968B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130614

R150 Certificate of patent or registration of utility model

Ref document number: 5297139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees