KR20160085171A - 반도체 장치와, 그를 포함하는 전자 장치 및 반도체 장치를 장착하는 방법 - Google Patents

반도체 장치와, 그를 포함하는 전자 장치 및 반도체 장치를 장착하는 방법 Download PDF

Info

Publication number
KR20160085171A
KR20160085171A KR1020150002241A KR20150002241A KR20160085171A KR 20160085171 A KR20160085171 A KR 20160085171A KR 1020150002241 A KR1020150002241 A KR 1020150002241A KR 20150002241 A KR20150002241 A KR 20150002241A KR 20160085171 A KR20160085171 A KR 20160085171A
Authority
KR
South Korea
Prior art keywords
semiconductor device
resin
base substrate
circuit board
printed circuit
Prior art date
Application number
KR1020150002241A
Other languages
English (en)
Inventor
김정훈
고영재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150002241A priority Critical patent/KR20160085171A/ko
Priority to US14/948,774 priority patent/US20160197031A1/en
Publication of KR20160085171A publication Critical patent/KR20160085171A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/02—Induction heating
    • H05B6/36—Coil arrangements
    • H05B6/44—Coil arrangements having more than one coil or coil segment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/02—Details
    • H05B3/06—Heater elements structurally combined with coupling elements or holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/20—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater
    • H05B3/22—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible
    • H05B3/26—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor mounted on insulating base
    • H05B3/265—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor mounted on insulating base the insulating base being an inorganic material, e.g. ceramic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/02—Induction heating
    • H05B6/36—Coil arrangements
    • H05B6/362—Coil arrangements with flat coil conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 다양한 실시예에 따른 반도체 장치는, 일면에 반도체 칩이 실장된 베이스 기판; 상기 베이스 기판의 타면에서 제1 영역에 배열된 다수의 솔더 범프들; 상기 베이스 기판의 타면에서 상기 제1 영역과 다른 제2 영역에 형성된 적어도 하나의 수지 홈; 및 상기 수지 홈에 충진된 접합 수지를 포함할 수 있으며, 상기 접합 수지에 의해 전자 장치의 인쇄회로 기판에 장착될 수 있다. 본 발명에 따른 반도체 장치 및 그를 구비하는 전자 장치는 실시예에 따라 다양하게 구현될 수 있다.

Description

반도체 장치와, 그를 포함하는 전자 장치 및 반도체 장치를 장착하는 방법 {SEMICONDUCTOR DEVICE, ELECTRONIC DEVICE INCLUDING THE SAME AND METHOD FOR MOUNTING SEMICONDUCTOR DEVICE}
본 발명의 다양한 실시예는 전자 장치에 관한 것으로서, 예컨대, 반도체 장치를 포함하는 전자 장치 및 반도체 장치를 장착하는 방법에 관한 것이다.
최근, 전자 장치, 예컨대, 이동통신 단말기 등의 기능과 성능이 비약적으로 향상됨과 아울러, 휴대성 등을 확보하기 위해서는 소형, 경량화가 요구될 수 있다. 따라서 전자 장치에 탑재되는 회로 장치들, 예컨대, 어플리케이션 프로세서(Application Processor; AP)나 커뮤니케이션 프로세서(Communication Processor; CP)와 같은 반도체 장치들의 집적도를 높여 소형화시키려는 노력이 지속되고 있다.
이러한 반도체 장치들은, '볼 그리드 어레이(Ball Grid Array; BGA)'라 칭해지는, 솔더 범프들의 배열을 통해 인쇄회로 기판에 장착, 접속될 수 있다. BGA 형 반도체 장치들을 인쇄회로 기판에 장착, 고정함에 있어, 이러한 솔더 범프들만으로 충분한 고정력을 확보하기 어려울 수 있다. 따라서 BGA 형 반도체 장치들을 인쇄회로 기판에 장착한 상태에서, 반도체 장치와 인쇄회로 기판 사이에 접합 수지를 주입, 도포하여 더 안정적으로 고정할 수 있다.
반도체 장치들은 표면 실장 공정을 통해 인쇄회로 기판에 장착될 수 있다. 이러한 표면 실장 공정에서, 고주파 잡음의 영향을 억제하고 방열 성능을 향상시키기 위해, 반도체 장치들을 감싸는 쉴드 캔(shield can)도 인쇄회로 기판에 장착될 수 있다.
반도체 장치와 인쇄회로 기판 사이에 수지를 주입, 도포하기 위해서는, 쉴드 캔의 내부로 노즐을 투입하기 위한 개구들이 형성될 수 있다. 쉴드 캔에 형성된 이러한 개구들은 고주파 잡음을 차단하는 성능을 저하시키며, 방열 성능 또한 저하시킬 수 있다.
하나의 쉴드 캔 내에 복수의 반도체 장치들이 배치되는 경우, 쉴드 캔은 프레임과 커버로 이루어지는, 2-피스(2-pieces) 구조로 제작될 수 있다. 쉴드 캔이 2-피스 구조인 경우, 프레임만 표면 실장 공정에서 인쇄회로 기판에 장착되고, 수지를 주입, 도포한 후, 커버가 프레임에 장착될 수 있다. 쉴드 캔의 프레임은 복수의 반도체 장치들을 서로에 대하여 격리시키는 프레임 축이 배치될 수 있는데, 이러한 프레임 축은 복수의 반도체 장치들의 배치에 있어 설계 자유도를 저하시키고, 수지를 주입, 도포하는데 장애가 될 수 있다. 예컨대, 수지를 주입, 도포하기 위한 노즐이 반도체 장치에 접근할 수 있도록 인쇄회로 기판 상에서 프레임 축과 반도체 장치 사이에 충분한 간격을 확보해야 한다.
따라서 본 발명의 다양한 실시예는 수지를 주입, 도포하는 공정을 수행하지 않더라도 인쇄회로 기판에 안정적으로 장착, 고정될 수 있는 반도체 장치를 포함하는 전자 장치 및 반도체 장치를 장착하는 방법을 제공하고자 한다.
또한, 본 발명의 다양한 실시예는 인쇄회로 기판에 장착하기 용이하고, 고주파 잡음의 차폐와 방열 성능을 개선하는 데 기여할 수 있는 반도체 장치를 포함하는 전자 장치 및 반도체 장치를 장착하는 방법을 제공하고자 한다.
본 발명의 다양한 실시예에 따른 전자 장치는, 인쇄회로 기판; 및 상기 인쇄회로 기판에 장착되는 반도체 장치를 포함하고,
상기 반도체 장치는, 일면의 일 영역에 배열된 다수의 솔더 범프들과, 상기 일면의 타 영역에 형성된 수지 홈과, 상기 수지 홈에 충진된 접합 수지를 포함할 수 있다.
본 발명의 다양한 실시예에 따른 반도체 장치를 장착하는 방법은, 전자 장치의 인쇄회로 기판 상에 반도체 장치를 장착하는 방법으로서,
베이스 기판의 한 면에서 제1 영역에 배열된 다수의 솔더 범프들과, 상기 제1 영역과 다른 제2 영역에 형성된 적어도 하나의 수지 홈과, 상기 수지 홈에 충진된 접합 수지를 포함하는 BGA(Ball Grid Array) 형 반도체 장치(이하, '반도체 장치')를 준비하는 동작(준비 동작);
상기 반도체 장치를 인쇄회로 기판에 장착하는 동작(표면 실장 동작); 및
상기 반도체 장치가 상기 인쇄회로 기판에 장착된 상태에서 가열하는 동작(리플로우 동작)을 포함할 수 있으며,
상기 리플로우 동작에서, 상기 솔더 범프들이 상기 인쇄회로 기판에 융착할 수 있다.
본 발명의 다양한 실시예에 따르면, 전자 장치는 반도체 장치를 구비할 수 있으며,
상기 반도체 장치는, 일면에서 일 영역에 배열된 다수의 솔더 범프들과, 상기 일면의 타 영역에 형성된 수지 홈과, 상기 수지 홈에 충진된 접합 수지를 포함하는 BGA형 반도체 장치로 이루어질 수 있다.
상기와 같은 전자 장치는, BGA 형 반도체 장치를 표면에 실장한 후 솔더 범프를 인쇄회로 기판에 융착하는 리플로우 공정에서, 베이스 기판에 충진된 접합 수지가 베이스 기판을 인쇄회로 기판에 접합시킴으로써, 별도로 수지를 주입, 도포하지 않더라도 안정적으로 인쇄회로 기판에 장착, 고정될 수 있다. 상기와 같은 전자 장치는, 표면 실장 공정에서 상기와 같은 반도체 장치와 함께 인쇄회로 기판에 장착되는 쉴드 캔에 노즐 투입을 위한 개구를 형성할 필요가 없으므로, 쉴드 캔의 고주파 잡음 차폐 성능이나 방열 성능을 향상시킬 수 있다. 또한, 쉴드 캔이 2-피스 구조로 제작되더라도, 반도체 장치들을 서로에 대하여 격리하는 프레임 축의 배치가 용이할 수 있다.
도 1은 본 발명의 다양한 실시예에 따른 BGA 형 반도체 장치를 포함하는 전자 장치를 나타내는 구성도이다.
도 2는 본 발명의 다양한 실시예에 따른 전자 장치에 포함되는 반도체 장치를 나타내는 단면도이다.
도 3은 본 발명의 다양한 실시예에 따른 전자 장치에 포함되는 반도체 장치의 저면을 나타내는 평면도이다.
도 4는 BGA 형 반도체 장치의 저면을 나타내는 평면도이다.
도 5는 본 발명의 다양한 실시예에 따른 전자 장치에 반도체 장치를 장착하는 방법을 나타내는 흐름도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 일부 실시 예를 도면을 참조하여 상세하게 설명한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
'제1', '제2' 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. '및/또는' 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
또한, '전면', '후면', '상면', '하면' 등과 같은 도면에 보이는 것을 기준으로 기술된 상대적인 용어들은 '제1', '제2' 등과 같은 서수들로 대체될 수 있다. '제1', '제2' 등의 서수들에 있어서 그 순서는 언급된 순서나 임의로 정해진 것으로서, 필요에 따라 임의로 변경될 수 있다.
본 발명에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 발명에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 다양한 실시예에 따른 BGA 형 반도체 장치를 나타내는 사시도이다. 도 2는 본 발명의 다양한 실시예에 따른 BGA 형 반도체 장치를 나타내는 단면도로서 도 1의 라인 A-A를 따라 절개한 모습을 도시하고 있다. 도 3은 본 발명의 다양한 실시예에 따른 BGA 형 반도체 장치의 저면을 나타내는 평면도이다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 다양한 실시예에 따른 전자 장치(200)는 인쇄회로 기판(109)과, 상기 인쇄회로 기판(109)에 장착되는 BGA 형 반도체 장치(100)(이하, '반도체 장치'라 함)를 포함할 수 있다. 상기 반도체 장치(100)는 베이스 기판(101), 반도체 칩(102), 접합 수지(115)를 포함할 수 있다. 여기서, '반도체 칩'이라 함은, 각종 전자 장치에 탑재되는 중앙 처리 장치(central processing unit; CPU), 어플리케이션 프로세서(application processor; AP), 커뮤니케이션 프로세서(communication processor), 각종 메모리 칩 등을 구성하는 반도체 소자를 의미할 수 있다. 상기 반도체 칩(102)은 상기 베이스 기판(101)에 실장되어 상기 반도체 장치(100)의 적어도 일부분을 구성할 수 있다.
상기 반도체 칩(102)은 상기 반도체 장치(100)의 일면, 예를 들면, 상기 베이스 기판(101)의 일면에 실장되며, 밀봉 수지(121)로 도포되어 외부 환경으로부터 보호될 수 있다. 상기 반도체 칩(102)은 상기 베이스 기판(101)의 일면에서 적어도 부분적으로 매립될 수 있다. 상기 반도체 장치(100)의 타면, 예컨대, 상기 베이스 기판(101)의 타면에는, 제1 영역(A1)에 다수의 솔더 범프(solder bump)(111)들이 배치될 수 있다. 상기 솔더 범프(111)들의 배열은 다양하게 설정될 수 있으며, 도시되지는 않지만, 상기 솔더 범프(111)들은 상기 베이스 기판(101)에 제공된 전극 패드들 중 하나에 각각 연결될 수 있다. 상기 반도체 칩(102)의 전극들은 각각 와이어 본딩 등에 의해 상기 베이스 기판(101)에 제공된 전극 패드들 중 하나에 연결될 수 있다.
상기 접합 수지(115)는, 상기 반도체 장치(100)의 타면, 예를 들면, 상기 베이스 기판(101)의 타면에서 상기 제1 영역(A1)과 다른 제2의 영역(A2)에 제공될 수 있다. 상기 접합 수지(115)를 수용하기 위해, 상기 반도체 장치(100)의 어느 한 면, 예컨대, 상기 베이스 기판(101)의 타면에는 적어도 하나의 수지 홈(113)이 형성될 수 있다. 본 실시예에서 상기 수지 홈(113)은 상기 솔더 범프(111)들의 배열 주위에 4개, 상기 베이스 기판(101)의 중앙에 1개가 제공된 구성이 예시된다. 상기 접합 수지(115)는, 액체 상태, 고체 상태 또는 겔(gel) 상태로 상기 수지 홈(113)에 충진될 수 있다. 상기 접합 수지(115)가 상기 수지 홈(113)에 각각 충진된 상태에서, 상기 베이스 기판(101)의 타면에는 밀봉 필름(117)이 부착되어 상기 수지 홈(113)을 밀폐할 수 있다. 어떤 실시예에서, 상기 접합 수지(115)가 고체 상태 또는 겔 상태라면 상기 밀봉 필름(117)은 상기 베이스 기판(101)에 부착되지 않을 수 있다.
상기와 같은 반도체 장치(100)는 표면 실장 공정을 통해 상기 전자 장치(200), 예컨대, 인쇄회로 기판(109)에 배치, 장착될 수 있다. 상기 반도체 장치(100)가 상기 인쇄회로 기판(109)에 배치된 상태에서 섭씨 200~350도 범위의 온도, 예컨대, 섭씨 260도 온도까지 가열하는 리플로우(reflow) 공정에서 상기 솔더 범프(111)들이 상기 인쇄회로 기판(109)의 일부 영역(191)에 제공된 도전성 패드들에 융착될 수 있다. 이로써 상기 반도체 장치(100)는 상기 인쇄회로 기판(109)에 장착, 고정됨과 동시에 전기적으로 접속될 수 있다. 한편, 상기 솔더 범프(111)들이 융착하는 과정에서, 상기 밀봉 필름(117)이 파괴되어 액체 상태의 상기 접합 수지(115)가 상기 베이스 기판(101)과 인쇄회로 기판(109)을 접합시킬 수 있다. 상기 수지 홈(113)에 충진된 접합 수지(115)가 고체 또는 겔 상태라면, 리플로우 공정에서 상기 접합 수지(115)가 용해되어 상기 베이스 기판(101)과 인쇄회로 기판(109) 사이로 확산되면서 상기 반도체 장치(100), 예컨대, 상기 베이스 기판(101)을 상기 인쇄회로 기판(109)에 접합시킬 수 있다. 이러한 리플로우 공정 후에는 상기 접합 수지(115)를 경화시키는 경화 공정이 진행될 수 있다.
상기 반도체 장치(100)를 상기 인쇄회로 기판(109)에 장착함에 있어, 상기 베이스 기판(101)과 상기 인쇄회로 기판(109) 사이에 0.05mm의 간격이 형성될 수 있다. 이 경우, 상기 수지 홈(113)에 충진된 접합 수지는, 상기 베이스 기판(101) 타면의 단위 면적(mm^2) 당 0.05cc만큼 제공될 수 있다. 예컨대, 상기 베이스 기판(101)의 타면이 11mm*10mm의 크기라면, 상기 수지 홈(113)에 충진된 접합 수지(115)의 총 부피는 5.5cc 정도일 수 있다. 상기 수지 홈(113)에 충진되는 접합 수지(115)의 전체 부피는 상기 베이스 기판(101)의 크기, 베이스 기판(101)과 인쇄회로 기판(109) 사이의 간격 등을 고려하여 적절하게 설정될 수 있다.
도 4는 BGA 형 반도체 장치의 저면을 나타내는 평면도이다.
앞서 언급한 바와 같이, BGA 형 반도체 장치가 인쇄회로 기판에 장착된 상태에서 수지를 주입, 도포하여 반도체 장치를 인쇄회로 기판에 고정함은 앞서 언급한 바 있다. 도 4를 참조하면, BGA형 반도체 장치(10)에 수지를 도포하는 경우, 베이스 기판(11)의 둘레에서 인쇄회로 기판의 일부 영역에 수지가 도포될 수 있다. 도 4에 도시된 반도체 장치(10)가 상술한 본 발명의 다양한 실시예에 따른 반도체 장치(100)와 동일한 사양(예: 솔더 범프들의 수와 배열이 동일한 경우)이라할 때, 수지를 주입, 도포하여 고정하는 방법에서는, 베이스 기판(11)의 둘레에서 인쇄회로 기판의 일부 영역(15)에 수지가 추가로 도포될 수 있다. 반도체 칩과 솔더 범프(13)의 배열을 위해서는 반도체 장치(10)의 베이스 기판(11)은 10mm*11mm의 크기를 가질 수 있으며, 상기와 같은 크기의 베이스 기판(11)에 상응하는 면적 뿐만 아니라, 인쇄회로 기판의 일면에서 추가로 4mm 폭의 상기 영역(15)에 불필요하게 접합 수지가 도포될 수 있다. 예컨대, 동일한 사양의 반도체 장치를 구성한다고 할 때, 본 발명의 다양한 실시예에 따른 반도체 장치(100)는 10mm*11mm 크기의 베이스 기판(101)에만 접합 수지가 도포될 수 있다. 반면에, 수지를 주입, 도포하는 방법으로 고정되는 반도체 장치(10)는, 노즐이 이동하는 경로를 따라 4mm 정도 폭의 상기 영역(15)에도 수지가 도포될 수 있다. 도 4에 도시된 바와 같이, 상기 영역(15)이 형성된 경우, 그 면적(4mm*(10mm+11mm+4mm))은 대략 100mm^2 정도이다. 베이스 기판(11)과 인쇄회로 기판 사이의 간격과 동일하게 베이스 기판(11)의 둘레에서 상기 영역(15)에 도포된 수지의 두께가 0.05mm라면 대략 5cc 정도의 수지는 실질적으로 소모될 수 있다. 예컨대, BGA 형 반도체 장치(10)는 인쇄회로 기판에 장착, 고정함에 있어, 상기 영역(15)의 면적에 비례하여 수지가 소모될 수 있다.
반면에, 상술한 바와 같이, 본 발명의 다양한 실시예에 따른 반도체 장치(100)는 베이스 기판(101)을 인쇄회로 기판(109)에 접합하는데 필요한 양의 접합 수지(115)를 베이스 기판(101)에 충진하고, 리플로우 공정에서 베이스 기판(101)에 충진된 접합 수지(115)가 베이스 기판(101)과 인쇄회로 기판(109)을 용이하게 접합할 수 있으며, 접합 수지(115)가 불필요하게 소모되는 것을 방지할 수 있다.
또한, 본 발명의 다양한 실시예에 따른 전자 장치(200)는 반도체 장치(100)를 인쇄회로 기판에 실장한 후 별도로 수지를 주입, 도포할 필요가 없기 때문에, 쉴드 캔으로 완전한 차폐 구조를 형성할 수 있다. 따라서 고주파 잡음에 대한 차폐 성능과 방열 성능을 향상시킬 수 있다. 본 발명의 다양한 실시예에 따른 반도체 장치(100)를 차폐하는 쉴드 캔이 프레임과 커버로 이루어지는 2-피스 구조인 경우에도, 쉴드 캔의 프레임을 반도체 장치(100)에 충분히 인접하게 배치할 수 있으므로, 인쇄회로 기판(109)의 집적도를 향상시키거나, 반도체 장치(100), 쉴드 캔 등의 배치에 관한 설계 자유도를 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 다양한 실시예에 따른 반도체 장치는, 일면에 반도체 칩이 실장된 베이스 기판; 상기 베이스 기판의 타면에서 제1 영역에 배열된 다수의 솔더 범프들; 상기 베이스 기판의 타면에서 상기 제1 영역과 다른 제2 영역에 형성된 적어도 하나의 수지 홈; 및 상기 수지 홈에 충진된 접합 수지를 포함할 수 있다.
다양한 실시예에 따르면, 상기 접합 수지는 상기 베이스 기판 타면의 크기와 면적에 비례하여 충진될 수 있다.
다양한 실시예에 따르면, 상기 베이스 기판은 인쇄회로 기판에 장착되며, 상기 접합 수지가 상기 베이스 기판을 상기 인쇄회로 기판에 접합, 고정할 수 있다.
다양한 실시예에 따르면, 상기와 같은 전자 장치는 상기 베이스 기판의 타면에 부착되는 밀봉 필름을 더 포함할 수 있으며, 액체 상태의 상기 접합 수지가 상기 수지 홈에 충진된 후, 상기 밀봉 필름이 부착되어 상기 수지 홈을 밀폐할 수 있다.
다양한 실시예에 따르면, 상기 접합 수지는 고체 상태 또는 겔(gel) 상태로 상기 수지 홈에 충진될 수 있다.
또한, 본 발명의 다양한 실시예에 따른 전자 장치는, 인쇄회로 기판; 및
상기 인쇄회로 기판에 장착되는 반도체 장치를 포함할 수 있으며,
상기 반도체 장치는, 일면의 일 영역에 배열된 다수의 솔더 범프들과, 상기 일면의 타 영역에 형성된 수지 홈과, 상기 수지 홈에 충진된 접합 수지를 포함할 수 있다.
다양한 실시예에 따르면, 상기 반도체 장치는 베이스 기판을 더 포함할 수 있으며, 상기 솔더 범프들과 수지 홈은 각각 상기 베이스 기판의 일면에 형성될 수 있다.
다양한 실시예에 따르면, 상기 접합 수지는 상기 반도체 장치 일면의 면적에 비례하여 충진될 수 있다.
다양한 실시예에 따르면, 상기 접합 수지가 상기 반도체 장치를 상기 인쇄회로 기판에 접합, 고정할 수 있다.
다양한 실시예에 따르면, 상기와 같은 전자 장치는 상기 반도체 장치의 일면에 부착되는 밀봉 필름을 더 포함할 수 있으며, 액체 상태의 상기 접합 수지가 상기 수지 홈에 충진된 후, 상기 밀봉 필름이 부착되어 상기 수지 홈을 밀폐할 수 있다.
다양한 실시예에 따르면, 상기 접합 수지는 고체 상태 또는 겔(gel) 상태로 상기 수지 홈에 충진될 수 있다.
도 5는 본 발명의 다양한 실시예에 따른 BGA 형 반도체 장치를 장착하는 방법을 나타내는 흐름도이다.
본 실시예에 따른 반도체 장치를 장착하는 방법(S)을 설명함에 있어, 반도체 장치 등에 관해서는 도 1 내지 도 3에 도시된 BGA 형 반도체 장치(100)를 참조하여 살펴보기로 한다.
상기 반도체 장치(100)는 표면 실장 공정에 의해 상기 인쇄회로 기판(109)의 일부 영역(191)에 장착될 수 있다. 상기 반도체 장치(100)가 장착되는 영역(191)에는 상기 솔더 범프(111)들과 대응하는 도전성 패드들이 배열될 수 있다.
도 5를 참조하면, 본 발명의 다양한 실시예에 따른 BGA 형 반도체 장치를 장착하는 방법(S)은, 준비 동작(S10), 표면 실장 동작(S20), 리플로우 동작(S30)을 포함할 수 있으며, 실시예에 따라 리플로우 동작(S30)에 이어지는 경화 동작(S40)을 더 포함할 수 있다.
상기 준비 동작(S10)은, 상기 반도체 장치(100)를 준비하는 동작으로서, 상기 반도체 장치(100)는 반도체 칩(102)이 실장된 베이스 기판(101)의 한 면에서 제1 영역(A1)에 배열된 다수의 솔더 범프(111)들, 상기 베이스 기판(101)의 한 면에서 상기 제1 영역(A1)과 다른 제2 영역(A2)에 형성된 적어도 하나의 수지 홈(113), 상기 수지 홈(113)에 충진된 접합 수지(115)를 포함할 수 있다. 예컨대, 상기 준비 동작(S10)은 실질적으로 상기 반도체 장치(100)를 제작하는 동작이라 할 수 있다. 앞서 살펴본 바와 같이, 상기 접합 수지(115)는 액체, 고체 또는 겔 상태로 상기 수지 홈(113)에 충진될 수 있으며, 상기 접합 수지(115)를 충진한 후에는 필요에 따라 밀봉 필름(117)를 부착하여 상기 수지 홈(113)이 밀폐될 수 있다.
상기 표면 실장 동작(S20)은, 상기 반도체 장치(100)를 상기 인쇄회로 기판(109) 상에 배치하는 동작이다. 상기 인쇄회로 기판(109)은 표면 실장 장비의 컨베이어를 통해 이송되며, 상기 인쇄회로 기판(109) 이송 과정에서 상기 반도체 장치(100)가 상기 인쇄회로 기판(109)에 배치될 수 있다. 컨베이어로 투입되는 상기 인쇄회로 기판(109)의 일면, 예컨대, 상기 반도체 장치(100)가 장착되는 영역(191)에는 솔더 페이스트가 도포되어 일시적으로 상기 반도체 장치(100)를 상기 인쇄회로 기판(109)에 부착할 수 있다.
상기 리플로우 동작(S30)은, 상기 반도체 장치(100)가 상기 인쇄회로 기판(109)에 배치, 장착된 상태에서 가열하는 동작으로서, 이 과정에서 상기 솔더 범프(111)들은 대략 섭씨 260도 정도의 온도까지 가열되어 상기 인쇄회로 기판(109)에 배열된 도전성 패드에 융착될 수 있다. 이로써, 상기 반도체 장치(100)는 상기 인쇄회로 기판(109)에 고정될 수 있다. 한편, 상기 솔더 범프(111)들이 융착된 후, 상기 수지 홈(113)에 충진된 접합 수지(115)는 상기 리플로우 동작(S30)에서 액체 상태로 용해되어 상기 베이스 기판(101)과 인쇄회로 기판(109) 사이로 확산될 수 있다. 상기 접합 수지(115)가 이미 액체 상태로 상기 수지 홈(113)에 충진되어 있다면, 상기 리플로우 동작(S30)에서 밀봉 필름(117)이 파괴되면서 접합 수지(115)가 상기 베이스 기판(101)과 인쇄회로 기판(109) 사이로 확산될 수 있다.
상기 리플로우 동작(S30) 후에는 자연 냉각 과정에서 상기 접합 수지(115)가 경화되면서 상기 베이스 기판(101)을 상기 인쇄회로 기판(109)에 완전히 접합시킬 수 있다. 필요하다면, 상기 리플로우 동작(S30) 후 강제 냉각 등을 실시하여 상기 접합 수지(115)를 경화시킬 수 있다.
한편, 상기 베이스 기판(101)에, 예컨대, 상기 수지 홈(113)에 충진되는 접합 수지(115)의 양은 상기 베이스 기판(101)의 크기와 면적, 상기 베이스 기판(101)과 인쇄회로 기판(109) 사이의 간격에 비례할 수 있다. 예를 들어, 상기 베이스 기판(101)과 인쇄회로 기판(109)의 간격이 0.05mm라면, 상기 접합 수지(115)는 상기 베이스 기판(101) 한 면의 단위 면적(mm^2) 당 0.05cc 용량으로 충진될 수 있으며, 이 경우, 상기 베이스 기판(101)의 한 면의 면적이 110mm^2라면, 상기 베이스 기판(101)에 충진된 상기 접합 수지(115)의 총 부피는 대략 5.5cc일 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치에 반도체 장치를 장착하는 방법은, 한 면에서 제1 영역에 배열된 다수의 솔더 범프들과, 상기 제1 영역과 다른 제2 영역에 형성된 적어도 하나의 수지 홈과, 상기 수지 홈에 충진된 접합 수지를 포함하는 반도체 장치(이하, '반도체 장치')를 준비하는 동작(준비 동작); 상기 반도체 장치를 인쇄회로 기판에 장착하는 동작(표면 실장 동작); 및 상기 반도체 장치가 상기 인쇄회로 기판에 장착된 상태에서 가열하는 동작(리플로우 동작)을 포함할 수 있으며, 상기 리플로우 동작에서, 상기 솔더 범프들이 상기 인쇄회로 기판에 융착할 수 있다.
다양한 실시예에 따르면, 상기 리플로우 동작에서, 상기 접합 수지가 상기 베이스 기판과 상기 인쇄회로 기판을 접합시킬 수 있다.
다양한 실시예에 따르면, 상기 리플로우 동작에서 섭씨 200~350도 온도로 가열할 수 있다.
다양한 실시예에 따르면, 상기 준비 동작에서, 상기 접합 수지는 액체 상태, 고체 상태 또는 겔 상태로 상기 수지 홈에 충진될 수 있다.
다양한 실시예에 따르면, 상기 준비 동작에서, 상기 접합 수지가 상기 수지 홈에 충진된 후, 밀봉 필름을 부착하여 상기 수지 홈을 밀폐할 수 있다.
다양한 실시예에 따르면, 상기 리플로우 동작에서, 상기 접합 수지가 액체 상태로 상기 베이스 기판과 인쇄회로 기판 사이로 확산될 수 있다.
다양한 실시예에 따르면, 상기와 같은 방법은, 액체 상태의 상기 접합 수지를 경화시키는 동작을 더 포함할 수 있다.
다양한 실시예에 따르면, 상기 표면 실장 동작에서 상기 접합 수지는, 상기 베이스 기판 타면의 면적 및 상기 베이스 기판과 인쇄회로 기판 사이의 간격에 비례하여 충진될 수 있다.
이와 같이, 본 발명의 다양한 실시예에 따른 BGA 형 반도체 장치를 장착하는 방법은, 리플로우 과정에서 베이스 기판에 충진된 접합 수지가 베이스 기판을 인쇄회로 기판에 접합할 수 있다. 따라서 반도체 장치를 인쇄회로 기판에 안정적으로 접합하기 위한 별도의 수지 주입, 도포 공정이 불필요하여, 반도체 장치를 인쇄회로 기판에 장착하는 공정을 간소화할 수 있다.
이상, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다.
100: BGA 형 반도체 장치 101: 베이스 기판
111: 솔더 범프 113: 수지 홈
115: 접합 수지 102: 반도체 칩

Claims (19)

  1. 반도체 장치에 있어서,
    일면에 반도체 칩이 실장된 베이스 기판;
    상기 베이스 기판의 타면에서 제1 영역에 배열된 다수의 솔더 범프들;
    상기 베이스 기판의 타면에서 상기 제1 영역과 다른 제2 영역에 형성된 적어도 하나의 수지 홈; 및
    상기 수지 홈에 충진된 접합 수지를 포함하는 볼 그리드 어레이(Ball Grid Array; BGA) 형 반도체 장치.
  2. 제1 항에 있어서, 상기 접합 수지는 상기 베이스 기판 타면의 크기와 면적에 비례하여 충진되는 BGA 형 반도체 장치.
  3. 제1 항에 있어서, 상기 베이스 기판은 인쇄회로 기판에 장착되며, 상기 접합 수지가 상기 베이스 기판을 상기 인쇄회로 기판에 접합, 고정하는 BGA 형 반도체 장치.
  4. 제1 항에 있어서,
    상기 베이스 기판의 타면에 부착되는 밀봉 필름을 더 포함하고,
    액체 상태의 상기 접합 수지가 상기 수지 홈에 충진된 후, 상기 밀봉 필름이 부착되어 상기 수지 홈을 밀폐하는 BGA 형 반도체 장치.
  5. 제1 항에 있어서, 상기 접합 수지는 고체 상태 또는 겔(gel) 상태로 상기 수지 홈에 충진된 BGA 형 반도체 장치.
  6. 전자 장치에 BGA 형 반도체 장치를 장착하는 방법에 있어서,
    한 면에서 제1 영역에 배열된 다수의 솔더 범프들과, 상기 제1 영역과 다른 제2 영역에 형성된 적어도 하나의 수지 홈과, 상기 수지 홈에 충진된 접합 수지를 포함하는 반도체 장치(이하, '반도체 장치')를 준비하는 동작(준비 동작);
    상기 반도체 장치를 인쇄회로 기판에 장착하는 동작(표면 실장 동작); 및
    상기 반도체 장치가 상기 인쇄회로 기판에 장착된 상태에서 가열하는 동작(리플로우 동작)을 포함하고,
    상기 리플로우 동작에서, 상기 솔더 범프들이 상기 인쇄회로 기판에 융착하는 방법.
  7. 제6 항에 있어서, 상기 리플로우 동작에서, 상기 접합 수지가 상기 베이스 기판과 상기 인쇄회로 기판을 접합시키는 방법.
  8. 제6 항에 있어서, 상기 리플로우 동작에서 섭씨 200~350도 온도로 가열하는 방법.
  9. 제6 항에 있어서, 상기 준비 동작에서, 상기 접합 수지는 액체 상태, 고체 상태 또는 겔 상태로 상기 수지 홈에 충진되는 방법.
  10. 제6 항에 있어서, 상기 준비 동작에서, 상기 접합 수지가 상기 수지 홈에 충진된 후, 밀봉 필름을 부착하여 상기 수지 홈을 밀폐하는 방법.
  11. 제6 항에 있어서, 상기 리플로우 동작에서, 상기 접합 수지가 액체 상태로 상기 베이스 기판과 인쇄회로 기판 사이로 확산되는 방법.
  12. 제11 항에 있어서,
    액체 상태의 상기 접합 수지를 경화시키는 동작을 더 포함하는 방법.
  13. 제6 항에 있어서, 상기 표면 실장 동작에서 상기 접합 수지는, 상기 베이스 기판 타면의 면적 및 상기 베이스 기판과 인쇄회로 기판 사이의 간격에 비례하여 충진되는 방법.
  14. 전자 장치에 있어서,
    인쇄회로 기판; 및
    상기 인쇄회로 기판에 장착되는 반도체 장치를 포함하고,
    상기 반도체 장치는, 일면의 일 영역에 배열된 다수의 솔더 범프들과, 상기 일면의 타 영역에 형성된 수지 홈과, 상기 수지 홈에 충진된 접합 수지를 포함하는 전자 장치.
  15. 제14 항에 있어서, 상기 반도체 장치는 베이스 기판을 더 포함하고,
    상기 솔더 범프들과 수지 홈은 각각 상기 베이스 기판의 일면에 형성된 전자 장치.
  16. 제14 항에 있어서, 상기 접합 수지는 상기 반도체 장치 일면의 면적에 비례하여 충진되는 전자 장치.
  17. 제14 항에 있어서, 상기 접합 수지가 상기 반도체 장치를 상기 인쇄회로 기판에 접합, 고정하는 전자 장치.
  18. 제14 항에 있어서,
    상기 반도체 장치의 일면에 부착되는 밀봉 필름을 더 포함하고,
    액체 상태의 상기 접합 수지가 상기 수지 홈에 충진된 후, 상기 밀봉 필름이 부착되어 상기 수지 홈을 밀폐하는 전자 장치.
  19. 제14 항에 있어서, 상기 접합 수지는 고체 상태 또는 겔(gel) 상태로 상기 수지 홈에 충진된 전자 장치.
KR1020150002241A 2015-01-07 2015-01-07 반도체 장치와, 그를 포함하는 전자 장치 및 반도체 장치를 장착하는 방법 KR20160085171A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150002241A KR20160085171A (ko) 2015-01-07 2015-01-07 반도체 장치와, 그를 포함하는 전자 장치 및 반도체 장치를 장착하는 방법
US14/948,774 US20160197031A1 (en) 2015-01-07 2015-11-23 Semiconductor device, electronic device including the same, and method of mounting semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150002241A KR20160085171A (ko) 2015-01-07 2015-01-07 반도체 장치와, 그를 포함하는 전자 장치 및 반도체 장치를 장착하는 방법

Publications (1)

Publication Number Publication Date
KR20160085171A true KR20160085171A (ko) 2016-07-15

Family

ID=56286885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150002241A KR20160085171A (ko) 2015-01-07 2015-01-07 반도체 장치와, 그를 포함하는 전자 장치 및 반도체 장치를 장착하는 방법

Country Status (2)

Country Link
US (1) US20160197031A1 (ko)
KR (1) KR20160085171A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203803741U (zh) * 2014-03-04 2014-09-03 华为终端有限公司 辅助点胶装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002103793A1 (fr) * 2001-06-07 2002-12-27 Renesas Technology Corp. Dispositif a semi-conducteurs et procede de fabrication associe
JP5297139B2 (ja) * 2008-10-09 2013-09-25 新光電気工業株式会社 配線基板及びその製造方法
JP5310252B2 (ja) * 2009-05-19 2013-10-09 パナソニック株式会社 電子部品実装方法および電子部品実装構造

Also Published As

Publication number Publication date
US20160197031A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
US8552539B1 (en) Shielded package having shield lid
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
KR100734816B1 (ko) 전자 소자 캐리어를 위한 최적화된 덮개의 장착
JP4910439B2 (ja) 半導体装置
US10624214B2 (en) Low-profile space-efficient shielding for SIP module
JP2007067407A (ja) 後面接地型フリップチップ半導体パッケージ
KR20080023996A (ko) 반도체 패키지
CN111244067B (zh) 半导体封装、具有封装内隔室屏蔽的半导体封装及其制作方法
KR101070814B1 (ko) 반도체패키지 및 그 제조방법
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
CN110911362A (zh) 半导体装置
WO2006080048A1 (ja) 半導体装置
CN104134651A (zh) 半导体装置
JP2009283828A (ja) 半導体装置および半導体装置の製造方法
KR20140083084A (ko) 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법
KR20100117810A (ko) 전자 소자 패키지 및 그 제조 방법
US20100155111A1 (en) Mounting structure
KR20160085171A (ko) 반도체 장치와, 그를 포함하는 전자 장치 및 반도체 장치를 장착하는 방법
KR20180023488A (ko) 반도체 패키지 및 반도체 패키지 제조방법
US20160247775A1 (en) Chip packaging strcutre and manufaturing method thereof
KR20150076816A (ko) 전자 부품 모듈
KR20080074468A (ko) 초음파를 이용한 반도체 칩의 표면실장방법
JP4765233B2 (ja) 半導体パッケージの実装構造および半導体パッケージの実装方法
KR20160082286A (ko) 전자 부품 모듈 및 이의 제조 방법
JP2001210778A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid