KR101070814B1 - 반도체패키지 및 그 제조방법 - Google Patents

반도체패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101070814B1
KR101070814B1 KR1020100052401A KR20100052401A KR101070814B1 KR 101070814 B1 KR101070814 B1 KR 101070814B1 KR 1020100052401 A KR1020100052401 A KR 1020100052401A KR 20100052401 A KR20100052401 A KR 20100052401A KR 101070814 B1 KR101070814 B1 KR 101070814B1
Authority
KR
South Korea
Prior art keywords
ground
semiconductor
substrate
layer
shielding
Prior art date
Application number
KR1020100052401A
Other languages
English (en)
Inventor
유도재
권영도
강준석
이창배
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100052401A priority Critical patent/KR101070814B1/ko
Priority to US12/892,032 priority patent/US9209101B2/en
Application granted granted Critical
Publication of KR101070814B1 publication Critical patent/KR101070814B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체패키지 및 그 제조방법이 개시된다. 접지회로가 형성되어 있으며, 일면에 반도체칩이 실장된 기판, 기판의 타면에 형성되어 있으며 접지회로와 연결된 도전성의 접지층, 반도체칩이 실장된 기판 및 접지층을 밀봉시키는 몰딩부, 몰딩부을 커버하고 있으며 접지층과 연결된 도전성의 차폐부를 포함하는 반도체패키지는, 전체가 몰딩된 구조에서도 차폐를 위한 접지 연결이 가능할 수 있으며, 2중의 차폐구조가 형성되어 차폐능력이 향상될 수 있다.

Description

반도체패키지 및 그 제조방법{Semiconductor package and method for manufacturing the same}
본 발명은 반도체패키지 및 그 제조방법에 관한 것이다.
일반적으로, 반도체패키지에 실장된 반도체칩에서는 전자파가 발생된다. 전자파는 다른 반도체칩을 교란시키거나 신호전달의 효율을 저하시킬 뿐만 아니라, 인체에도 유해하다. 이에 따라, 반도체패키지를 도전성의 차폐부재로 커버하는 차폐기술이 개발되었다.
한편, 전자기기가 소형화 박형화됨에 따라, 전자기기에 사용되는 반도체패키지도 소형화 및 박형화되고 있다. 이에 따라, 소형화된 반도체패키지를 보호하고 핸들링을 용이하게 하기 위하여, 반도체패키지 전체를 몰딩시키는 방법이 연구되고 있다.
그런데, 반도체패키지 전체를 몰딩하고자 할 때에는, 차폐를 위한 접지기술도 고려되어야 하나 현재까지는 전체가 몰딩된 반도체패키지에 대한 접지기술이 개발되지 않은 어려움이 있다. 즉, 전자파 차폐를 위해서는 차폐부재와 접지회로는 연결되어야 하는데, 전체가 몰딩된 반도체패키지에서도 차폐부재와 접지회로의 연결경로를 확보하기 어려운 문제도 발생하고 있다.
또한, 종래의 차폐기술은 반도체패키지의 외부로 발산되거나 외부에서 침투하는 전자파를 차단할 수 있으나, 반도체패키지 내부의 반도체칩 간의 전자파는 차단하지 못하는 문제도 있다.
본 발명은 전체가 몰딩된 구조에서도 차폐를 위한 접지 연결이 가능한 반도체패키지 및 그 제조방법을 제공하는 것이다.
또한, 본 발명은 반도체패키지의 내부에 실장된 반도체칩 간에도 전자파를 차단하는 반도체패키지 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 접지회로가 형성되어 있으며, 일면에 반도체칩이 실장된 기판, 상기 기판의 타면에 형성되어 있으며, 상기 접지회로와 연결된 도전성의 접지층, 상기 반도체칩이 실장된 기판 및 상기 접지층을 밀봉시키는 몰딩부, 상기 몰딩부을 커버하고 있으며, 상기 접지층과 연결된 도전성의 차폐부를 포함하는 반도체패키지가 제공된다.
상기 기판의 접지회로 및 상기 차폐부와 연결된 접지패턴을 구비하고 있으며, 상기 차폐부의 외부로 연결된 접속부를 더 포함할 수 있다.
상기 반도체칩의 상면에 형성되어 있으며, 상기 접지회로와 연결된 반도체 차폐층을 더 포함할 수 있다.
상기 반도체 차폐층은 상기 차폐부와 연결될 수 있다.
상기 차폐부와 상기 반도체 차폐층을 연결하는 도전성의 포스트를 더 포함할 수 있다.
상기 반도체 차폐층과 상기 접지회로는 와이어본딩으로 연결될 수 있다.
상기 접지회로와 연결된 접지전극을 구비한 전자소자를 더 포함하고, 상기 접지전극은 상기 차폐부와 연결될 수 있다.
또한, 본 발명의 다른 측면에 따르면, 접지회로가 형성되어 있으며, 일면에 반도체칩이 실장된 기판을 제공하는 단계, 상기 기판의 타면에 상기 접지회로와 연결된 도전성의 접지층을 형성하는 단계, 상기 반도체칩이 실장된 기판 및 상기 접지층이 밀봉되도록 몰딩부를 형성하는 단계, 상기 몰딩부를 커버하며, 상기 접지층과 연결된 도전성의 차폐부를 형성하는 단계를 포함하는 반도체패키지 제조방법이 제공된다.
상기 접지층을 형성하는 단계는, 상기 기판의 타면에 접지회로를 노출시키는 비아홀을 형성하는 단계, 상기 기판의 타면에 도전성 물질을 도포하여, 상기 접지회로와 연결된 도전성의 접지층을 형성하는 단계를 포함할 수 있다.
상기 차폐부 형성단계는, 상기 몰딩부에 상기 반도체 차폐층이 노출되는 관통홀을 형성하는 단계, 상기 몰딩부에 도전성 물질을 도포하여, 상기 접지층과 연결된 도전성의 차폐부를 형성하는 단계를 포함할 수 있다.
상기 접지층에 도전성 포스트를 형성하는 단계를 더 포함하고, 상기 차폐부 형성단계는, 상기 도전성 포스트와 연결된 차폐부를 형성하는 단계를 포함할 수 있다.
상기 반도체칩의 상면에 반도체 차폐층을 형성하는 단계, 상기 반도체 차폐층과 상기 접지회로를 연결하는 단계를 더 포함할 수 있다.
상기 차폐부 형성단계는, 상기 반도체 차폐층과 연결된 차폐부를 형성할 수 있다.
상기 접지회로 연결단계는, 상기 반도체 차폐층과 상기 접지회로를 와이어 본딩으로 연결하는 단계를 포함할 수 있다.
접속부의 접지패턴이 상기 접지회로와 연결되도록, 상기 기판에 상기 접속부를 결합시키는 단계를 더 포함하고, 상기 차폐부 형성단계는, 상기 접지패턴과 연결된 차폐부를 형성할 수 있다.
본 발명에 따르면, 전체가 몰딩된 반도체패키지에서도 차폐를 위한 접지 연결이 가능할 수 있다.
또한, 반도체칩 각각에도 차폐층이 형성되어 반도체칩 간에도 차폐가 이루질 수 있다.
또한, 반도체패키지에 2중의 차폐구조가 형성되어 차폐능력이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체패키지를 나타낸 단면도.
도 2는 본 발명의 다른 실시예 따른 반도체패키지 제조방법을 나타낸 순서도.
도 3 내지 도 8은 본 발명의 다른 실시예 따른 반도체패키지 제조방법을 설명하는 단면도.
이하에서 본 발명의 실시예를 첨부도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체패키지를 나타낸 단면도이다.
본 발명의 일 실시예에 따른 반도체패키지는, 기판(10), 접지층(30), 몰딩부(40) 및 차폐부(50)를 포함한다.
기판(10)은 반도체칩(20)이 실장된 부분으로, 기판(10)에는 반도체칩(20)에 연결된 회로패턴 및 차폐에 필요한 접지회로(15)가 형성되어 있다. 그리고, 반도체칩(20)은 각종 소자들이 집적되어 소정의 기능을 수행하는 전자부품이다.
본 실시예에서는 기판(10)의 일면에 반도체칩(20)이 실장되며, 접지회로(15)는 접지연결에 필요한 접지패드(16, 17, 18, 19)를 포함한다.
접지층(30)은 후술할 차폐부(50)를 접지 연결시키는 경로를 형성하는 부분으로, 반도체칩(20)에서 발생되어 기판(10)의 타면으로 방출되는 전자파를 차단하는 역할도 한다. 이를 위해, 접지층(30)은 금속 등의 도전성 물질로 이루어지며, 기판(10)의 타면에 형성되고 접지회로(15)와 연결된다. 이에 따라, 차폐부(50)가 기판(10)의 타면으로만 연결되면 바로 접지 연결이 이루어질 수 있다. 즉, 전체가 몰딩된 반도체패키지에서도 차폐부(50)의 접지 연결이 용이해질 수 있다.
또한, 접지층(30)은 차폐부(50)와 더불어 2중의 차폐구조를 형성하여 차폐능력을 향상시킬 수 있다.
구체적으로, 본 실시예의 접지층(30)은 기판(10)의 타면에 도전성 물질이 도포되어 경화된 형태이거나 도전성의 필름이 부착된 형태일 수 있다. 또한, 접지층(30)은 기판(10)의 타면에 형성된 비아(32)를 통하여 기판(10)의 접지회로(15)와 연결될 수 있다.
몰딩부(40)는 반도체칩(20)이 실장된 기판(10) 및 접지층(30)을 밀봉시키는 부분이다.
구체적으로, 일면에 반도체칩(20)이 실장되며 타면에 접지층(30)이 형성된 기판(10)을 몰딩수지에 담그거나 몰딩틀에 넣고 몰딩수지를 채우는 방법 등으로 밀봉시켜서, 기판(10) 및 반도체칩(20)을 커버하여 보호하는 몰딩부(40)를 형성할 수 있다.
이 때, 본 실시예에서는 전체가 몰딩된 기판(10)과 다른 부품을 연결시키는 접속부(60)를 더 포함할 수 있다. 접속부(60)는 커넥터와 같은 형태로 기판(10)의 회로패턴과 연결되어 있으며, 몰딩부(40) 및 차폐부(50)의 외부로 연장될 수 있다. 또한, 접속부(60)는 반도체패키지의 외부에 형성된 단자형태로서, 단자의 일단부가 몰딩부(40) 내측으로 연장되어 기판(10)과 연결되어 있을 수 있다.
차폐부(50)는 외부의 부품과 반도체패키지 사이에 전자파의 입출을 차단하는 부분이다. 이를 위해, 차폐부(50)는 금속 등의 도전성 물질로 이루어지며 몰딩부(40)를 커버하고 있다. 그리고, 차폐부(50)는 접지회로(15)와 연결된 접지층(30)과도 연결된다.
특히, 본 실시예의 차폐부(50)는 기판(10)의 타면에 넓게 형성된 접지층(30)을 통하여 접지 연결이 됨으로써, 접지할 공간의 확보가 용이하다.
구체적으로, 본 실시예의 차폐부(50)는 몰딩부(40) 상에 도전성 물질이 도포되어 형성될 수 있다. 또한, 차폐부(50)는 접지층(30)에 연결된 도전성 포스트(52)에 연결됨으로써 접지층(30)에 연결될 수 있다.
이 때, 차폐부(50)의 균일한 접지 연결을 제공하기 위하여, 접속부(60)는 기판(10)의 접지회로(15) 및 차폐부(50)와 연결된 접지패턴(65)을 구비할 수 있다. 본 실시예에서 접지패턴(65)에는 접지회로(15) 및 차폐부(50)와 각각 결합된 한 쌍의 패드(66, 67)가 형성된다.
한편, 본 실시예의 반도체패키지는 차폐능력의 향상과 균일한 접지 연결을 위하여, 반도체칩(20)의 상면에 형성되어 있으며 접지회로(15)와 연결된 반도체 차폐층(25)을 더 포함할 수 있다.
반도체 차폐층(25)은 반도체칩(20)에서 발생된 전자파를 차단시킨다. 그리고, 반도체 차폐층(25)은 차폐부(50)를 접지 연결시킬 수도 있다. 이를 위해, 반도체 차폐층(25)은 금속 등의 도전성 물질로 이루어지며, 반도체칩(20)의 상면에 형성되고 접지회로(15)와 연결된다. 이에 따라, 반도체칩(20)에서 발생된 전자파는 1차적으로 반도체 차폐층(125)에 의해 차단되어서, 인접한 다른 반도체칩에 전자파가 전달되는 것을 차단할 수 있다. 즉, 반도체패키지 내부의 반도체칩 간에도 차폐가 이루질 수 있다.
또한, 반도체 차폐층(25)에는 후술할 차폐부(50)가 연결될 수 있어서 차폐부(50)를 접지 연결시킬 수 있으며, 반도체 차폐층(25)은 차폐부(50)와 더불어 2중의 차폐구조를 형성하여 차폐능력을 향상시킬 수 있다.
또한, 반도체 차폐층(25)에 의해 반도체칩(20)의 한쪽 면에는 넓은 그라운드 영역이 형성되므로, 반도체칩(20)에 안정적인 그라운드를 제공할 수도 있다.
구체적으로, 본 실시예의 반도체 차폐층(25)은 반도칩의 상면에 적층되어 경화된 페이스트 형태이거나 부착되는 도전성의 필름 형태일 수 있다. 그리고, 반도체 차폐층(25)은 접지회로(15)의 접지패드(17)와 와이어 본딩으로 연결될 수 있다. 여기서, 반도체 차폐층(25)과 접지회로(15)의 연결은 와이어 본딩에 한정되지 않고 공지의 다양한 연결방법으로 연결될 수 있다.
또한, 반도체 차폐층(25)은 반도체칩(20)의 일부로서, 반도체칩(20)의 상면에 일체로 형성될 수 있다. 이 때, 반도체 차폐층(25)과 접지패드의 연결은 반도체칩(20)의 내부회로를 통하여 이루어질 수 있다.
또한, 차폐부(50)에 더욱 균일한 접지를 위하여, 차폐부(50)는 전자소자(70)의 접지전극(72)과 연결될 수 있다. 즉, 기판(10)에 접지회로(15)와 연결된 접지전극(72)을 구비한 전자소자(70)가 있으면, 차폐부(50)는 전자소자(70)의 접지전극(72)과도 연결될 수 있다.
다음으로, 본 발명의 다른 실시예 따른 반도체패키지 제조방법을 설명한다.
도 2는 본 발명의 다른 실시예 따른 반도체패키지 제조방법을 나타낸 순서도이고, 도 3 내지 도 8은 본 발명의 다른 실시예 따른 반도체패키지 제조방법을 설명하는 단면도이다.
본 실시예 따른 반도체패키지 제조방법은, 기판 제공단계(S110), 접지층 형성단계(S120), 몰딩부 형성단계(S130) 및 차폐부 형성단계(S140)를 포함한다.
기판 제공단계(S110)에서는, 접지회로(115)가 형성되어 있으며 반도체칩(120)이 실장된 기판(110)을 제공한다.
기판(110)은 반도체칩(120)이 실장된 부분으로, 기판(110)에는 반도체칩(120)에 연결된 회로패턴 및 차폐에 필요한 접지회로(115)가 형성되어 있다. 그리고, 반도체칩(120)은 각종 소자들이 집적되어 소정의 기능을 수행하는 부품으로, 본 실시예의 반도체패키지에서는 기판(110)의 일면에 실장된다.
도 3에 나타난 바와 같이, 본 실시예에서는 기판(110)의 일면에 반도체칩(120)이 실장되며, 접지회로(115)는 접지연결에 필요한 접지패드(116, 117, 118)를 포함한다.
한편, 본 실시예에서는 차폐능력의 향상과 균일한 접지 연결을 위하여, 반도체칩(120)의 상면에 도전성의 반도체 차폐층(125)을 형성할 수 있다. 반도체 차폐층(125)은 금속 등의 도전성 물질로 이루어지며, 반도체칩(120)의 상면에 형성되고 접지회로(115)와 연결된다. 이에 따라, 반도체칩(120)에서 발생된 전자파는 1차적으로 반도체 차폐층(125)에 의해 차단되어서, 인접한 다른 반도체칩(120)에 전자파가 전달되는 것을 차단할 수 있다. 즉, 반도체패키지 내부의 반도체칩(120) 간에도 차폐가 이루질 수 있다.
도 3에 나타난 바와 같이, 본 실시예의 반도체 차폐층(125)은 반도칩의 상면에 페이스트 형태로 적층되어 경화될 수 있다. 또한, 반도체 차폐층(125)은 반도칩의 상면에 도전성의 필름 형태로 부착될 수 있다.
이 때, 본 실시예에서는 반도체 차폐층(125)은 접지회로(115)의 접지패드(117)와 와이어 본딩으로 연결될 수 있다. 그러나, 반도체 차폐층(125)과 접지회로(115)의 연결은 와이어 본딩에 한정되지 않고 공지의 다양한 연결방법으로 연결될 수 있다.
또한, 본 실시예에서 기판(110)에는 기판(110)과 다른 부품을 연결시키는 접속부(160)가 추가로 연결될 수 있다. 도 4에 나타난 바와 같이, 접속부(160)는 접지패턴(165)의 패드(166)가 접지회로(115)와 연결되도록 기판(110)에 결합되고, 몰딩부(140) 및 차폐부(150)의 외부로 연장될 수 있다.
접지층 형성단계(S120)에서는, 기판(110)의 타면에 접지회로(115)와 연결된 도전성의 접지층(130)을 형성한다. 접지층(130)은 차폐부(150)를 접지 연결시키는 경로를 형성하는 부분으로, 반도체칩(120)에서 발생된 전자파를 차단하는 역할도 한다. 이를 위해, 접지층(130)은 금속 등의 도전성 물질로 이루어지며, 기판(110)의 타면에 형성되고 접지회로(115)와 연결된다. 이에 따라, 차폐부(150)가 기판(110)의 타면으로만 연결되면 바로 접지 연결이 이루어질 수 있다. 즉, 전체가 몰딩된 반도체패키지에서도 차폐부(150)의 접지 연결이 용이해질 수 있다.
또한, 접지층(130)은 차폐부(150)와 더불어 2중의 차폐구조를 형성하여 차폐능력을 향상시킬 수 있다.
도 5에 나타난 바와 같이, 본 실시예의 접지층(130)은 기판(110)의 타면에 도전성 물질이 도포되어 경화된 형태이거나 도전성의 필름이 부착된 형태일 수 있다. 또한, 접지층(130)은 기판(110)의 타면에 형성된 비아(132)를 통하여 기판(110)의 접지회로(115)와 연결될 수 있다.
구체적으로, 본 실시예에서는 기판(110)의 타면에 접지회로(115)를 노출시키는 비아홀을 형성한 후에, 기판(110)의 타면에 도전성 물질을 도포하여 접지회로(115)와 연결된 도전성의 접지층(130)을 형성한다.
몰딩부 형성단계(S130)에서는, 반도체칩(120)이 실장된 기판(110) 및 접지층(130)이 밀봉되도록 몰딩부(140)를 형성한다.
구체적으로, 일면에 반도체칩(120)이 실장되며 타면에 접지층(130)이 형성된 기판(110)을 몰딩수지에 담그거나 몰딩틀에 넣고 몰딩수지를 채우는 방법 등으로 밀봉시켜서, 기판(110) 및 반도체칩(120)을 커버하여 보호하는 몰딩부(140)를 형성할 수 있다.
차폐부 형성단계(S140)에서는, 몰딩부(140)를 커버하며, 접지층(130)과 연결된 도전성의 차폐부(150)를 형성한다. 차폐부(150)는 외부의 부품과 반도체패키지 사이에 전자파의 입출을 차단하는 부분으로, 차폐부(150)는 금속 등의 도전성 물질로 이루어지며 몰딩부(140)를 커버하고 있고, 차폐부(150)는 접지회로(115)와 연결된 접지층(130)과 연결된다.
특히, 본 실시예의 차폐부(150)는 기판(110)의 타면에 넓게 형성된 접지층(130)을 통하여 접지 연결이 됨으로써, 접지할 공간의 확보가 용이하다.
도 7에 나타난 바와 같이, 본 실시예에서는 차폐부(150)의 접지 연결을 위하여, 몰딩부(140)에 접지층(130)이 노출되는 관통홀(142)을 형성할 수 있다. 그리고, 도 8에 나타난 바와 같이, 몰딩부(140)에 도전성 물질을 도포하여 관통홀(142)에 도전성 포스트(152)를 형성하여, 접지층(130)과 연결된 차폐부(150)를 형성할 수 있다.
이 때, 몰딩부(140)에 반도체 차폐층(125)이 노출되는 관통홀(144)을 같이 형성함으로써, 몰딩부(140)에 도전성 물질이 도포되어 차폐부(150)가 형성될 때 관통홀(144)에 형성된 도전성 포스트(154)를 통하여 반도체 차폐층(125)과 차폐부(150)가 연결될 수 있다.
또한, 접지층(130)에 별도의 도전성 포스트를 형성한 후에 몰딩하고, 도전성 포스트와 연결된 차폐부(150)를 형성할 수도 있다.
한편, 차폐부(150)의 더욱 균일한 접지 연결을 제공하기 위하여, 접속부(160)의 접지패턴(165)은 차폐부(150)와 연결될 수 있다. 도 8에 나타난 바와 같이, 접지패턴(165)의 패드(167)가 차폐부(150)와 결합됨으로써 차폐부(150)와 접속부(160)의 접지패턴(165)이 연결될 수 있다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
10, 110: 기판
15, 115: 접지회로
20, 120: 반도체칩
25, 125: 반도체 차폐층
30, 130: 접지층
40, 140: 몰딩부
50, 150: 차폐부
60, 160: 접속부
65, 165: 접지패턴
70: 전자소자

Claims (15)

  1. 접지회로가 형성되어 있으며, 일면에 반도체칩이 실장된 기판;
    상기 기판의 타면에 형성되어 있으며, 상기 접지회로와 연결된 도전성의 접지층;
    상기 반도체칩이 실장된 기판 및 상기 접지층을 밀봉시키는 몰딩부; 및
    상기 몰딩부을 커버하고 있으며, 상기 접지층과 연결된 도전성의 차폐부를 포함하는 반도체패키지.
  2. 제1항에 있어서,
    상기 기판의 접지회로 및 상기 차폐부와 연결된 접지패턴을 구비하고 있으며, 상기 차폐부의 외부로 연결된 접속부를 더 포함하는 반도체패키지.
  3. 제1항에 있어서,
    상기 반도체칩의 상면에 형성되어 있으며, 상기 접지회로와 연결된 반도체 차폐층을 더 포함하는 반도체패키지.
  4. 제3항에 있어서,
    상기 반도체 차폐층은 상기 차폐부와 연결된 것을 특징으로 하는 반도체패키지.
  5. 제4항에 있어서,
    상기 차폐부와 상기 반도체 차폐층을 연결하는 도전성의 포스트를 더 포함하는 반도체패키지.
  6. 제3항에 있어서,
    상기 반도체 차폐층과 상기 접지회로는 와이어본딩으로 연결된 것을 특징으로 하는 반도체패키지.
  7. 제1항에 있어서,
    상기 접지회로와 연결된 접지전극을 구비한 전자소자를 더 포함하고,
    상기 접지전극은 상기 차폐부와 연결된 것을 특징으로 하는 반도체패키지.
  8. 접지회로가 형성되어 있으며, 일면에 반도체칩이 실장된 기판을 제공하는 단계;
    상기 기판의 타면에 상기 접지회로와 연결된 도전성의 접지층을 형성하는 단계;
    상기 반도체칩이 실장된 기판 및 상기 접지층이 밀봉되도록 몰딩부를 형성하는 단계; 및
    상기 몰딩부를 커버하며, 상기 접지층과 연결된 도전성의 차폐부를 형성하는 단계를 포함하는 반도체패키지 제조방법.
  9. 제8항에 있어서,
    상기 접지층을 형성하는 단계는,
    상기 기판의 타면에 접지회로를 노출시키는 비아홀을 형성하는 단계; 및
    상기 기판의 타면에 도전성 물질을 도포하여, 상기 접지회로와 연결된 도전성의 접지층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체패키지 제조방법.
  10. 제8항에 있어서,
    상기 차폐부 형성단계는,
    상기 몰딩부에 상기 반도체 차폐층이 노출되는 관통홀을 형성하는 단계; 및
    상기 몰딩부에 도전성 물질을 도포하여, 상기 접지층과 연결된 도전성의 차폐부를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체패키지 제조방법.
  11. 제8항에 있어서,
    상기 접지층에 도전성 포스트를 형성하는 단계를 더 포함하고,
    상기 차폐부 형성단계는,
    상기 도전성 포스트와 연결된 차폐부를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체패키지 제조방법.
  12. 제8항에 있어서,
    상기 반도체칩의 상면에 반도체 차폐층을 형성하는 단계; 및
    상기 반도체 차폐층과 상기 접지회로를 연결하는 단계를 더 포함하는 반도체패키지 제조방법.
  13. 제12항에 있어서,
    상기 차폐부 형성단계는,
    상기 반도체 차폐층과 연결된 차폐부를 형성하는 것을 특징으로 하는 반도체패키지 제조방법.
  14. 제12항에 있어서,
    상기 접지회로 연결단계는,
    상기 반도체 차폐층과 상기 접지회로를 와이어 본딩으로 연결하는 단계를 포함하는 것을 특징으로 하는 반도체패키지 제조방법.
  15. 제8항에 있어서,
    접속부의 접지패턴이 상기 접지회로와 연결되도록, 상기 기판에 상기 접속부를 결합시키는 단계를 더 포함하고,
    상기 차폐부 형성단계는,
    상기 접지패턴과 연결된 차폐부를 형성하는 것을 특징으로 하는 반도체패키지 제조방법.
KR1020100052401A 2010-06-03 2010-06-03 반도체패키지 및 그 제조방법 KR101070814B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100052401A KR101070814B1 (ko) 2010-06-03 2010-06-03 반도체패키지 및 그 제조방법
US12/892,032 US9209101B2 (en) 2010-06-03 2010-09-28 Semiconductor package with a conductive shielding member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100052401A KR101070814B1 (ko) 2010-06-03 2010-06-03 반도체패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101070814B1 true KR101070814B1 (ko) 2011-10-06

Family

ID=45032435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100052401A KR101070814B1 (ko) 2010-06-03 2010-06-03 반도체패키지 및 그 제조방법

Country Status (2)

Country Link
US (1) US9209101B2 (ko)
KR (1) KR101070814B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190003293A (ko) * 2017-06-30 2019-01-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120228751A1 (en) * 2011-03-07 2012-09-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
TWI446514B (zh) * 2012-06-14 2014-07-21 矽品精密工業股份有限公司 半導體封裝件及其製法
CN104218030B (zh) * 2013-05-31 2017-09-26 日月光半导体制造股份有限公司 堆叠式多封装模块及其制造方法
CN106816431B (zh) * 2015-11-30 2019-08-30 讯芯电子科技（中山）有限公司 一种电磁屏蔽封装结构及其制造方法
US11018040B2 (en) * 2019-06-19 2021-05-25 Amkor Technology Singapore Holding Pte. Ltd. Carrier assisted substrate method of manufacturing an electronic device and electronic device produced thereby
CN114430937A (zh) * 2019-09-27 2022-05-03 株式会社村田制作所 电子部件模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144101A (en) 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
JP2005072207A (ja) 2003-08-22 2005-03-17 Mitsubishi Electric Corp マイクロ波増幅回路
KR100703090B1 (ko) 2005-08-30 2007-04-06 삼성전기주식회사 후면 접지형 플립칩 반도체 패키지
WO2009122835A1 (ja) 2008-03-31 2009-10-08 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200834830A (en) * 2007-02-06 2008-08-16 Advanced Semiconductor Eng Microelectromechanical system package and the method for manufacturing the same
CN101663926B (zh) * 2007-05-02 2011-10-05 株式会社村田制作所 部件内置模块及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144101A (en) 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
JP2005072207A (ja) 2003-08-22 2005-03-17 Mitsubishi Electric Corp マイクロ波増幅回路
KR100703090B1 (ko) 2005-08-30 2007-04-06 삼성전기주식회사 후면 접지형 플립칩 반도체 패키지
WO2009122835A1 (ja) 2008-03-31 2009-10-08 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190003293A (ko) * 2017-06-30 2019-01-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
KR102102733B1 (ko) 2017-06-30 2020-04-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
US10867936B2 (en) 2017-06-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
US11527486B2 (en) 2017-06-30 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference

Also Published As

Publication number Publication date
US9209101B2 (en) 2015-12-08
US20110298102A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
KR101070814B1 (ko) 반도체패키지 및 그 제조방법
KR101897520B1 (ko) 신뢰성을 가지는 반도체 패키지 및 이의 제조방법
US8264070B2 (en) Package structure with ESD and EMI preventing functions
US5436203A (en) Shielded liquid encapsulated semiconductor device and method for making the same
US9111945B2 (en) Package having ESD and EMI preventing functions and fabrication method thereof
US8241966B2 (en) Methods of making an electronic component package and semiconductor chip packages
KR100431180B1 (ko) 표면 탄성파 필터 패키지 제조방법
US20100207257A1 (en) Semiconductor package and manufacturing method thereof
US7566962B2 (en) Semiconductor package structure and method for manufacturing the same
KR20080023996A (ko) 반도체 패키지
JP2012253190A (ja) 半導体パッケージ及びその実装方法
JP2007281129A (ja) 積層型半導体装置
KR101563910B1 (ko) 반도체 패키지 및 이의 제조 방법
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
CN101971486A (zh) 半导体器件和具备该半导体器件的通信设备以及电子设备
TWI332275B (en) Semiconductor package having electromagnetic interference shielding and fabricating method thereof
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
WO2020238773A1 (zh) 一种封装结构及移动终端
KR20150050189A (ko) 반도체 패키지
JP2010263108A (ja) 半導体装置及びその製造方法
TW201432865A (zh) 晶片封裝結構及其製作方法
JPH05129476A (ja) 半導体装置およびその製造方法
TWI423405B (zh) 具載板之封裝結構
TW201330220A (zh) 具凹槽之封裝結構及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9