JP5350745B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5350745B2
JP5350745B2 JP2008270530A JP2008270530A JP5350745B2 JP 5350745 B2 JP5350745 B2 JP 5350745B2 JP 2008270530 A JP2008270530 A JP 2008270530A JP 2008270530 A JP2008270530 A JP 2008270530A JP 5350745 B2 JP5350745 B2 JP 5350745B2
Authority
JP
Japan
Prior art keywords
substrate
electronic component
insulating film
groove
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008270530A
Other languages
English (en)
Other versions
JP2010103133A (ja
Inventor
秀明 坂口
啓 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008270530A priority Critical patent/JP5350745B2/ja
Priority to US12/582,224 priority patent/US8330050B2/en
Publication of JP2010103133A publication Critical patent/JP2010103133A/ja
Application granted granted Critical
Publication of JP5350745B2 publication Critical patent/JP5350745B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/062—Means for thermal insulation, e.g. for protection of parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1064—Partial cutting [e.g., grooving or incising]

Description

本発明は、配線基板に関する。
従来、複数の電子部品と、複数の電子部品が実装される配線基板と、を備えた半導体装置がある（図１参照）。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置２００は、配線基板２０１と、電子部品２０２，２０３と、外部接続端子２０５，２０６とを有する。
配線基板２０１は、半導体材料からなる基板２１１と、絶縁膜２１２と、貫通電極２１３，２１４と、パッド２１６，２１７と、配線２１８と、外部接続用パッド２２１，２２２と、ソルダーレジスト層２２５，２２６とを有する。
基板２１１は、板状とされており、貫通孔２３１，２３２を有する。絶縁膜２１２は、基板２１１の上面２１１Ａ及び下面２１１Ｂと、貫通孔２３１，２３２の側面に対応する部分の基板２１１の面とを覆うように形成されている。
貫通電極２１３は、絶縁膜２１２が形成された貫通孔２３１に設けられている。貫通電極２１４は、絶縁膜２１２が形成された貫通孔２３２に設けられている。
パッド２１６は、基板２１１の上面２１１Ａに形成された絶縁膜２１２上に設けられている。パッド２１６は、貫通電極２１３の上端と接続されている。パッド２１６は、電子部品２０２が実装される接続面２１６Ａを有する。
パッド２１７は、基板２１１の上面２１１Ａに形成された絶縁膜２１２上に設けられている。パッド２１７は、貫通電極２１４の上端と接続されている。パッド２１７は、電子部品２０３が実装される接続面２１７Ａを有する。
配線２１８は、基板２１１の上面２１１Ａに形成された絶縁膜２１２上に設けられている。配線２１８は、パッド２１６とパッド２１７とを接続している。
外部接続用パッド２２１は、基板２１１の下面２１１Ｂに形成された絶縁膜２１２の下面に設けられている。外部接続用パッド２２１は、貫通電極２１３の下端と接続されている。これにより、外部接続用パッド２２１は、貫通電極２１３を介して、パッド２１６と電気的に接続されている。外部接続用パッド２２１は、外部接続端子２０５が配設される接続面２２１Ａを有する。
外部接続用パッド２２２は、基板２１１の下面２１１Ｂに形成された絶縁膜２１２の下面に設けられている。外部接続用パッド２２２は、貫通電極２１４の下端と接続されている。これにより、外部接続用パッド２２２は、貫通電極２１４を介して、パッド２１７と電気的に接続されている。外部接続用パッド２２２は、外部接続端子２０６が配設される接続面２２２Ａを有する。
ソルダーレジスト層２２５は、接続面２１６Ａ，２１７Ａを除いた部分のパッド２１６，２１７及び配線２１８を覆うように、絶縁膜２１２上に設けられている。ソルダーレジスト層２２５は、接続面２１６Ａを露出する開口部２２５Ａと、接続面２１７Ａを露出する開口部２２５Ｂとを有する。
ソルダーレジスト層２２６は、接続面２２１Ａ，２２２Ａを除いた部分の外部接続用パッド２２１，２２２を覆うように、絶縁膜２１２の下面に設けられている。ソルダーレジスト層２２６は、接続面２２１Ａを露出する開口部２２６Ａと、接続面２２２Ａを露出する開口部２２６Ｂとを有する。
電子部品２０２は、パッド２１６にフリップチップ実装されている。電子部品２０２としては、例えば、半導体チップ（例えば、フラッシュメモリー）を用いることができる。電子部品２０２がフラッシュメモリーの場合、電子部品２０２の動作時の発熱量は、例えば、０．５Ｗである。
電子部品２０３は、パッド２１７にフリップチップ実装されている。電子部品２０３は、配線パターン２１８を介して、電子部品２０２と電気的に接続されている。電子部品２０３は、電子部品２０２より動作時の発熱量が大きい電子部品である。電子部品２０３としては、例えば、半導体チップ（例えば、ＣＰＵ用半導体チップ）を用いることができる。電子部品２０３としてＣＰＵ用半導体チップを用いた場合、電子部品２０３の動作時の発熱量は、例えば、３０Ｗである。
外部接続端子２０５は、外部接続用パッド２２１に設けられている。外部接続端子２０６は、外部接続用パッド２２２に設けられている。外部接続端子２０５，２０６は、半導体装置２００をマザーボード等の実装基板（図示せず）に実装する際、実装基板に設けられたパッド（図示せず）と電気的に接続される端子である（例えば、特許文献１参照。）。
特開２００６−１３５１７４号公報
しかしながら、半導体材料からなる基板２１１は、熱を伝導しやすい。そのため、配線基板２０１に実装された電子部品２０３の動作時の熱が、基板２１１を介して、電子部品２０２に伝導されてしまう。これにより、電子部品２０２が誤動作するという問題や、電子部品２０２が本来の性能を発揮することができないという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、第１の電子部品より動作時の発熱量が大きい第２の電子部品が発熱した際の熱が、第１の電子部品に伝導されることを防止することのできる配線基板を提供することを目的とする。
本発明の一観点によれば、半導体材料からなる基板と、前記基板の第１の面側に設けられ、第１の電子部品が実装される第１のパッドと、前記基板の第１の面側に設けられ、前記第１の電子部品より動作時の発熱量が大きい第２の電子部品が実装される第２のパッドと、前記基板を貫通すると共に、一方の端部が前記第１のパッドと電気的に接続された第１の貫通電極と、前記基板を貫通すると共に、一方の端部が前記第２のパッドと電気的に接続された第２の貫通電極と、を有する配線基板であって、前記第１の電子部品が実装される第１の実装領域と前記第２の電子部品が実装される第２の実装領域との間に位置する部分の前記基板に、該基板を貫通する貫通溝を設けると共に、前記貫通溝に熱遮断部材を設け、前記貫通溝を、前記第２の実装領域に対応する部分の前記基板を囲むように設け、前記貫通溝の前記基板の第１の面側の端部又は第１の面側とは反対側の端部の少なくとも一方は、前記基板の第１の面及びその反対面並びに前記貫通溝の内側面に設けられ前記貫通溝上に延在する絶縁膜により塞がれていることを特徴とする配線基板が提供される。
本発明によれば、動作時に第２の電子部品から発生する熱が、第１の電子部品が実装される第１の実装領域に対応する部分の基板を介して、第１の電子部品に伝導されることを防止できる。
以下、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る半導体装置の断面図である。
図２を参照するに、第１の実施の形態の半導体装置１０は、配線基板１１と、電子部品１２（第１の電子部品）と、電子部品１２よりも動作時の発熱量の大きい電子部品１３（第２の電子部品）と、外部接続端子１５，１６とを有する。
配線基板１１は、基板２１と、絶縁膜２２，２３と、貫通電極２５，２６と、パッド２８（第１のパッド）と、パッド２９（第２のパッド）と、配線３１と、熱遮断部材３２と、ビア３３，３４と、外部接続用パッド３６，３７と、ソルダーレジスト層３９，４１とを有する。
基板２１は、板状とされており、半導体材料（例えば、シリコン或いはＧａＡｓ等の化合物半導体）により構成されている。基板２１は、貫通孔４５，４６と、貫通溝４７とを有する。貫通孔４５は、電子部品１２が実装される第１の実装領域に形成されている。貫通孔４６は、電子部品１３が実装される第２の実装領域に形成されている。
貫通溝４７は、第１の実装領域と第２の実装領域との間に位置する部分の基板２１を貫通するように形成されている。貫通溝４７は、熱遮断部材３２を配設するための溝である。貫通溝４７の幅Ａは、例えば、２００μｍとすることができる。
基板２１としては、例えば、シリコン基板、ＧａＡｓ等の化合物半導体基板を用いることができる。基板２１としてシリコン基板を用いた場合、基板２１の厚さは、例えば、２００μｍとすることができる。なお、本実施の形態では、基板２１としてシリコン基板を用いた場合を例に挙げて以下の説明を行う。
絶縁膜２２は、基板２１の上面２１Ａ（第１の面）と、貫通孔４５，４６の側面に対応する部分の基板２１の面とを覆うように設けられている。絶縁膜２２としては、例えば、熱酸化膜や酸化膜（例えば、ＣＶＤ法により形成された酸化膜）等を用いることができる。具体的には、絶縁膜２２としては、例えば、ＳｉＯ２膜を用いることができる。絶縁膜２２としてＳｉＯ２膜を用いた場合、絶縁膜２２の厚さは、例えば、１μｍとすることができる。
絶縁膜２３は、基板２１の下面２１Ｂ（第２の面）を覆うように設けられている。絶縁膜２３は、貫通電極２５の他方の端部を露出する開口部４８と、貫通電極２６の他方の端部を露出する開口部４９とを有する。絶縁膜２３としては、例えば、酸化膜（例えば、ＣＶＤ法により形成された酸化膜）や絶縁樹脂等を用いることができる。酸化膜としては、例えば、ＳｉＯ２膜を用いることができる。絶縁膜２３の厚さは、例えば、１μｍとすることができる。
貫通電極２５は、絶縁膜２２が形成された貫通孔４５に設けられている。貫通電極２６は、絶縁膜２２が形成された貫通孔４６に設けられている。貫通電極２５，２６の一方の端面２５Ａ，２６Ａは、絶縁膜２２の上面２２Ａと略面一とされている。貫通電極２５，２６の他方の端面２５Ｂ，２６Ｂは、基板２１の下面２１Ｂと略面一とされている。貫通電極２５，２６は、例えば、めっき法により形成することができる。貫通電極２５，２６の材料としては、例えば、Ｃｕを用いることができる。
パッド２８は、基板２１の上面２１Ａに形成された絶縁膜２２上に設けられている。パッド２８は、貫通電極２５の上端と接続されている。パッド２８は、電子部品１２が実装される接続面２８Ａを有する。
パッド２９は、基板２１の上面２１Ａに形成された絶縁膜２２上に設けられている。パッド２９は、貫通電極２６の上端と接続されている。パッド２９は、電子部品１３が実装される接続面２９Ａを有する。
配線３１は、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置する部分の絶縁膜２２上に設けられている。配線３１は、一方の端部がパッド２８と接続されており、他方の端部がパッド２９と接続されている。
上記構成とされたパッド２８，２９及び配線３１の材料としては、例えば、Ｃｕを用いることができる。また、パッド２８，２９及び配線３１は、例えば、セミアディティブ法により形成することができる。
熱遮断部材３２は、貫通溝４７に設けられている。言い換えれば、熱遮断部材３２は、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置する部分の基板２１を貫通するように配置されている。熱遮断部材３２の一方の端面３２Ａは、絶縁膜２２の上面２２Ａと略面一とされている。熱遮断部材３２の他方の端面３２Ｂは、基板２１の下面２１Ｂと略面一とされている。貫通溝４７の幅Ａが２００μｍの場合、熱遮断部材３２の幅Ｂは、例えば、１９８μｍとすることができる。
熱遮断部材３２は、基板２１（例えば、熱伝導率が１５０〜１７０Ｗ／m・Ｋ）を伝導する熱を遮断可能な材料（例えば、熱伝導率が０．１〜１．０Ｗ／m・Ｋの材料）により構成されている。熱遮断部材３２の材料としては、例えば、樹脂やフィラー（例えば、シリカ）を含有した樹脂等を用いることができる。熱遮断部材３２を構成する樹脂としては、例えば、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等を用いることができる。フィラー（例えば、シリカ）を含有した樹脂を熱遮断部材３２として用いる場合、基板２１と熱遮断部材３２との熱膨張係数の差を小さくすることが可能となる。例えば、基板２１としてシリコン基板（熱膨張係数３ｐｐｍ／Ｋ）を用いる場合、樹脂に含まれるフィラー（シリカ）の含有量は、５０％とすることができる（このときの熱遮断部材３２の熱膨張係数は、４０ｐｐｍ／Ｋ程度となる。）。
このように、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置する部分の基板２１を貫通する熱遮断部材３２を設けることにより、動作時に電子部品１３から発生する熱を熱遮断部材３２により遮断することが可能となる。これにより、動作時に電子部品１３から発生する熱が、第１の実装領域に対応する部分の基板２１を介して、電子部品１２に伝導されることを防止できる。
ビア３３は、開口部４８に設けられている。ビア３３は、貫通電極２５の他方の端部と接続されている。これにより、ビア３３は、貫通電極２５を介して、パッド２８と電気的に接続されている。
ビア３４は、開口部４９に設けられている。ビア３４は、貫通電極２６の他方の端部と接続されている。これにより、ビア３４は、貫通電極２６を介して、パッド２９と電気的に接続されている。
上記構成とされたビア３３，３４の材料としては、例えば、Ｃｕを用いることができる。
外部接続用パッド３６は、絶縁膜２３の下面２３Ａに設けられている。外部接続用パッド３６は、ビア３３と一体的に構成されている。外部接続用パッド３６は、ビア３３及び貫通電極２５を介して、パッド２８と電気的に接続されている。外部接続用パッド３６は、外部接続端子１５が配設される接続面３６Ａを有する。
外部接続用パッド３７は、絶縁膜２３の下面２３Ａに設けられている。外部接続用パッド３７は、ビア３４と一体的に構成されている。外部接続用パッド３７は、ビア３４及び貫通電極２６を介して、パッド２９と電気的に接続されている。外部接続用パッド３７は、外部接続端子１６が配設される接続面３７Ａを有する。
ソルダーレジスト層３９は、絶縁膜２２の上面２２Ａ及び配線３１に設けられている。ソルダーレジスト層３９は、パッド２８の接続面２８Ａを露出する開口部３９Ａと、パッド２９の接続面２９Ａを露出する開口部３９Ｂとを有する。
ソルダーレジスト層４１は、絶縁膜２３の下面２３Ａに設けられている。ソルダーレジスト層４１は、外部接続用パッド３６の接続面３６Ａを露出する開口部４１Ａと、外部接続用パッド３７の接続面３７Ａを露出する開口部４１Ｂとを有する。
電子部品１２は、第１の実装領域に形成されたパッド２８に対してフリップチップ実装されている。電子部品１２と配線基板１１との隙間には、アンダーフィル樹脂１７が充填されている。電子部品１２としては、例えば、動作時の発熱量が１Ｗ以下の半導体チップ（例えば、フラッシュメモリー）を用いることができる。
電子部品１３は、第２の実装領域に形成されたパッド２９に対してフリップチップ実装されている。電子部品１３と配線基板１１との隙間には、アンダーフィル樹脂１８が充填されている。電子部品１３は、電子部品１２よりも動作時の発熱量の大きい電子部品である。電子部品１３は、例えば、動作時の発熱量が２０Ｗ以上の電子部品である。電子部品１３としては、例えば、ＣＰＵ用半導体チップを用いることができる。
外部接続端子１５は、外部接続用パッド３６の接続面３６Ａに設けられている。外部接続端子１５は、電子部品１２と電気的に接続されている。外部接続端子１５は、マザーボード等の実装基板に設けられたパッド（図示せず）と接続される端子である。外部接続端子１５としては、例えば、はんだボールを用いることができる。
外部接続端子１６は、外部接続用パッド３７の接続面３７Ａに設けられている。外部接続端子１６は、電子部品１３と電気的に接続されている。外部接続端子１６は、マザーボード等の実装基板に設けられたパッド（図示せず）と接続される端子である。外部接続端子１６としては、例えば、はんだボールを用いることができる。
本実施の形態の配線基板によれば、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置する部分の基板２１を貫通する熱遮断部材３２を設けることにより、動作時に電子部品１３から発生する熱を熱遮断部材３２により遮断することが可能となる。これにより、動作時に電子部品１３から発生する熱が、第１の実装領域に対応する部分の基板２１を介して、電子部品１２に伝導されることを防止できる。
本実施の形態の半導体装置によれば、上記構成とされた配線基板１１を備えることにより、動作時に電子部品１３から発生する熱により電子部品１２が誤動作することがなくなるため、電子部品１２本来の性能を発揮させることができる。
図３〜図１８は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。図３〜図１８において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図３〜図１８を参照して、第１の実施の形態の半導体装置１０の製造方法について説明する。始めに、図３に示す工程では、基板２１（先に説明した配線基板１１の構成要素の１つ）が形成される基板形成領域Ｃを複数有した基材５５を準備する（基材準備工程）。
基材５５は、複数の基板形成領域Ｃを囲む切断領域Ｄを有する。切断領域Ｄは、複数の基板形成領域Ｃに半導体装置１０に相当する構造体が形成された後、半導体装置１０を個片化する際に切断される領域である。
基材５５の材料は、基板２１と同じ材料を用いる。基材５５の材料としては、例えば、半導体材料（例えば、シリコン或いはＧａＡｓ等の化合物半導体）を用いることができる。この段階での基材５５の厚さは、基板２１の厚さよりも厚い。シリコンからなる基板２１の厚さが２００μｍの場合、基材５５の厚さは、例えば、７２５μｍとすることができる。なお、本実施の形態では、基材５５としてシリコンウエハを用いた場合を例に挙げて以下の説明を行う。
次いで、図４に示す工程では、基材５５の上面５５Ａ（基材５５の第１の面）側から、基材５５に、貫通電極２５の形成位置に対応する開口部５７（第１の開口部）と、貫通電極２６の形成位置に対応する開口部５８（第２の開口部）と、溝５９とを同時に形成する（開口部及び溝形成工程）。
このとき、開口部５７，５８及び溝５９は、基材５５を貫通しないように形成する。開口部５７，５８及び溝５９は、例えば、マスクを用いた異方性エッチング（例えば、ドライエッチング）により形成することができる。開口部５７，５８及び溝５９の深さは、略等しく、例えば、２２０μｍとすることができる。溝５９は、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置する部分の基材５５に形成する。溝５９の幅Ｅは、例えば、２００μｍとすることができる。
開口部５７は、後述する図１３に示す基材薄板化工程において、基材５５を薄板化することで、図２に示す貫通孔４５となる開口部である。また、開口部５８は、後述する図１３に示す基材薄板化工程において、基材５５を薄板化することで、図２に示す貫通孔４６となる開口部である。溝５９は、後述する図１３に示す基材薄板化工程において、基材５５を薄板化することで、図２に示す貫通溝４７となる溝である。
このように、熱遮断部材３２が配設される貫通溝４７となる溝５９を、貫通孔４５，４６となる開口部５７，５８と同時に形成することにより、溝５９と開口部５７，５８とを別々に形成した場合と比較して、配線基板１１の製造コストを低減することができる。
次いで、図５に示す工程では、開口部５７，５８及び溝５９が形成された基材５５の表面（基材５５の両面５５Ａ，５５Ｂと、開口部５７，５８及び溝５９を構成する部分の基材５５の面とを含む）を覆う絶縁膜２２を形成する。
絶縁膜２２としては、例えば、熱酸化膜やＣＶＤ法により形成された酸化膜等を用いることができる。具体的には、絶縁膜２２としては、例えば、ＳｉＯ２膜を用いることができる。絶縁膜２２としてＳｉＯ２膜を用いた場合、絶縁膜２２の厚さは、例えば、１μｍとすることができる。
次いで、図６に示す工程では、絶縁膜２２の上面２２Ａに、溝５９を露出する貫通溝６１Ａを有したマスク６１を形成する。具体的には、例えば、絶縁膜２２の上面２２Ａに、フィルム状レジストを貼り付け、次いで、貫通溝６１Ａの形成領域をレーザ加工することで、マスク６１を形成する。マスク６１の厚さは、例えば、２０μｍとすることができる。
次いで、図７に示す工程では、例えば、スキージ印刷法により、溝５９を樹脂（熱遮断部材３２の母材）で充填して、熱遮断部材３２を形成する。なお、熱遮断部材３２を構成する樹脂は、必要に応じて加熱処理することで硬化させる。
このとき、マスク６１の開口部６１Ａにも樹脂が充填されるため、後述する図１０に示す工程において、余分な熱遮断部材３２を除去する必要がある。
樹脂としては、例えば、熱を遮断可能な樹脂（例えば、熱伝導率が０．１〜１．０Ｗ／ｍ・Ｋ）を用いることができる。具体的には、樹脂としては、例えば、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等を用いることができる。なお、樹脂にフィラー（例えば、シリカ）を含有させてもよい。樹脂にフィラー（例えば、シリカ）を含有させる場合、基板２１と熱遮断部材３２との熱膨張係数の差を小さくすることが可能となる。例えば、基板２１としてシリコン基板（熱膨張係数３ｐｐｍ／Ｋ）を用いる場合、樹脂に含まれるフィラー（シリカ）の含有量は、５０％とすることができる。
次いで、図８に示す工程では、図７に示すマスク６１を除去する。具体的には、例えば、アミン系剥離液を用いてマスク６１を除去する。
次いで、図９に示す工程では、開口部５７，５８に貫通電極２５，２６の母材となる導電部材６５を形成する（導電部材形成工程）。具体的には、例えば、スパッタ法によりシード層を形成し、次いで、セミアディティブ法により、電解めっき法によりＣｕめっき膜を析出成長させることで導電部材６５を形成するか、或いは、印刷法により開口部５７，５８を導電ペースト（例えば、Ｃｕペースト、Ａｇペースト、Ｎｉペースト等）で充填することで導電部材６５を形成する。このとき、導電部材６５が絶縁膜２２の上面２２Ａから突出する場合がある。
次いで、図１０に示す工程では、絶縁膜２２の上面２２Ａから突出した部分の導電部材６５及び／又は熱遮断部材３２を除去する（導電部材及び／又は熱遮断部材除去工程）。具体的には、研削や研磨により、絶縁膜２２の上面２２Ａから突出した不要な導電部材６５及び／又は熱遮断部材３２を除去する。
これにより、第１の実装領域に形成された導電部材６５の端面２５Ａ、第２の実装領域に形成された導電部材６５の端面２６Ａ、及び熱遮断部材３２の端面３２Ａと絶縁膜２２の上面２２Ａとが略面一となるため、図１０に示す構造体の上面側にパッド２８，２９及び配線３１を形成することが可能となる。
なお、導電部材及び／又は熱遮断部材除去工程において、熱遮断部材３２を除去する場合、基材５５の上面５５Ａに形成された絶縁膜２２がなくなる場合があるが、本実施の形態では、絶縁膜２２が残った場合を例に挙げて以下の説明をする。また、導電部材及び／又は熱遮断部材除去工程において、絶縁膜２２がなくなった場合は、別途、絶縁膜を形成する必要がある。この場合、後述する第３の実施の形態で説明する図４２に示す工程と同様な処理を行うことで、別途、絶縁膜を形成する。
次いで、図１１に示す工程では、図１０に示す構造体の上面側に、パッド２８，２９と、配線３１とを同時に形成する（パッド形成工程）。具体的には、スパッタ法によりシード層を形成し、次いで、セミアディティブ法により、パッド２８，２９及び配線３１を形成する。パッド２８，２９及び配線３１の材料としては、例えば、Ｃｕを用いることができる。
次いで、図１２に示す工程では、絶縁膜２２の上面２２Ａに、接続面２８Ａを露出する開口部３９Ａ、及び接続面２９Ａを露出する開口部３９Ｂを有したソルダーレジスト層３９を形成する。
次いで、図１３に示す工程では、図１２に示す基材５５の面５５Ｂ（基材５５の第２の面）側から、導電部材６５及び熱遮断部材３２の下端が露出するまで、基材５５を薄板化して、薄板化された基材５５を貫通する熱遮断部材３２と、貫通電極２５，２６とを形成する（基板薄板化工程）。
具体的には、研削や研磨により基材５５を薄板化する。このとき、基材５５の下面５５Ｂ側に形成された絶縁膜２２は除去され、貫通電極２５，２６の端面２５Ｂ，２６Ｂ及び熱遮断部材３２の端面３２Ｂと薄板化された基材５５の下面５５Ｂとが略面一となる。薄板化された基材５５の厚さは、例えば、２００μｍとすることができる。
このように、第１の実装領域と第２の実装領域との間に位置する部分の基材５５に、基材５５を貫通すると共に、動作時に電子部品１３から発生する熱を遮断する熱遮断部材３２を形成することにより、動作時に電子部品１３から発生する熱が、第１の実装領域に対応する部分の基板２１を介して、電子部品１２に伝導されることを防止できる。
次いで、図１４に示す工程では、図１３に示す基材５５の下面５５Ｂに、貫通電極２５の端面２５Ｂを露出する開口部４８と、貫通電極２６の端面２６Ｂを露出する開口部４９とを有した絶縁膜２３を形成する。絶縁膜２３としては、例えば、ＣＶＤ法により形成された酸化膜（例えば、ＳｉＯ２膜）や絶縁樹脂層等を用いることができる。絶縁膜２２の厚さは、例えば、１μｍとすることができる。開口部４８，４９は、例えば、マスクを用いた異方性エッチング（例えば、ドライエッチング）或いはレーザ加工により形成することができる。
次いで、図１５に示す工程では、図１４に示す構造体の下面側に、ビア３３，３４及び外部接続用パッド３６，３７を同時に形成する（外部接続用パッド形成工程）。
具体的には、例えば、スパッタ法によりシード層を形成し、次いで、セミアディティブ法により、ビア３３，３４及び外部接続用パッド３６，３７を形成する。ビア３３，３４及び外部接続用パッド３６，３７の材料としては、例えば、Ｃｕを用いることができる。
次いで、図１６に示す工程では、絶縁膜２３の下面２３Ａに、接続面３６Ａを露出する開口部４１Ａ、及び接続面３７Ａを露出する開口部４１Ｂを有したソルダーレジスト層４１を形成する。これにより、複数の基板形成領域Ｃに配線基板１１が形成される。
次いで、図１７に示す工程では、電子部品１２，１３を配線基板１１のパッド２８，２９にフリップチップ実装し、次いで、電子部品１２と配線基板１１との隙間にアンダーフィル樹脂１７を充填し、電子部品１３と配線基板１１との隙間にアンダーフィル樹脂１８を充填する。次いで、外部接続用パッド３６に外部接続端子１５を配設し、外部接続用パッド３７に外部接続端子１６を配設する。これにより、複数の基板形成領域Ｃに半導体装置１０が製造される。
次いで、図１８に示す工程では、図１７に示す構造体を切断領域Ｄに沿って切断することにより、複数の半導体装置１０を個片化する（切断工程）。
本実施の形態の配線基板の製造方法によれば、基材５５の上面５５Ａ側から基材５５に、基材５５を貫通しない開口部５７，５８と、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置すると共に、基材５５を貫通しない溝５９と、を同時に形成し、その後、溝５９に熱を遮断する熱遮断部材３２を形成し、次いで、開口部５７，５８に貫通電極２５，２６の母材となる導電部材６５を形成し、その後、パッド２８，２９を形成し、その後、基材５５の下面５５Ｂ側から、導電部材６５及び熱遮断部材３２が露出するまで基材５５を薄板化して貫通電極２５，２６を形成することにより、第１の実装領域と第２の実装領域との間に位置する部分の基材５５に、基材５５を貫通すると共に、動作時に電子部品１３から発生する熱を遮断する熱遮断部材３２が形成されるため、動作時に電子部品１３から発生する熱が、第１の実装領域に対応する部分の基板２１を介して、電子部品１２に伝導されることを防止できる。
図１９は、本発明の第１の実施の形態の変形例に係る半導体装置の断面図であり、図２０は、本発明の第１の実施の形態の変形例に係る半導体装置に設けられた貫通溝及び熱遮断部材を説明するための図である。図１９において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。また、図２０において、Ｆは電子部品１２が実装される第１の実装領域（以下、「第１の実装領域Ｆ」という）、Ｇは電子部品１３が実装される第２の実装領域（以下、「第２の実装領域Ｇ」という）をそれぞれ示している。
図１９及び図２０を参照するに、第１の実施の形態の変形例に係る半導体装置７０は、第１の実施の形態の半導体装置１０に設けられた配線基板１１の代わりに、配線基板７１を設けた以外は、半導体装置１０と同様に構成される。
配線基板７１は、配線基板１１に設けられた貫通溝４７及び熱遮断部材３２の代わりに、貫通溝７３及び熱遮断部材７４を設けた以外は、配線基板１１と同様に構成される。
貫通溝７３は、第２の実装領域Ｇに対応する部分の基板２１を連続して囲むように、基板２１に形成されている。貫通溝７３は、額縁形状とされている。貫通溝７３の幅Ａは、例えば、２００μｍとすることができる。
熱遮断部材７４は、貫通溝７３に設けられている。熱遮断部材７４は、その形状が額縁形状とされていること以外は、先に説明した熱遮断部材３２と同様な構成とされている。
本実施の形態の変形例に係る配線基板によれば、基板２１に、第２の実装領域Ｇに対応する部分の基板２１を連続して囲む貫通溝７３を形成し、貫通溝７３に額縁形状とされた熱遮断部材７３を設けることにより、動作時に電子部品１３から発生する熱が第２の実装領域Ｇ以外の領域に伝導されることがなくなるため、動作時に電子部品１３から発生する熱が、第１の実装領域Ｆに対応する部分の基板２１を介して、電子部品１２に伝導されることを防止できる。
なお、第１の実施の形態の変形例に係る配線基板７１は、先に説明した第１の実施の形態の配線基板１１と同様な手法により製造することができる。
図２１は、熱遮断部材の配置例を示す図である。
図２１に示すように、第２の実装領域Ｇを囲むように図２で説明した熱遮断部材３２を複数配置してもよい。この場合、第１の実施の形態の変形例に係る配線基板７１と同様な効果を得ることができる。
（第２の実施の形態）
図２２は、本発明の第２の実施の形態に係る半導体装置の断面図である。図２２において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図２２を参照するに、第２の実施の形態の半導体装置８０は、第１の実施の形態の半導体装置に設けられた配線基板１１の代わりに、配線基板８１を設けた以外は、半導体装置１０と同様に構成される。
配線基板８１は、配線基板１１に設けられた貫通溝４７の側面に形成された部分の絶縁膜２２を構成要素から除いた以外は、配線基板１１と同様に構成される。つまり、貫通溝４７の側面と絶縁性を有した熱遮断部材３２の側壁とが接触した構成とされている。
上記構成とされた第２の実施の形態の配線基板８１は、第１の実施の形態の配線基板１１と同様な効果を得ることができる。
図２３〜図３２は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す図である。図２３〜図３２において、第２の実施の形態の半導体装置８０と同一構成部分には、同一符号を付す。
図２３〜図３２を参照して、第２の実施の形態の半導体装置８０の製造方法について説明する。始めに、第１の実施の形態で説明した図３に示す基材５５を準備（基材準備工程）する。次いで、図２３に示す工程では、第１の実施の形態で説明した図３に示す基材５５の上面５５Ａ側から、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置する部分の基材５５に、基材５５を貫通しない溝５９を形成する（溝形成工程）。
溝５９は、例えば、マスクを用いた異方性エッチング（例えば、ドライエッチング）により形成する。溝５９は、後述する図２９に示す基材薄板化工程において、基材５５を薄板化することにより、図２２に示す貫通溝４７となる溝である。溝５９の深さは、例えば、２２０μｍとすることができる。溝５９の幅Ｅは、例えば、２００μｍとすることができる。
次いで、図２４に示す工程では、第１の実施の形態で説明した図６〜図８及び図１０に示す工程と同様な処理を順次行うことで、溝５９に、基材５５の上面５５Ａと略面一とされた端面３２Ａを有する熱遮断部材３２が形成される（熱遮断部材形成工程）。
次いで、図２５に示す工程では、基材５５の上面５５Ａ側から、基材５５に、貫通電極２５の形成位置に対応する開口部５７と、貫通電極２６の形成位置に対応する開口部５８とを同時に形成する（開口部形成工程）。
このとき、開口部５７，５８は、基材５５を貫通しないように形成する。開口部５７，５８は、例えば、マスクを用いた異方性エッチング（例えば、ドライエッチング）により形成することができる。開口部５７，５８の深さは、例えば、２２０μｍとすることができる。
開口部５７は、後述する図２９に示す基材薄板化工程において、基材５５を薄板化することで、図２２に示す貫通孔４５となる開口部である。また、開口部５８は、後述する図２９に示す基材薄板化工程において、基材５５を薄板化することで、図２２に示す貫通孔４６となる開口部である。
次いで、図２６に示す工程では、開口部５７，５８が形成された基材５５の表面（具体的には、基材５５の両面５５Ａ，５５Ｂ、及び開口部５７，５８を構成する部分の基材５５の面）を覆う絶縁膜２２を形成する。絶縁膜２２としては、例えば、ＣＶＤ法により形成された酸化膜（例えば、ＳｉＯ２膜）等を用いることができる。絶縁膜２２の厚さは、例えば、１μｍとすることができる。
次いで、図２７に示す工程では、第１の実施の形態で説明した図９に示す工程と同様な処理を行うことにより、開口部５７，５８に貫通電極２５，２６の母材となる導電部材６５を形成（導電部材形成工程）し、その後、絶縁膜２２の上面２２Ａから突出した部分の導電部材６５を除去する（導電部材除去工程）。絶縁膜２２の上面２２Ａから突出した部分の導電部材６５は、例えば、研磨により除去する。なお、図２７に示す工程では、導電部材６５のみを除去可能な研磨液を用いた研磨を行うため、基材５５の上面５５Ａに形成された絶縁膜２２が研磨されることはない。
次いで、図２８に示す工程では、第１の実施の形態で説明した図１１に示す工程と同様な処理を行うことで、図２７に示す構造体の上面側に、パッド２８，２９と配線３１とを同時に形成（パッド形成工程）し、次いで、絶縁膜２２の上面２２Ａに、接続面２８Ａを露出する開口部３９Ａ、及び接続面２９Ａを露出する開口部３９Ｂを有したソルダーレジスト層３９を形成する。
次いで、図２９に示す工程では、第１の実施の形態で説明した図１３に示す工程と同様な処理を行うことで、図２８に示す基材５５の面５５Ｂ側から、導電部材６５及び熱遮断部材３２の下端が露出するまで、基材５５を薄板化して、薄板化された基材５５を貫通する熱遮断部材３２と、貫通電極２５，２６とを形成する（基板薄板化工程）。薄板化された基材５５の厚さは、例えば、２００μｍとすることができる。
このように、第１の実装領域と第２の実装領域との間に位置する部分の基材５５に、基材５５を貫通すると共に、動作時に電子部品１３から発生する熱を遮断する熱遮断部材３２を形成することにより、動作時に電子部品１３から発生する熱が、第１の実装領域に対応する部分の基板２１を介して、電子部品１２に伝導されることを防止できる。
次いで、図３０に示す工程では、第１の実施の形態で説明した図１４〜図１６に示す工程（「外部接続用パッド形成工程」を含む工程）と同様な処理を行うことで、絶縁膜２３、ビア３３，３４、外部接続用パッド３６，３７、及びソルダーレジスト層４１を形成する。これにより、複数の基板形成領域Ｃに配線基板８１が形成される。
次いで、図３１に示す工程では、電子部品１２，１３を配線基板８１のパッド２８，２９にフリップチップ実装し、次いで、電子部品１２と配線基板１１との隙間にアンダーフィル樹脂１７を充填し、電子部品１３と配線基板８１との隙間にアンダーフィル樹脂１８を充填する。次いで、外部接続用パッド３６に外部接続端子１５を配設し、外部接続用パッド３７に外部接続端子１６を配設する。これにより、複数の基板形成領域Ｃに半導体装置８０が製造される。
次いで、図３２に示す工程では、図３１に示す構造体を切断領域Ｄに沿って切断することにより、複数の半導体装置８０を個片化する（切断工程）。
本実施の形態の配線基板の製造方法によれば、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置する部分の基材５５に、基材５５の上面５５Ａ側から、基材５５を貫通しない溝５９を形成し、次いで、溝５９に熱を遮断する熱遮断部材３２を形成し、次いで、基材５５の面５５Ａ側から基材５５に、貫通電極２５，２６の形成位置に対応すると共に、基材５５を貫通しない開口部５７，５８を同時に形成し、その後、開口部５７，５８に貫通電極２５，２６の母材となる導電部材６５を充填し、次いで、パッド２８，２９を形成し、その後、基材５５の面５５Ｂ側から、導電部材６５及び熱遮断部材３２の下端が露出するまで基材５５を薄板化することにより、第１の実装領域と第第２の実装領域との間に位置する部分の基材５５に、基材５５を貫通すると共に、動作時に電子部品１３から発生する熱を遮断する熱遮断部材３２が形成されるため、動作時に電子部品１３から発生する熱が、第１の実装領域に対応する部分の基板２１を介して、電子部品１２に伝導されることを防止できる。
なお、本実施の形態の配線基板８１に設けられた熱遮断部材３２の代わりに、第１の実施の形態の図２０で説明した熱遮断部材７４、或いは第１の実施の形態の図２１で説明した複数の熱遮断部材３２を設けてもよい。
（第３の実施の形態）
図３３は、本発明の第３の実施の形態に係る半導体装置の断面図である。図３３において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図３３を参照するに、第３の実施の形態の半導体装置９０は、第１の実施の形態の半導体装置１０に設けられた配線基板１１の代わりに配線基板９１を設けた以外は半導体装置１０と同様に構成される。
配線基板９１は、配線基板１１に設けられた絶縁膜２２，２３の代わりに、絶縁膜９３，９４を設けると共に、ビア９６，９７を設け、配線基板１１に設けられたビア３３，３４を構成要素から除いた以外は、配線基板１１と同様に構成される。
絶縁膜９３は、基板２１の上面２１Ａに設けられており、貫通電極２５の端面２５Ａを露出する開口部９３Ａと、貫通電極２６の端面２６Ａを露出する開口部９３Ｂとを有する。絶縁膜９３の上面には、パッド２８，２９及び配線３１が形成されている。絶縁膜９３としては、例えば、ＣＶＤ法により形成された酸化膜（例えば、ＳｉＯ２膜）や樹脂層（例えば、エポキシ樹脂やポリイミド樹脂からなる樹脂層）等を用いることができる。絶縁膜９３の厚さは、例えば、１μｍとすることができる。開口部９３Ａ，９３Ｂは、例えば、マスクを用いた異方性エッチング（例えば、ドライエッチング）やレーザ加工により形成することができる。
絶縁膜９４は、基板２１の下面２１Ｂに設けられている。絶縁膜９４の下面９４Ａと貫通電極２５，２６の端面２５Ｂ，２６Ｂとは、略面一とされている。絶縁膜９３としては、例えば、熱酸化膜やＣＶＤ法により形成された酸化膜（例えば、ＳｉＯ２膜）を用いることができる。絶縁膜９４の厚さは、例えば、１μｍとすることができる。
ビア９６は、開口部９３Ａに設けられている。ビア９６は、その上方に形成されたパッド２８と一体的に構成されている。ビア９６の下端部は、貫通電極２５と接続されている。これにより、パッド２８は、ビア９６を介して、貫通電極２５と電気的に接続されている。
ビア９７は、開口部９３Ｂに設けられている。ビア９７は、その上方に形成されたパッド２９と一体的に構成されている。ビア９７の下端部は、貫通電極２６と接続されている。これにより、パッド２９は、ビア９７を介して、貫通電極２６と電気的に接続されている。ビア９６，９７の材料としては、例えば、Ｃｕを用いることができる。
外部接続用パッド３６は、貫通電極２５の下端部と接続されている。外部接続用パッド３７は、貫通電極２６の下端部と接続されている。
上記構成とされた第３の実施の形態の配線基板９１は、第１の実施の形態の配線基板１１と同様な効果を得ることができる。
なお、本実施の形態の半導体装置９０に設けられた熱遮断部材３２の代わりに、第１の実施の形態の図２０で説明した熱遮断部材７４、或いは第１の実施の形態の図２１で説明した複数の熱遮断部材３２を設けてもよい。
図３４〜図４８は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す図である。図３４〜図４８において、第３の実施の形態の半導体装置９０と同一構成部分には同一符号を付す。
図３４〜図４８を参照して、第３の実施の形態の半導体装置９０の製造方法について説明する。始めに、図３４に示す工程では、基板２１が形成される基板形成領域Ｃを複数有した薄板化された基材５５を準備する（基材準備工程）。
基材５５は、複数の基板形成領域Ｃを囲む切断領域Ｄを有する。図３４に示す基材５５は、例えば、第１の実施の形態で説明した図３に示す基材５５を薄板化することで形成することができる。薄板化された基材５５の厚さは、例えば、２２０μｍとすることができる。
次いで、図３５に示す工程では、基材５５の上面５５Ａ側から、基材５５に、貫通電極２５の形成位置に対応する貫通孔４５（第１の貫通孔）と、貫通電極２６の形成位置に対応する貫通孔４６（第２の貫通孔）と、貫通溝４７とを同時に形成する（貫通孔及び貫通溝形成工程）。
このとき、貫通孔４５，４６及び貫通溝４７は、基材５５を貫通するように形成する。貫通孔４５，４６及び貫通溝４７は、例えば、マスクを用いた異方性エッチング（例えば、ドライエッチング）により形成することができる。貫通孔４５，４６及び貫通溝４７の深さは、基材５５の厚さと略等しく、例えば、２２０μｍとすることができる。貫通溝４７は、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置する部分の基材５５に形成する。貫通溝４７の幅Ａは、例えば、２００μｍとすることができる。
次いで、図３６に示す工程では、貫通孔４５，４６及び貫通溝４７が形成された基材５５の表面（基材５５の両面５５Ａ，５５Ｂと、貫通孔４５，４６及び貫通溝４７を構成する部分の基材５５の面とを含む）を覆う絶縁膜９４を形成する。絶縁膜９４としては、例えば、熱酸化膜やＣＶＤ法により形成された酸化膜（例えば、ＳｉＯ２膜）を用いることができる。絶縁膜９４の厚さは、例えば、１μｍとすることができる。
次いで、図３７に示す工程では、絶縁膜９４の上面９４Ｂに、第１の実施の形態の図６に示すマスク６１を形成すると共に、絶縁膜９４の下面９４Ａに、貫通孔４５，４６及び貫通溝４７を塞ぐフィルム１０１を貼り付ける。フィルム１０１としては、例えば、ドライフィルムレジストを用いることができる。フィルム１０１としてドライフィルムレジストを用いた場合、フィルム１０１の厚さは、例えば、５０μｍとすることができる。
次いで、図３８に示す工程では、例えば、スキージ印刷法により、貫通溝４７を樹脂（熱遮断部材３２の母材）で充填することにより、熱遮断部材３２を形成する（熱遮断部材形成工程）。
このとき、マスク６１の開口部６１Ａにも樹脂が充填される。樹脂としては、例えば、熱を遮断可能な樹脂（例えば、熱伝導率が０．１〜１．０Ｗ／ｍ・Ｋ）を用いることができる。具体的には、樹脂としては、例えば、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等を用いることができる。なお、樹脂にフィラー（例えば、シリカ）を含有させてもよい。樹脂にフィラー（例えば、シリカ）を含有させる場合、基板２１と熱遮断部材３２との熱膨張係数の差を小さくすることが可能となる。例えば、基板２１としてシリコン基板（熱膨張係数３ｐｐｍ／Ｋ）を用いる場合、樹脂に含まれるフィラー（シリカ）の含有量は、５０％とすることができる。
次いで、図３９に示す工程では、図３８に示すマスク６１及びフィルム１０１を除去する。マスク６１及びフィルム１０１としてドライフィルムレジストを用いる場合、例えば、アミン系剥離液によりマスク６１及びフィルム１０１を同時に除去する。
次いで、図４０に示す工程では、第１の実施の形態で説明した図９に示す工程と同様な処理を行うことで、貫通孔４５，４６に貫通電極２５，２６の母材となる導電部材６５を形成する。このとき、導電部材６５が絶縁膜９４の上面９４Ｂから突出する場合がある。本実施の形態では、導電部材６５が絶縁膜９４の上面９４Ｂから突出した場合を例に挙げて以下の説明をする。
次いで、図４１に示す工程では、絶縁膜９４の上面９４Ｂから突出した部分の導電部材６５及び熱遮断部材３２を除去する（導電部材及び／又は熱遮断部材除去工程）。具体的には、研削や研磨により、絶縁膜９４の上面９４Ｂから突出した不要な導電部材６５及び／又は熱遮断部材３２を除去する。
これにより、基材５５を貫通する熱遮断部材３２と、貫通電極２５，２６とが形成される（図４０及び図４１に示す工程が「貫通電極形成工程」に相当する工程）。また、絶縁膜９４の上面９４Ｂから突出した部分の導電部材６５及び熱遮断部材３２を除去することで、熱遮断部材３２の端面３２Ａ及び貫通電極２５，２６の端面２５Ａ，２６Ａと基材５５の上面５５Ａとが略面一となる。熱遮断部材３２の端面３２Ｂ及び貫通電極２５，２６の端面２５Ｂ，２６Ｂと絶縁膜９４の下面９４Ａとが略面一となる。
このように、第１の実装領域と第２の実装領域との間に位置する部分の基材５５に、基材５５を貫通すると共に、動作時に電子部品１３から発生する熱を遮断する熱遮断部材３２を形成することにより、動作時に電子部品１３から発生する熱が、第１の実装領域に対応する部分の基板２１を介して、電子部品１２に伝導されることを防止できる。
次いで、図４２に示す工程では、図４１に示す基材５５の上面５５Ａに、開口部９３Ａ，９３Ｂを有した絶縁膜９３を形成する。絶縁膜９３としては、例えば、ＣＶＤ法により形成された酸化膜（例えば、ＳｉＯ２膜）や絶縁樹脂層等を用いることができる。絶縁膜９３の厚さは、例えば、１μｍとすることができる。開口部９３Ａ，９３Ｂは、例えば、マスクを用いた異方性エッチング（例えば、ドライエッチング）或いはレーザ加工により形成することができる。
次いで、図４３に示す工程では、図４２に示す構造体の上面側に、ビア９６，９７、パッド２８，２９、及び配線３１を同時に形成する（パッド形成工程）。具体的には、例えば、スパッタ法によりシード層を形成し、次いで、セミアディティブ法により、ビア９６，９７、パッド２８，２９、及び配線３１を同時に形成する。ビア９６，９７、パッド２８，２９、及び配線３１の材料としては、例えば、Ｃｕを用いることができる。
次いで、図４４に示す工程では、絶縁膜９３の上面に、接続面２８Ａを露出する開口部３９Ａ、及び接続面２９Ａを露出する開口部３９Ｂを有したソルダーレジスト層３９を形成する。
次いで、図４５に示す工程では、絶縁層９４の下面９４Ａに、外部接続用パッド３６，３７を形成する（外部接続パッド形成工程）。具体的には、例えば、スパッタ法によりシード層を形成し、次いで、セミアディティブ法により、外部接続用パッド３６，３７を形成する。外部接続用パッド３６，３７の材料としては、例えば、Ｃｕを用いることができる。
次いで、図４６に示す工程では、絶縁膜９４の下面９４Ａに、接続面３６Ａを露出する開口部４１Ａ、及び接続面３７Ａを露出する開口部４１Ｂを有したソルダーレジスト層４１を形成する。これにより、複数の基板形成領域Ｃに配線基板９１が形成される。
次いで、図４７に示す工程では、電子部品１２，１３を配線基板９１のパッド２８，２９にフリップチップ実装し、次いで、電子部品１２と配線基板９１との隙間にアンダーフィル樹脂１７を充填し、電子部品１３と配線基板９１との隙間にアンダーフィル樹脂１８を充填する。次いで、外部接続用パッド３６に外部接続端子１５を配設し、外部接続用パッド３７に外部接続端子１６を配設する。これにより、複数の基板形成領域Ｃに半導体装置９０が製造される。
次いで、図４８に示す工程では、図４７に示す構造体を切断領域Ｄに沿って切断することにより、複数の半導体装置９０を個片化する（切断工程）。
本実施の形態の配線基板の製造方法によれば、基材５５に、貫通電極２５，２６の形成位置に対応すると共に、基材５５を貫通する貫通孔４５，４６と、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置すると共に、基材５５を貫通する貫通溝４７と、を同時に形成し、その後、貫通溝４７に熱を遮断する熱遮断部材３２を形成し、次いで、貫通孔４５，４６に導電部材を充填して貫通電極２５，２６を形成し、その後、パッド２８，２９を形成することにより、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置する部分の基材５５に、基材５５を貫通すると共に、動作時に電子部品１３から発生する熱を遮断する熱遮断部材３２が形成されるため、動作時に電子部品１３から発生する熱が、第１の実装領域に対応する部分の基板２１を介して、電子部品１２に伝導されることを防止できる。
（第４の実施の形態）
図４９は、本発明の第４の実施の形態に係る半導体装置の断面図である。図４９において、第３の実施の形態の半導体装置９０と同一構成部分には同一符号を付す。
図４９を参照するに、第４の実施の形態の半導体装置１１０は、第３の実施の形態の半導体装置９０に設けられた配線基板９１の代わりに配線基板１１１を設けた以外は半導体装置９０と同様に構成される。
配線基板１１１は、配線基板９１に設けられた絶縁膜９３，９４の代わりに絶縁膜１１５，１１６を設け、配線基板９１に設けられたビア９６，９７を構成要素から除くと共に、貫通孔１１８，１１９を設け、さらに貫通孔４５，４６の側面と貫通電極２５，２６との間に熱遮断部材３２を設けた以外は、配線基板９１と同様に構成される。
絶縁膜１１５は、基板２１の上面２１Ａに設けられている。絶縁膜１１５は、貫通電極２５，２６の上端部の側面を覆っている。絶縁膜１１５の上面１１５Ａと貫通電極２５，２６の端面２５Ａ，２６Ａとは、略面一とされている。絶縁膜１１５の上面１１５Ａには、パッド２８，２９、配線３１、及びソルダーレジスト層３９が設けられている。絶縁膜１１５としては、例えば、ＣＶＤ法により形成された酸化膜（例えば、ＳｉＯ２膜）や樹脂層（例えば、エポキシ樹脂やポリイミド樹脂からなる樹脂層）等を用いることができる。絶縁膜１１５の厚さは、例えば、５μｍ〜１０μｍとすることができる。
絶縁膜１１６は、基板２１の下面２１Ｂに設けられている。絶縁膜１１６は、貫通電極２５，２６の下端部の側面を覆っている。絶縁膜１１６の下面１１６Ａと貫通電極２５，２６の端面２５Ｂ，２６Ｂとは、略面一とされている。絶縁膜１１６の下面１１６Ａには、外部接続用パッド３６，３７及びソルダーレジスト層４１が設けられている。絶縁膜１１６としては、例えば、ＣＶＤ法により形成された酸化膜（例えば、ＳｉＯ２膜）や樹脂層（例えば、エポキシ樹脂やポリイミド樹脂からなる樹脂層）等を用いることができる。絶縁膜１１６の厚さは、例えば、５μｍ〜１０μｍとすることができる。
貫通孔４５，４６の側面と貫通電極２５，２６との間に設けられた部分の熱遮断部材３２は、基板２１と貫通電極２５，２６との間を電気的に絶縁するためのものである。貫通孔４５，４６の側面と貫通電極２５，２６との間に設けられた部分の熱遮断部材３２は、貫通溝４７に設けられた熱遮断部材３２と同じ絶縁性を有した材料により構成されている。貫通孔４５，４６の側面と貫通電極２５，２６との間に設けられた部分の熱遮断部材３２の厚さは、例えば、２０μｍとすることができる。
貫通孔１１８は、貫通電極２５の形成位置に設けられた部分の絶縁層１１５，１１６及び熱遮断部材３２を貫通するように形成されている。貫通孔１１８は、貫通電極２５を配設するための孔である。貫通孔４５の直径が１００μｍの場合、貫通孔１１８の直径は、例えば、６０μｍとすることができる。
貫通孔１１９は、貫通電極２６の形成位置に設けられた部分の絶縁層１１５，１１６及び熱遮断部材３２を貫通するように形成されている。貫通孔１１９は、貫通電極２６を配設するための孔である。貫通孔４６の直径が１００μｍの場合、貫通孔１１９の直径は、例えば、６０μｍとすることができる。
貫通溝４７に設けられた部分の熱遮断部材３２の側面は、基板２１と接触している。貫通溝４７に設けられた部分の熱遮断部材３２は、その一方の端面３２Ａが絶縁膜１１５の下面１１５Ｂと接触しており、他方の端面３２Ｂが絶縁膜１１６の上面１１６Ｂと接触している。
上記構成とされた第４の実施の形態の配線基板１１１は、第１の実施の形態の配線基板１１と同様な効果を得ることができる。
なお、本実施の形態の半導体装置１１０に設けられた熱遮断部材３２の代わりに、第１の実施の形態の図２０で説明した熱遮断部材７４、或いは第１の実施の形態の図２１で説明した複数の熱遮断部材３２を設けてもよい。
図５０〜図５７は、本発明の第４の実施の形態に係る半導体装置の製造工程を示す図である。図５０〜図５７において、第４の実施の形態の半導体装置１１０と同一構成部分には同一符号を付す。
図５０〜図５７を参照して、第４の実施の形態の半導体装置１１０の製造方法について説明する。始めに、第３の実施の形態で説明した図３４及び図３５に示す工程（基材準備工程及び貫通孔及び貫通溝形成工程）と同様な処理を行うことで、図３５に示す基材５５（具体的には、貫通孔４５，４６及び貫通溝４７が形成された基材５５）を形成する。
次いで、図５０に示す工程では、貫通孔４５，４６及び貫通溝４７を絶縁樹脂で充填することにより、貫通孔４５，４６及び貫通溝４７に熱遮断部材３２を形成する（熱遮断部材充填工程）。
このとき、熱遮断部材３２の端面３２Ａと基材５５の上面５５Ａとが略面一になると共に、熱遮断部材３２の端面３２Ｂと基材５５の下面５５Ｂとが略面一になるように、熱遮断部材３２を形成する。熱遮断部材充填工程において、基材５５の上面５５Ａ及び／又は下面５５Ｂから絶縁樹脂が突出した場合には、例えば、突出した部分の絶縁樹脂を研磨により除去してもよい。
上記絶縁樹脂としては、例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。なお、上記絶縁樹脂にフィラー（例えば、シリカ）を含有させてもよい。
次いで、図５１に示す工程では、基材５５の上面５５Ａ及び熱遮断部材３２の端面３２Ａを覆う絶縁膜１１５と、基材５５の下面５５Ｂ及び熱遮断部材３２の端面３２Ｂを覆う絶縁膜１１６とを形成する。絶縁膜１１５，１１６としては、例えば、ＣＶＤ法により形成された酸化膜（例えば、ＳｉＯ２膜）や絶縁樹脂層（エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等）等を用いることができる。絶縁膜１１５，１１６の厚さは、例えば、５μｍ〜１０μｍとすることができる。
次いで、図５２に示す工程では、貫通孔４５（第１の貫通孔）の形成位置に対応する部分の絶縁膜１１５，１１６及び貫通孔４５に形成された熱遮断部材３２を貫通する貫通孔１１８（第３の貫通孔）と、貫通孔４６（第２の貫通孔）の形成位置に対応する部分の絶縁膜１１５，１１６及び貫通孔４６に形成された熱遮断部材３２を貫通する貫通孔１１９（第４の貫通孔）と、を同時に形成する（貫通孔形成工程）。具体的には、例えば、絶縁膜１１５，１１６及び熱遮断部材３２をレーザ加工することで、貫通孔１１８，１１９を形成する。
このとき、貫通孔４５の側面と貫通孔１１８との間、及び貫通孔４６の側面と貫通孔１１９との間に、絶縁性を有した熱遮断部材３２が介在するように、貫通孔１１８，１１９を形成する。
このように、貫通孔４５の側面と貫通孔１１８との間、及び貫通孔４６の側面と貫通孔１１９との間に、絶縁性を有した熱遮断部材３２が介在するように、貫通孔１１８，１１９を形成することにより、貫通電極２５，２６と基板２１とを絶縁する絶縁膜を別途形成する必要がなくなるため、配線基板１１１の製造コストを低減させることができる。
貫通孔４５，４６の直径が１００μｍの場合、貫通孔１１８，１１９の直径は、例えば、６０μｍとすることができる。
次いで、図５３に示す工程では、貫通孔１１８，１１９に導電部材を充填して、貫通孔１１８に貫通電極２５を形成すると共に、貫通孔１１９に貫通電極２６を形成する（貫通電極形成工程）。
具体的には、貫通電極２５，２６は、例えば、絶縁膜１１６の下面１１６Ａと接触するように、金属箔を配設し、この金属箔を給電層とする電解めっき法により形成することができる。この場合、導電部材としては、例えば、Ｃｕを用いることができる。また、貫通電極２５，２６は、印刷法により、貫通孔１１８，１１９に導電部材（この場合、導電ペースト）を充填することで形成してもよい。導電ペーストとしては、例えば、Ｎｉペースト、Ａｇペースト、及びＣｕペースト等を用いることができる。
上記貫通電極形成工程では、貫通電極２５，２６の端面２５Ａ，２６Ａと絶縁膜１１５の上面１１５Ａとが略面一になると共に、貫通電極２５，２６の端面２５Ｂ，２６Ｂと絶縁膜１１６の下面１１６Ａとが略面一になるように、貫通電極２５，２６を形成する。絶縁膜１１５の上面１１５Ａ及び／又は絶縁膜１１６の下面１１６Ａから導電部材が突出した場合には、導電部材を貫通孔１１８，１１９に充填後、例えば、突出した部分の導電部材を研磨して除去することで、貫通電極２５，２６を形成する。
次いで、図５４に示す工程では、第１の実施の形態で説明した図１１に示す工程と同様な処理を行うことで、図５３に示す構造体の上面側に、パッド２８，２９及び配線３１を形成（パッド形成工程）し、その後、第１の実施の形態で説明した図１２に示す工程と同様な処理を行うことで、絶縁膜１１５の上面１１５Ａにソルダーレジスト層３９を形成する。
次いで、図５５に示す工程では、第１の実施の形態で説明した図１１に示す工程と同様な処理を行うことで、図５４に示す構造体の下面側に、外部接続用パッド３６，３７を形成（外部接続用パッド形成工程）し、その後、第１の実施の形態で説明した図１２に示す工程と同様な処理を行うことで、絶縁膜１１６の下面１１６Ａにソルダーレジスト層４１を形成する。これにより、複数の基板形成領域Ｃに配線基板１１１が形成される。
次いで、図５６に示す工程では、電子部品１２，１３を配線基板１１１のパッド２８，２９にフリップチップ実装し、次いで、電子部品１２と配線基板１１１との隙間にアンダーフィル樹脂１７を充填し、電子部品１３と配線基板１１１との隙間にアンダーフィル樹脂１８を充填する。次いで、外部接続用パッド３６に外部接続端子１５を配設し、外部接続用パッド３７に外部接続端子１６を配設する。これにより、複数の基板形成領域Ｃに半導体装置１１０が製造される。
次いで、図５７に示す工程では、図５６に示す構造体を切断領域Ｄに沿って切断することにより、複数の半導体装置１１０を個片化する（切断工程）。
本実施の形態の配線基板の製造方法によれば、基材５５に、貫通孔４５，４６と、電子部品１２が実装される第１の実装領域と１３電子部品が実装される第２の実装領域との間に配置された貫通溝４７と、を同時に形成し、次いで、貫通孔４５，４６及び貫通溝４７を絶縁樹脂で充填して、熱遮断部材３２を形成し、次いで、貫通孔４５に形成された熱遮断部材３２に貫通電極２５が配設される貫通孔１１８を形成すると共に、貫通孔４６に形成された熱遮断部材３２に貫通電極２６が配設される貫通孔１１９を形成し、次いで、貫通孔１１８，１１９に導電部材を充填して、貫通電極２５，２６を形成し、次いで、パッド２８，２９を形成することにより、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置する部分の基材５５に、基材５５を貫通すると共に、動作時に電子部品１３から発生する熱を遮断する熱遮断部材３２が形成されるため、動作時に電子部品１３から発生する熱が、第１の実装領域に対応する部分の基板２１を介して、電子部品１２に伝導されることを防止できる。
また、貫通孔４５，４６及び貫通溝４７に絶縁樹脂を充填して熱遮断部材３２を形成し、貫通孔形成工程において、貫通孔４５と貫通孔１１８との間、及び貫通孔４６と貫通孔１１９との間に、熱遮断部材３２が介在するように、貫通孔１１８，１１９を形成することにより、貫通電極２５，２６と基板２１とを絶縁する絶縁膜を別途形成する必要がなくなるため、配線基板１１１の製造コストを低減させることができる。
（第５の実施の形態）
図５８は、本発明の第５の実施の形態に係る半導体装置の断面図である。図５８において、第２の実施の形態の半導体装置８０と同一構成部分には同一符号を付す。
図５８を参照するに、第５の実施の形態の半導体装置１３０は、第１の実施の形態の半導体装置１０に設けられた配線基板１１の代わりに配線基板１３１を設けた以外は半導体装置１０と同様に構成される。
配線基板１３１は、配線基板１１に設けられた貫通溝４７及び熱遮断部材３２の代わりに溝１３３及び熱遮断部材１３５を設けた以外は、配線基板１１と同様に構成される。
溝１３３は、基板２１の下面２１Ｂ側から、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置する部分の基板２１に形成されている。溝１３３は、基板２１を貫通しない溝である。溝１３３を構成する部分の基板２１の面は、絶縁膜２２で覆われている。溝１３３の幅Ｉは、例えば、２００μｍとすることができる。基板２１の厚さが２００μｍの場合、溝１３３の深さＪは、例えば、１７０μｍとすることができる。
熱遮断部材１３５は、絶縁膜２２が形成された溝１３３に設けられている。熱遮断部材１３５は、その形状が第１の実施の形態で説明した熱遮断部材３２と異なる以外は、熱遮断部材３２と同様に構成される。つまり、熱遮断部材１３５は、熱遮断部材３２と同様な材料により構成され、熱遮断部材３２と同様な効果を得ることのできる部材である。熱遮断部材１３５の幅Ｋは、例えば、１５０μｍとすることができる。
本実施の形態の半導体装置によれば、基板２１の下面２１Ｂ側から、電子部品１２の実装領域と電子部品１２より動作時の発熱量が大きい第２の電子部品１３の実装領域との間に位置する部分の基板２１に、基板２１を貫通しない溝１３３を設けると共に、溝１３３に熱遮断部材１３５を設けたことにより、動作時に電子部品１３から発生する熱を熱遮断部材１３５により遮断することが可能となる。これにより、動作時に電子部品１３から発生する熱が、第１の実装領域に対応する部分の基板２１を介して、電子部品１２に伝導されることを防止できる。
なお、本実施の形態の配線基板１３１に設けられた熱遮断部材１３５を、第２の実装領域を連続或いは不連続に囲むように配置させてもよい。
図５９〜図６９は、本発明の第５の実施の形態に係る半導体装置の製造工程を示す図である。図５９〜図６９において、第５の実施の形態の半導体装置１３０と同一構成部分には同一符号を付す。
図５９〜図６９を参照して、第５の実施の形態の半導体装置１３０の製造方法について説明する。始めに、第３の実施の形態で説明した図３４に示す工程と同様な処理を行うことで、図３４に示す基材５５を準備する（基材準備工程）。
次いで、図５９に示す工程では、基材５５の面５５Ｂ側から、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置する部分の基材５５に、基材５５を貫通しない溝１３３を形成する（溝形成工程）。
具体的には、例えば、マスクを用いた異方性エッチング（例えば、ドライエッチング）により、基材５５をエッチングすることで溝１３３を形成する。溝１３３の幅Ｉは、例えば、２００μｍとすることができる。溝１３３の深さＪは、例えば、１７０μｍとすることができる。
次いで、図６０に示す工程では、貫通電極２５の形成位置に対応する部分の基材５５を貫通する貫通孔４５と、貫通電極２６の形成位置に対応する部分の基材５５を貫通する貫通孔４６と、を同時に形成する（貫通孔形成工程）。
具体的には、例えば、マスクを用いた異方性エッチング（例えば、ドライエッチング）により、基材５５をエッチングすることで貫通孔４５，４６を形成する。
次いで、図６１に示す工程では、第１の実施の形態で説明した図５に示す工程と同様な処理を行うことで、基材５５の両面５５Ａ，５５Ｂと、貫通孔４５，４６及び溝１３３を構成する部分の基材５５の面とを覆う絶縁膜２２を形成する。
次いで、図６２に示す工程では、第１の実施の形態で説明した図６に示す工程と同様な処理を行うことで、基材５５の下面５５Ｂに設けられた絶縁膜２２に、図６に示すマスク６１を形成する。このとき、マスク６１は、開口部６１Ａが溝１３３を露出するように形成する。
次いで、図６３に示す工程では、例えば、スキージ印刷法により、溝１３３に樹脂（熱遮断部材１３５の母材）で充填することにより、熱遮断部材１３５を形成する（熱遮断部材形成工程）。
このとき、マスク６１の開口部６１Ａにも樹脂が充填される。上記樹脂としては、例えば、熱を遮断可能な樹脂（例えば、熱伝導率が０．１〜１．０Ｗ／ｍ・Ｋ）を用いることができる。具体的には、樹脂としては、例えば、ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等を用いることができる。なお、樹脂にフィラー（例えば、シリカ）を含有させてもよい。樹脂にフィラー（例えば、シリカ）を含有させる場合、基板２１と熱遮断部材１３５との熱膨張係数の差を小さくすることが可能となる。例えば、基板２１としてシリコン基板（熱膨張係数３ｐｐｍ／Ｋ）を用いる場合、樹脂に含まれるフィラー（シリカ）の含有量は、５０％とすることができる。
次いで、図６４に示す工程では、第１の実施の形態で説明した図８に示す工程と同様な処理を行うことで、図６３に示すマスク６１を除去する。
次いで、図６５に示す工程では、開口部５７，５８に貫通電極２５，２６の母材となる導電部材６５を形成する。具体的には、例えば、スパッタ法によりシード層を形成し、次いで、セミアディティブ法により、Ｃｕめっき膜を析出成長させることで導電部材６５を形成するか、或いは、印刷法により開口部５７，５８を導電ペースト（例えば、Ｃｕペースト、Ａｇペースト、Ｎｉペースト等）で充填することで導電部材６５を形成する。このとき、導電部材６５が基材５５の下面５５Ｂに形成された絶縁膜２２から突出する場合がある。
次いで、図６６に示す工程では、基材５５の下面５５Ｂに形成された絶縁膜２２から突出した部分の導電部材６５及び／又は熱遮断部材１３５を除去する（導電部材及び／又は熱遮断部材除去工程）。
具体的には、研削や研磨により、絶縁膜２２から突出した部分の不要な導電部材６５及び／又は熱遮断部材１３５を除去する。これにより、貫通電極２５，２６が形成される（本実施の形態の場合、図６５及び図６６に示す工程が「貫通電極形成工程」）と共に、熱遮断部材１３５の端面１３５Ａ（研磨或いは研削された面）と貫通電極２５，２６の端面２５Ｂ，２６Ｂとが略面一となる。
次いで、図６７に示す工程では、第１の実施の形態で説明した図１１、図１２、及び図１４〜図１６に示す工程（「パッド形成工程」及び「外部接続用パッド形成工程」を含む工程）と同様な処理を順次行うことにより、パッド２８，２９、配線３１、ビア３３，３４、外部接続用パッド３６，３７、及びソルダーレジスト層３９，４１を形成する。これにより、複数の基板形成領域Ｃに配線基板１３１が形成される。
次いで、図６８に示す工程では、電子部品１２，１３を配線基板１３１のパッド２８，２９にフリップチップ実装し、次いで、電子部品１２と配線基板１３１との隙間にアンダーフィル樹脂１７を充填し、電子部品１３と配線基板１３１との隙間にアンダーフィル樹脂１８を充填する。次いで、外部接続用パッド３６に外部接続端子１５を配設し、外部接続用パッド３７に外部接続端子１６を配設する。これにより、複数の基板形成領域Ｃに半導体装置１３０が製造される。
次いで、図６９に示す工程では、図６８に示す構造体を切断領域Ｄに沿って切断することにより、複数の半導体装置１３０を個片化する（切断工程）。
本実施の形態の配線基板の製造方法によれば、基材５５の面５５Ｂ側から、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置する部分の基材５５に、基材５５を貫通しない溝１３３を形成し、次いで、基材５５に、貫通電極２５，２６の形成位置に対応すると共に、基材５５を貫通する貫通孔４５，４６を同時に形成し、その後、溝１３３に熱を遮断する熱遮断部材１３５を形成し、次いで、貫通孔に導電部材６５を充填して、貫通電極２５，２６を形成し、その後、パッド２８，２９を形成することにより、電子部品１２が実装される第１の実装領域と電子部品１３が実装される第２の実装領域との間に位置する部分の基材５５に、動作時に電子部品１３から発生する熱を遮断する熱遮断部材１３５が形成されるため、動作時に電子部品１３から発生する熱が、第１の実装領域に対応する部分の基板２１を介して、電子部品１２に伝導されることを防止できる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
従来の半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１６）である。 本発明の第１の実施の形態の変形例に係る半導体装置の断面図である。 本発明の第１の実施の形態の変形例に係る半導体装置に設けられた貫通溝及び熱遮断部材を説明するための図である。 熱遮断部材の配置例を示す図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第３の実施の形態に係る半導体装置の断面図である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１５）である。 本発明の第４の実施の形態に係る半導体装置の断面図である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第４の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第５の実施の形態に係る半導体装置の断面図である。 本発明の第５の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第５の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第５の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第５の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第５の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第５の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第５の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第５の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第５の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第５の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第５の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。
符号の説明
１０，７０，８０，９０，１１０，１３０ 半導体装置
１１，７１，８１，９１，１１１，１３１ 配線基板
１２，１３ 電子部品
１５，１６ 外部接続端子
１７，１８ アンダーフィル樹脂
２１ 基板
２１Ａ，２２Ａ，５５Ａ，９４Ｂ，１１５Ａ，１１６Ｂ 上面
２１Ｂ，２３Ａ，５５Ｂ，９４Ａ，１１５Ｂ，１１６Ａ 下面
２２，２３，９３，９４，１１５，１１６ 絶縁膜
２５，２６ 貫通電極
２５Ａ，２５Ｂ，２６Ａ，２６Ｂ，３２Ａ，３２Ｂ，１３５Ａ 端面
２８，２９ パッド
２８Ａ，２９Ａ，３６Ａ，３７Ａ 接続面
３１ 配線
３２，７４，１３５ 熱遮断部材
３３，３４，９６，９７ ビア
３６，３７ 外部接続用パッド
３９，４１ ソルダーレジスト層
３９Ａ，３９Ｂ，４８，４９，５７，５８，９３Ａ，９３Ｂ 開口部
４５，４６，１１８，１１９ 貫通孔
４７，６１Ａ，７３ 貫通溝
５５ 基材
５９，１３３ 溝
６１ マスク
６５ 導電部材
１０１ フィルム
Ａ，Ｂ，Ｅ，Ｉ，Ｋ 幅
Ｃ 基板形成領域
Ｄ 切断領域
Ｆ 第１の実装領域
Ｇ 第２の実装領域
Ｊ 深さ

Claims (8)

  1. 半導体材料からなる基板と、前記基板の第１の面側に設けられ、第１の電子部品が実装される第１のパッドと、前記基板の第１の面側に設けられ、前記第１の電子部品より動作時の発熱量が大きい第２の電子部品が実装される第２のパッドと、
    前記基板を貫通すると共に、一方の端部が前記第１のパッドと電気的に接続された第１の貫通電極と、
    前記基板を貫通すると共に、一方の端部が前記第２のパッドと電気的に接続された第２の貫通電極と、を有する配線基板であって、
    前記第１の電子部品が実装される第１の実装領域と前記第２の電子部品が実装される第２の実装領域との間に位置する部分の前記基板に、該基板を貫通する貫通溝を設けると共に、前記貫通溝に熱遮断部材を設け、
    前記貫通溝を、前記第２の実装領域に対応する部分の前記基板を囲むように設け、
    前記貫通溝の前記基板の第１の面側の端部又は第１の面側とは反対側の端部の少なくとも一方は、前記基板の第１の面及びその反対面並びに前記貫通溝の内側面に設けられ前記貫通溝上に延在する絶縁膜により塞がれていることを特徴とする配線基板。
  2. 前記絶縁膜は、前記基板の表面及び前記熱遮断部材上に形成され、
    前記絶縁膜を介して、前記第１のパッド、前記第２のパッド、及び前記第１のパッドと前記第２のパッドと接続された配線が形成されていることを特徴とする請求項１記載の配線基板。
  3. 前記基板には、前記基板を貫通する貫通孔が形成され、
    前記絶縁膜は、前記貫通孔の内側面にも形成され、
    前記貫通電極は、前記貫通孔内に前記絶縁膜を介して設けられていることを特徴とする請求項１又は２記載の配線基板。
  4. 前記貫通溝は、前記第２の実装領域に対応する部分の前記基板を囲むよう、連続した額縁形状に形成されていることを特徴とする請求項１ないし３のうち、いずれか１項記載の配線基板。
  5. 前記貫通溝は、前記第２の実装領域に対応する部分の前記基板を囲むよう、複数配置されていることを特徴とする請求項１ないし３のうち、いずれか１項記載の配線基板。
  6. 前記絶縁膜は酸化膜からなることを特徴とする請求項１ないし５のうち、いずれか１項記載の配線基板。
  7. 前記熱遮断部材の熱伝導率は、０．１〜１．０Ｗ／ｍ・Ｋであることを特徴とする請求項１ないし６のうち、いずれか１項記載の配線基板。
  8. 前記熱遮断部材の材料は、樹脂であることを特徴とする請求項１ないし７のうち、いずれか１項記載の配線基板。
JP2008270530A 2008-10-21 2008-10-21 配線基板 Active JP5350745B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008270530A JP5350745B2 (ja) 2008-10-21 2008-10-21 配線基板
US12/582,224 US8330050B2 (en) 2008-10-21 2009-10-20 Wiring board having heat intercepting member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008270530A JP5350745B2 (ja) 2008-10-21 2008-10-21 配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013119783A Division JP5474239B2 (ja) 2013-06-06 2013-06-06 配線基板

Publications (2)

Publication Number Publication Date
JP2010103133A JP2010103133A (ja) 2010-05-06
JP5350745B2 true JP5350745B2 (ja) 2013-11-27

Family

ID=42107727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008270530A Active JP5350745B2 (ja) 2008-10-21 2008-10-21 配線基板

Country Status (2)

Country Link
US (1) US8330050B2 (ja)
JP (1) JP5350745B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
JP5959188B2 (ja) * 2011-12-05 2016-08-02 株式会社ディスコ ウエーハの加工方法
US10192810B2 (en) * 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
KR101757749B1 (ko) * 2013-07-03 2017-07-14 로젠버거 호흐프리쿠벤츠테흐닉 게엠베하 운트 코. 카게 고 대역폭 상호 연결을 위한 단열 구조
TWI590726B (zh) * 2013-12-09 2017-07-01 群成科技股份有限公司 電子封裝件、封裝載板及此封裝載板的製造方法
DE102014107909A1 (de) * 2014-06-05 2015-12-17 Infineon Technologies Ag Leiterplatten und Verfahren zu deren Herstellung
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法
KR102531762B1 (ko) 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US10347507B2 (en) 2017-09-29 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board
JP7283358B2 (ja) * 2019-11-14 2023-05-30 株式会社デンソー 電子制御装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US5467251A (en) * 1993-10-08 1995-11-14 Northern Telecom Limited Printed circuit boards and heat sink structures
JP2001308137A (ja) * 2000-04-26 2001-11-02 Matsushita Electric Works Ltd 半導体装置及びその製造方法
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
JP2005223078A (ja) * 2004-02-04 2005-08-18 Murata Mfg Co Ltd 回路モジュール
JP2005277163A (ja) * 2004-03-25 2005-10-06 Kyocera Corp 配線基板
JP3987521B2 (ja) 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
JP4241756B2 (ja) * 2005-05-13 2009-03-18 オムロン株式会社 部品実装基板構造
JP2007158279A (ja) * 2005-12-09 2007-06-21 Hitachi Ltd 半導体装置及びそれを用いた電子制御装置
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US7738249B2 (en) * 2007-10-25 2010-06-15 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal cooling structure and electrical assembly utilizing same

Also Published As

Publication number Publication date
US8330050B2 (en) 2012-12-11
JP2010103133A (ja) 2010-05-06
US20100096163A1 (en) 2010-04-22

Similar Documents

Publication Publication Date Title
JP5350745B2 (ja) 配線基板
JP5193809B2 (ja) 配線基板及びその製造方法
JP5297139B2 (ja) 配線基板及びその製造方法
US8319115B2 (en) Wiring board and manufacturing method thereof
US9247644B2 (en) Wiring board and method for manufacturing the same
TWI387076B (zh) 積體電路元件之封裝結構及其製造方法
JP5237607B2 (ja) 基板の製造方法
TW201312713A (zh) 半導體裝置、垂直堆疊有該半導體裝置之半導體模組構造及其製造方法
JP2011171567A (ja) 基板構造物の製造方法及び半導体装置の製造方法
KR102351676B1 (ko) 반도체 패키지 및 그 제조 방법
JP2008300782A (ja) 貫通電極付き基板の製造方法
JP6021441B2 (ja) 半導体装置
JP2015095654A (ja) 印刷回路基板及びその製造方法
JP2006294701A (ja) 半導体装置及びその製造方法
JP2017212376A (ja) 半導体装置、半導体装置の製造方法
JP5473959B2 (ja) 半導体装置
TWI655714B (zh) 封裝基板、封裝半導體裝置與其之封裝方法
JP2006173548A (ja) 半導体装置および半導体装置の製造方法
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
JP5630965B2 (ja) インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法
JP5474239B2 (ja) 配線基板
JP2006080149A (ja) 半導体装置の積層構造
JP5919943B2 (ja) シリコンインターポーザ
JP5118614B2 (ja) 半導体装置の製造方法
JP6272431B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130606

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130822

R150 Certificate of patent or registration of utility model

Ref document number: 5350745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150