JP2006173548A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】パッシベーション膜の剥がれやひび割れを防止することができる半導体装置およびその製造方法を提供すること。
【解決手段】半導体チップ１は、平面視略矩形状に形成され、その最表面の周縁部に溝１１を有している。この溝１１を除いて、半導体チップ１の表面全域を被覆するように、パッシベーション膜２が形成されている。パッシベーション膜２上には、応力緩和層３、再配線４および封止樹脂層５が形成されている。封止樹脂層５は、パッシベーション膜２、応力緩和層３および再配線４の表面を覆い尽くし、さらに、これらの表面から側面に回り込み、半導体チップ１の溝１１を埋め尽くしている。
【選択図】 図１

Description

この発明は、半導体装置およびその製造方法に関し、とくに、ＷＬ−ＣＳＰ（ウエハレベルチップスケールパッケージ：Wafer Level-Chip Scale Package）の半導体装置およびその製造方法に関する。

最近、半導体装置の小型化、高機能化および高性能化を可能にするＷＬ−ＣＳＰの実用化が進んでいる。ＷＬ−ＣＳＰは、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップサイズがパッケージサイズとなる。
ＷＬ−ＣＳＰの半導体装置は、図１０に示すように、半導体チップ１０１の表面全域がパッシベーション膜１０２で覆われている。このパッシベーション膜１０２には、半導体チップ１０１の表面に形成された内部配線の一部を電極パッド１０３として露出させるためのパッド開口１０４が形成されている。また、パッシベーション膜１０２上には、ポリイミド層１０５が積層されている。さらに、ポリイミド層１０５上には、再配線１０６が形成されており、この再配線１０６は、ポリイミド層１０５に貫通して形成された貫通孔１０７を介して電極パッド１０３に接続されている。そして、ポリイミド層１０５および再配線１０６上には、エポキシ樹脂からなる封止樹脂層１０８が積層され、再配線１０６は、その封止樹脂層１０８を貫通するポスト１０９を介して、封止樹脂層１０８の表面に配設された半田ボール１１０に接続されている。

この半導体装置は、次のようにして製造される。まず、複数の半導体チップが作り込まれたウエハが用意される。ウエハの表面は、その全域がパッシベーション膜１０２によって被覆されている。次いで、パッシベーション膜１０２上にポリイミド層１０５および再配線１０６が形成された後、それらの上に封止樹脂層１０８が積層され、さらにポスト１０９および半田ボール１１０が形成される。その後、ウエハ内の各半導体チップ間に設定されたダイシングラインに沿って、パッシベーション膜１０２および封止樹脂層１０８とともにウエハが切断（ダイシング）されることにより、図１０に示すＷＬ−ＣＳＰの半導体装置が得られる。
特開２００１−２９８１２０号公報

ところが、このようにして製造される半導体装置は、半導体チップ１０１、パッシベーション膜１０２および封止樹脂層１０８の各側面が面一となって露出する。半導体チップ１０１および封止樹脂層１０８はある程度の厚みを有しているが、パッシベーション膜１０２は薄い膜状であるため、半導体装置の側面に応力が加わったときに、その薄いパッシベーション膜１０２が、半導体チップ１０１の表面から剥がれたり、ひび割れたりするおそれがあった。

そこで、この発明の目的は、パッシベーション膜の剥がれやひび割れを防止することができる半導体装置およびその製造方法を提供することである。

前記の目的を達成するための請求項１記載の発明は、ＷＬ−ＣＳＰの半導体装置であって、半導体チップ（１）と、この半導体チップの表面を被覆するパッシベーション膜（２）と、このパッシベーション膜上に設けられ、前記半導体チップの表面側を封止するための封止樹脂層（５）とを含み、前記封止樹脂層は、前記パッシベーション膜の側面へ回り込み、当該側面を被覆していることを特徴とする半導体装置である。

なお、括弧内の英数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この構成によれば、封止樹脂層がパッシベーション膜の側面に回り込んで形成されており、パッシベーション膜の側面が封止樹脂層によって被覆されている。そのため、パッシベーション膜の剥がれやひび割れを防止することができる。

請求項２記載の発明は、前記半導体チップは、半導体基板上に形成された層間膜（１２）を備えており、前記封止樹脂層は、前記パッシベーション膜および前記層間膜の各側面へ回り込み、前記パッシベーション膜および前記層間膜の各側面を被覆していることを特徴とする請求項１記載の半導体装置である。
この構成によれば、パッシベーション膜および層間膜の各側面が封止樹脂層で被覆されるので、パッシベーション膜および層間膜の剥がれやひび割れを防止することができる。

請求項３記載の発明は、前記半導体チップには、その最表面の周縁部に溝（１１）が形成されており、前記封止樹脂層は、前記溝に入り込んでいることを特徴とする請求項１または２記載の半導体装置である。
この構成によれば、半導体チップの最表面の周縁部に溝が形成され、この溝に封止樹脂層が入り込んでいる。そのため、封止樹脂層の溝に入り込んだ部分においても、この半導体装置の側面に加わる応力を吸収することができ、パッシベーション膜の剥がれやひび割れをより確実に防止することができる。

なお、請求項４に記載のように、前記パッシベーション膜上に設けられた再配線（４）と、前記パッシベーション膜と前記再配線との間に介在され、外部から加わる応力を吸収して緩和するための応力緩和層（３）とをさらに含む場合には、前記パッシベーション膜の側面と前記応力緩和層の側面とがほぼ面一に形成されていてもよい。このような構成は、たとえば、応力緩和層をマスクとしてパッシベーション膜のエッチングを行い、パッシベーション膜の応力緩和層から露出した部分を除去することによって得ることができる。

請求項５記載の発明は、ＷＬ−ＣＳＰの半導体装置であって、半導体チップ（１）と、この半導体チップの表面を被覆するパッシベーション膜（２）と、このパッシベーション膜上に設けられ、外部から加わる応力を吸収して緩和するための応力緩和層（３）とを含み、前記応力緩和層は、前記パッシベーション膜の側面へ回り込み、当該側面を被覆していることを特徴とする半導体装置である。

この構成によれば、応力緩和層がパッシベーション膜の側面に回り込んで形成されており、パッシベーション膜の側面が応力緩和層によって被覆されている。そのため、パッシベーション膜の剥がれやひび割れを防止することができる。
請求項６記載の発明は、前記半導体チップは、半導体基板上に形成された層間膜（１２）を備えており、前記応力緩和層は、前記パッシベーション膜および前記層間膜の各側面へ回り込み、前記パッシベーション膜および前記層間膜の各側面を被覆していることを特徴とする請求項５記載の半導体装置である。

この構成によれば、パッシベーション膜および層間膜の各側面が応力緩和層で被覆されるので、パッシベーション膜および層間膜の剥がれやひび割れを防止することができる。
請求項７記載の発明は、前記半導体チップには、その最表面の周縁部に溝が形成されており、前記応力緩和層は、前記溝に入り込んでいることを特徴とする請求項５または６記載の半導体装置である。

この構成によれば、半導体チップの最表面の周縁部に溝が形成され、この溝に応力緩和層が入り込んでいる。そのため、応力緩和層の溝に入り込んだ部分においても、この半導体装置の側面に加わる応力を吸収することができ、パッシベーション膜の剥がれやひび割れをより確実に防止することができる。
請求項８記載の発明は、前記応力緩和層上に設けられ、前記半導体チップの表面側を封止するための封止樹脂層をさらに含み、前記封止樹脂層は、前記応力緩和層の外側から前記パッシベーション膜の表面および側面を被覆していることを特徴とする請求項５ないし７のいずれかに記載の半導体装置である。

この構成によれば、パッシベーション膜の側面が応力緩和層によって被覆され、さらにその外側から封止樹脂層によって被覆されているので、パッシベーション膜の剥がれやひび割れをより確実に防止することができる。
請求項９記載の発明は、パッシベーション膜（２）を有する半導体チップ（１）と、前記パッシベーション膜上に設けられ、外部から加わる応力を吸収して緩和するための応力緩和層（３）と、この応力緩和層上に設けられた封止樹脂層（５）とを含み、前記応力緩和層および／または前記封止樹脂層は、前記パッシベーション膜の側面へ回り込み、当該側面を被覆していることを特徴とする半導体装置である。

この構成によれば、応力緩和層および／または封止樹脂層がパッシベーション膜の側面に回り込んで形成されており、パッシベーション膜の側面が応力緩和層および／または封止樹脂層によって被覆されている。そのため、パッシベーション膜の剥がれやひび割れを防止することができる。
請求項１０記載の発明は、ＷＬ−ＣＳＰの半導体装置を製造する方法であって、複数の半導体チップ（１）が作り込まれ、その表面がパッシベーション膜（２）で被覆された半導体ウエハ（Ｗ）を用意する工程と、前記半導体ウエハに設定されたダイシングライン（Ｌ）上の所定幅の領域から前記パッシベーション膜を除去するパッシベーション膜除去工程と、このパッシベーション膜除去工程後に、前記半導体ウエハ上に封止樹脂層（５）を形成する封止樹脂層形成工程と、この封止樹脂層形成工程後に、前記半導体ウエハをダイシングラインに沿って切断し、半導体チップの個片に切り分けるダイシング工程とを含むことを特徴とする半導体装置の製造方法である。

この方法により、請求項１〜９記載の構成の半導体装置を作製することができる。
請求項１１記載の発明は、前記パッシベーション膜除去工程は、ダイシングラインに沿って、前記パッシベーション膜の表面から前記パッシベーション膜の下方まで凹状に窪む凹部を形成する工程を含むことを特徴とする請求項１０記載の半導体装置の製造方法である。

この方法により、とくに請求項３記載の構成の半導体装置を良好に作製することができる。

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、ＷＬ−ＣＳＰの半導体装置であり、半導体チップ１と、この半導体チップ１の
表面（機能素子が形成されている側の面）を被覆するパッシベーション膜（表面保護膜）２と、このパッシベーション膜２上に積層された応力緩和層３と、この応力緩和層３上に形成された再配線４と、この再配線４上に積層された封止樹脂層５と、この封止樹脂層５上に配置された金属ボール６とを備えている。

半導体チップ１は、平面視略矩形状に形成され、その最表面の周縁部に溝１１を有している。この溝１１は、半導体チップ１の最表面の周縁部が、たとえば、幅１０〜２０μｍおよび深さ１０〜１００μｍの断面略正方形状に切除されることによって形成されている。
パッシベーション膜２は、酸化シリコンまたは窒化シリコンからなり、溝１１を除いて、半導体チップ１の表面全域を被覆するように形成されている。このパッシベーション膜２には、半導体チップ１の表面に形成されたアルミニウムなどの金属からなる内部配線の一部を、電極パッド７として露出させるためのパッド開口２１が形成されている。

応力緩和層３は、たとえば、ポリイミドからなり、この半導体装置に応力が加わったときに、その応力を吸収して緩和するために設けられており、平面視において、パッシベーション膜２よりも少し小さい矩形状に形成されている。この応力緩和層３には、電極パッド７と対向する位置に貫通孔３１が貫通して形成されている。
再配線４は、たとえば、銅などの金属材料を用いて形成され、応力緩和層３の表面に沿って、封止樹脂層５を挟んで金属ボール６と対向する位置まで延びている。

封止樹脂層５は、たとえば、エポキシ樹脂からなり、半導体チップ１の表面側を封止している。この封止樹脂層５は、パッシベーション膜２、応力緩和層３および再配線４の表面を覆い尽くし、さらに、これらの表面から側面に回り込み、半導体チップ１の溝１１を埋め尽くしている。また、封止樹脂層５は、表面が平坦面に形成されるとともに、その側面が半導体チップ１の側面と面一に形成されている。これによって、この半導体装置は、平面視におけるサイズが半導体チップ１のサイズと等しい略直方体形状を有している。

また、封止樹脂層５には、再配線４と金属ボール６との間に、たとえば、銅などの金属からなる扁平な円柱状のポスト８が貫通して設けられており、このポスト８によって、再配線４と金属ボール６とが接続されている。
金属ボール６は、図示しない配線基板などとの接続（外部接続）のための外部接続端子であり、たとえば、半田などの金属材料を用いてボール状に形成されている。

以上のような構成によれば、パッシベーション膜２の側面は、封止樹脂層５によって被覆されており、この半導体装置の側面において露出していない。そのため、この半導体装置の側面に加わる応力によるパッシベーション膜２の剥がれやひび割れを防止することができる。
また、半導体チップ１の最表面の周縁部に溝１１が形成され、この溝１１に封止樹脂層５が入り込んでいる。そのため、封止樹脂層５の溝１１に入り込んだ部分においても、この半導体装置の側面に加わる応力を吸収することができ、パッシベーション膜２の剥がれやひび割れをより確実に防止することができる。

図２は、図１に示す半導体装置の製造工程を工程順に示す断面図である。まず、複数の半導体チップ１が作り込まれ、その表面全域がパッシベーション膜２で覆われたウエハＷが用意される。そして、図２（ａ）に示すように、パッシベーション膜２に、電極パッド７を露出させるためのパッド開口２１が形成された後、そのパッシベーション膜２上に、応力緩和層３および再配線４が順に形成される。

なお、応力緩和層３は、各半導体チップ１の間に設定されたダイシングラインＬ上には
形成されない。そのため、ダイシングラインＬを挟んで隣接する各半導体チップ１上の応力緩和層３の間には所定幅の間隔が生じ、ダイシングラインＬ上には、この応力緩和層３の間においてパッシベーション膜２が露出している。
次いで、図２（ｂ）に示すように、ダイシングラインＬに沿って、パッシベーション膜２の表面からパッシベーション膜２の下方まで凹状に窪む凹部９が形成される。この凹部９は、たとえば、ウエハＷを各半導体チップ１に切り分けるためのダイシングのためのダイシングブレードよりも厚み（幅）の大きなブレード（図示せず）を用いて、パッシベーション膜２の表面側からハーフカットの手法によって形成してもよいし、レーザ加工によって形成してもよい。ブレードを用いる場合、そのブレードの厚みおよびカット量（切り込み量）によって、凹部９（溝１１）の幅および深さを制御することができる。

その後、図２（ｃ）に示すように、ウエハＷの表面全域上に封止樹脂層５が形成される。この封止樹脂層５は、ウエハＷの表面全域に液状（未硬化）のエポキシ樹脂を塗布し、これを硬化させることによって形成することができる。そして、封止樹脂層５の所定位置にポスト８が形成された後、そのポスト８上に金属ボール６が形成される。ポスト８は、封止樹脂層５に孔を貫通形成した後、電解めっきによって、その孔内を埋めるように金属材料を供給することにより形成することができる。

そして、図２（ｄ）に示すように、図示しないダイシングブレードを用いて、ダイシングラインＬに沿って、封止樹脂層５とともにウエハＷが切断（ダイシング）すると、図１に示すＷＬ−ＣＳＰの半導体装置が得られる。
図３は、この発明の第２の実施形態に係る半導体装置の構成を示す断面図である。この図３において、上述の図１に示された各部に対応する部分には、図１の場合と同一の参照符号を付して示す。

図３に示す半導体装置では、半導体チップ１に溝１１が形成されていない。また、パッシベーション膜２の側面と応力緩和層３の側面とが面一に形成されている。
このような構成の半導体装置の製造工程では、たとえば、図４（ａ）に示すように、パッシベーション膜２で覆われたウエハＷが用意され、このパッシベーション膜２上に応力緩和層３および再配線４が順に形成された後、図４（ｂ）に示すように、応力緩和層３をマスクとして、パッシベーション膜２の応力緩和層３から露出している部分がエッチング除去される。すなわち、ダイシングラインＬに沿った所定幅の領域では、ダイシングラインＬを挟んで隣接する各半導体チップ１上の応力緩和層３の間からパッシベーション膜２が露出しており、このダイシングラインＬ上のパッシベーション膜２が応力緩和層３をマスクとするエッチングによって除去される。

この応力緩和層３をマスクとするパッシベーション膜２のエッチングは、応力緩和層３を溶解させず、パッシベーション膜２を溶解させるようなエッチング液を用いて達成することができる。たとえば、パッシベーション膜２が酸化シリコンからなる場合、硝酸をエッチング液として用いることによって、応力緩和層３をマスクとするパッシベーション膜２のエッチングが達成されてもよい。また、このようなウエットエッチングに限らず、ＲＩＥ（反応性イオンエッチング）などのドライエッチングによって、パッシベーション膜２の応力緩和層３から露出した部分が除去されてもよい。

パッシベーション膜２のエッチング除去後は、図４（ｃ）に示すように、ウエハＷの表面全域上に封止樹脂層５が形成され、さらにポスト８および金属ボール６が形成された後、図４（ｄ）に示すように、図示しないダイシングブレードを用いて、ダイシングラインＬに沿って、封止樹脂層５とともにウエハＷが切断（ダイシング）されることによって、図３に示すＷＬ−ＣＳＰの半導体装置が得られる。

図５は、この発明の第３の実施形態に係る半導体装置の構成を説明するための断面図である。この図５において、上述の図１に示された各部に対応する部分には、図１の場合と同一の参照符号を付して示す。
図５に示す半導体装置では、半導体チップ１は、半導体チップ１の表面に形成された電極パッド７（内部配線）と半導体チップ１の基体をなす半導体基板との間に、たとえば、酸化シリコンまたは窒化シリコンからなる層間膜１２を備えている。そして、溝１１が層間膜１２の下方（半導体基板側）まで掘り下げて形成されており、この溝１１内に封止樹脂層５が入り込むことによって、パッシベーション膜２および層間膜１２の各側面が封止樹脂層５によって被覆されている。

この構成により、この半導体装置の側面に加わる応力によるパッシベーション膜２および層間膜１２の剥がれやひび割れを防止することができる。
図６は、この発明の第４の実施形態に係る半導体装置の構成を説明するための断面図である。この図６において、上述の図１に示された各部に対応する部分には、図１の場合と同一の参照符号を付して示す。

図６に示す半導体装置では、パッシベーション膜２上に積層された応力緩和層３が、パッシベーション膜２の表面から側面に回り込み、半導体チップ１の最表面の周縁部に形成されている溝１１を埋め尽くしている。そして、封止樹脂層５は、応力緩和層３の表面を覆い尽くすように形成されている。
このような構成によれば、パッシベーション膜２の側面は、応力緩和層３によって被覆されており、この半導体装置の側面において露出していない。そのため、この半導体装置の側面に加わる応力によるパッシベーション膜２の剥がれやひび割れを防止することができる。

そのうえ、半導体チップ１の最表面の周縁部に溝１１が形成され、この溝１１に応力緩和層３が入り込んでいるので、その応力緩和層３の溝１１に入り込んだ部分においても、この半導体装置の側面に加わる応力を吸収することができ、パッシベーション膜２の剥がれやひび割れをより確実に防止することができる。
図７は、図６に示す半導体装置の製造工程を工程順に示す断面図である。図６に示す半導体装置の製造工程では、まず、複数の半導体チップ１が作り込まれ、その表面全域がパッシベーション膜２で覆われたウエハＷが用意される。そして、図７（ａ）に示すように、パッシベーション膜２に、電極パッド７を露出させるためのパッド開口２１が形成された後、ダイシングラインＬに沿って、パッシベーション膜２の表面からパッシベーション膜２の下方まで凹状に窪む所定幅の凹部９が形成される。

この凹部９の形成後、図７（ｂ）に示すように、パッシベーション膜２上に、貫通孔３１を有する応力緩和層３が形成される。この応力緩和層３は、各半導体チップ１の間に設定されたダイシングラインＬ上の領域であって、凹部９よりも幅狭な領域上には形成されない。そのため、ダイシングラインＬを挟んで隣接する各半導体チップ１上の応力緩和層３の間には間隔が生じ、ダイシングラインＬ上には、この応力緩和層３の間において半導体チップ１（ウエハＷ）が露出している。

つづいて、図７（ｃ）に示すように、再配線４および封止樹脂層５が形成された後、その封止樹脂層５の所定位置にポスト８が形成される。さらに、そのポスト８上に金属ボール６が形成される。
そして、図７（ｄ）に示すように、凹部９内において応力緩和層３が形成されていない部分の幅とほぼ同じ厚み（幅）を有するダイシングブレード（図示せず）を用いて、ダイシングラインＬに沿って、封止樹脂層５とともにウエハＷが切断（ダイシング）すると、図６に示すＷＬ−ＣＳＰの半導体装置が得られる。

図８は、この発明の第５の実施形態に係る半導体装置の構成を説明するための断面図である。この図８において、上述の図１に示された各部に対応する部分には、図１の場合と同一の参照符号を付して示す。
図８に示す半導体装置では、パッシベーション膜２上に積層された応力緩和層３が、パッシベーション膜２の表面から側面に回り込み、半導体チップ１の最表面の周縁部に形成されている溝１１に入り込んでいる。また、その応力緩和層３上に積層されている封止樹脂層５が、応力緩和層３の表面から側面に回り込み、応力緩和層３の外側からパッシベーション膜２の表面および側面を被覆している。そして、半導体チップ１の最表面の周縁部に形成されている溝１１は、応力緩和層３および封止樹脂層５によって埋め尽くされている。

このような構成によれば、パッシベーション膜２の側面が応力緩和層３によって被覆され、さらにその外側から封止樹脂層５によって被覆されているので、パッシベーション膜２の剥がれやひび割れをより確実に防止することができる。
なお、図８に示す半導体装置は、上述の図７（ａ）〜（ｃ）の各工程が順次に行われた後、図７（ｄ）に示す工程において、凹部９内において応力緩和層３が形成されていない部分の幅よりも小さな厚み（幅）を有するダイシングブレード（図示せず）を用いて、ダイシングラインＬに沿って、封止樹脂層５とともにウエハＷが切断（ダイシング）することにより得ることができる。

図９は、この発明の第６の実施形態に係る半導体装置の構成を説明するための断面図である。この図９において、上述の図５に示された各部に対応する部分には、図５の場合と同一の参照符号を付して示す。
図９に示す半導体装置では、半導体チップ１は、半導体チップ１の表面に形成された電極パッド７（内部配線）と半導体チップ１の基体をなす半導体基板との間に、たとえば、酸化シリコンまたは窒化シリコンからなる層間膜１２を備えている。そして、溝１１が層間膜１２の下方（半導体基板側）まで掘り下げて形成されており、この溝１１内に応力緩和層３および封止樹脂層５が入り込むことによって、パッシベーション膜２および層間膜１２の各側面が応力緩和層３および封止樹脂層５によって被覆されている。

この構成により、この半導体装置の側面に加わる応力によるパッシベーション膜２および層間膜１２の剥がれやひび割れを防止することができる。
なお、この図９に示す構成では、パッシベーション膜２および層間膜１２の各側面が応力緩和層３および封止樹脂層５によって被覆されているとしたが、応力緩和層３のみが溝１１に入り込み、応力緩和層３のみによって、パッシベーション膜２および層間膜１２の各側面が被覆されていてもよい。

以上、この発明のいくつかの実施形態について説明したが、この発明は他の形態で実施することもできる。たとえば、図２に示す製造方法によって、溝１１を有しない構成の半導体装置が製造されてもよい。すなわち、図２（ｂ）に示す工程において、ブレードを用いたハーフカットのカット量またはレーザビームの照射強度および照射時間を調節して、パッシベーション膜２のみを除去するようにすれば、溝１１を有さず、パッシベーション膜２の側面が封止樹脂層５によって被覆された構成の半導体装置を得ることができる。

また、上述の実施形態では、ＷＬ−ＣＳＰの半導体装置を例に取り上げたが、この発明は、ＷＬ−ＣＳＰの半導体装置以外にも、実装基板に対して、半導体チップの表面を対向させて、半導体チップの裏面が露出した状態で実装（ベアチップ実装）される、半導体装置に適用することもできる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

この発明の一実施形態に係る半導体装置の構成を示す断面図である。 図１に示す半導体装置の製造工程を工程順に示す断面図である。 この発明の第２の実施形態に係る半導体装置の構成を示す断面図である。 図３に示す半導体装置の製造工程を工程順に示す断面図である。 この発明の第３の実施形態に係る半導体装置の構成を説明するための断面図である。 この発明の第４の実施形態に係る半導体装置の構成を説明するための断面図である。 図６に示す半導体装置の製造工程を工程順に示す断面図である。 この発明の第５の実施形態に係る半導体装置の構成を説明するための断面図である。 この発明の第６の実施形態に係る半導体装置の構成を説明するための断面図である。 従来のＷＬ−ＣＳＰの半導体装置の構成を示す断面図である。

符号の説明

１ 半導体チップ
２ パッシベーション膜
３ 応力緩和層
５ 封止樹脂層
９ 凹部
１１ 溝
１２ 層間膜
Ｌ ダイシングライン
Ｗ ウエハ

Claims (11)

1. ＷＬ−ＣＳＰの半導体装置であって、
   半導体チップと、
   この半導体チップの表面を被覆するパッシベーション膜と、
   このパッシベーション膜上に設けられ、前記半導体チップの表面側を封止するための封止樹脂層とを含み、
   前記封止樹脂層は、前記パッシベーション膜の側面へ回り込み、当該側面を被覆していることを特徴とする半導体装置。
2. 前記半導体チップは、半導体基板上に形成された層間膜を備えており、
   前記封止樹脂層は、前記パッシベーション膜および前記層間膜の各側面へ回り込み、前記パッシベーション膜および前記層間膜の各側面を被覆していることを特徴とする請求項１記載の半導体装置。
3. 前記半導体チップには、その最表面の周縁部に溝が形成されており、
   前記封止樹脂層は、前記溝に入り込んでいることを特徴とする請求項１または２記載の半導体装置。
4. 前記パッシベーション膜上に設けられた再配線と、
   前記パッシベーション膜と前記再配線との間に介在され、外部から加わる応力を吸収して緩和するための応力緩和層とをさらに含み、
   前記パッシベーション膜の側面と前記応力緩和層の側面とがほぼ面一に形成されていることを特徴とする請求項１または２記載の半導体装置。
5. ＷＬ−ＣＳＰの半導体装置であって、
   半導体チップと、
   この半導体チップの表面を被覆するパッシベーション膜と、
   このパッシベーション膜上に設けられ、外部から加わる応力を吸収して緩和するための応力緩和層とを含み、
   前記応力緩和層は、前記パッシベーション膜の側面へ回り込み、当該側面を被覆していることを特徴とする半導体装置。
6. 前記半導体チップは、半導体基板上に形成された層間膜を備えており、
   前記応力緩和層は、前記パッシベーション膜および前記層間膜の各側面へ回り込み、前記パッシベーション膜および前記層間膜の各側面を被覆していることを特徴とする請求項５記載の半導体装置。
7. 前記半導体チップには、その最表面の周縁部に溝が形成されており、
   前記応力緩和層は、前記溝に入り込んでいることを特徴とする請求項５または６記載の半導体装置。
8. 前記応力緩和層上に設けられ、前記半導体チップの表面側を封止するための封止樹脂層をさらに含み、
   前記封止樹脂層は、前記応力緩和層の外側から前記パッシベーション膜の表面および側面を被覆していることを特徴とする請求項５ないし７のいずれかに記載の半導体装置。
9. パッシベーション膜を有する半導体チップと、
   前記パッシベーション膜上に設けられ、外部から加わる応力を吸収して緩和するための応力緩和層と、
   この応力緩和層上に設けられた封止樹脂層とを含み、
   前記応力緩和層および／または前記封止樹脂層は、前記パッシベーション膜の側面へ回り込み、当該側面を被覆していることを特徴とする半導体装置。
10. ＷＬ−ＣＳＰの半導体装置を製造する方法であって、
    複数の半導体チップが作り込まれ、その表面がパッシベーション膜で被覆された半導体ウエハを用意する工程と、
    前記半導体ウエハに設定されたダイシングライン上の所定幅の領域から前記パッシベーション膜を除去するパッシベーション膜除去工程と、
    このパッシベーション膜除去工程後に、前記半導体ウエハ上に封止樹脂層を形成する封止樹脂層形成工程と、
    この封止樹脂層形成工程後に、前記半導体ウエハをダイシングラインに沿って切断し、半導体チップの個片に切り分けるダイシング工程とを含むことを特徴とする半導体装置の製造方法。
11. 前記パッシベーション膜除去工程は、ダイシングラインに沿って、前記パッシベーション膜の表面から前記パッシベーション膜の下方まで凹状に窪む凹部を形成する工程を含むことを特徴とする請求項１０記載の半導体装置の製造方法。

Images