JP2012134318A - 配線基板及び半導体装置と半導体装置の製造方法 - Google Patents
配線基板及び半導体装置と半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012134318A JP2012134318A JP2010284917A JP2010284917A JP2012134318A JP 2012134318 A JP2012134318 A JP 2012134318A JP 2010284917 A JP2010284917 A JP 2010284917A JP 2010284917 A JP2010284917 A JP 2010284917A JP 2012134318 A JP2012134318 A JP 2012134318A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- wiring board
- connection pads
- sealing resin
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/8182—Diffusion bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83862—Heat curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9211—Parallel connecting processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Abstract
【課題】半導体チップがフリップチップ実装される配線基板において、信頼性を向上させること。
【解決手段】複数の接続パッドPと、複数の接続パッドPを一括で露出させる開口部20aが設けられた保護絶縁樹脂層20とを含み、複数の接続パッドPの間の領域における保護絶縁樹脂層20の開口部20aの側壁に、切欠開口部Cx,Cyが設けられている。先封止技術によって半導体チップが接続パッドPにフリップチップ接続される際に、封止樹脂に発生するボイドが切欠開口部Cx,Cyにトラップされる。
【選択図】図4
【解決手段】複数の接続パッドPと、複数の接続パッドPを一括で露出させる開口部20aが設けられた保護絶縁樹脂層20とを含み、複数の接続パッドPの間の領域における保護絶縁樹脂層20の開口部20aの側壁に、切欠開口部Cx,Cyが設けられている。先封止技術によって半導体チップが接続パッドPにフリップチップ接続される際に、封止樹脂に発生するボイドが切欠開口部Cx,Cyにトラップされる。
【選択図】図4
Description
配線基板及び半導体装置と半導体装置の製造方法に関する。
従来、半導体チップがフリップチップ実装される配線基板がある。そのような配線基板では、接続パッドを露出させるように開口部が設けられたソルダレジストが形成され、接続パッド上にはんだ層などが形成される。そして、半導体チップのバンプ電極が配線基板の接続パッドにフリップチップ接続される。
近年では、工程削減などを目的として、半導体チップを実装する前に配線基板の上に封止樹脂を形成し、半導体チップのバンプ電極を封止樹脂に押し込むことにより、半導体チップをフリップチップ実装して封止する先封止技術が開発されている。
後述する関連技術で説明するように、配線基板の接続パッドが狭ピッチ化されると、各接続パッドにソルダレジストの開口部をそれぞれ独立して配置することが困難になる。このため、複数の接続パッドを一括して露出させるように枠状などの開口部を有するソルダレジストが形成される。
そのような配線基板の接続パッドに上記した先封止技術を使用して半導体チップをフリップチップ接続すると、ソルダレジストの開口部の側壁に配置される接続パッドの段差部に封止樹脂のボイドが発生しやすい。
封止樹脂のボイドは接続パッドに接して発生するため、信頼性試験を行う際に接続パッドの銅マイグレーションが発生しやすく、十分な信頼性が得られない。また、表面側にはんだ層が形成された接続パッドを使用する場合は、リフロー加熱する際にボイドにはんだが移動して接続パッド間が電気ショートするおそれがあり、歩留り低下の要因になる。
本発明は、半導体チップがフリップチップ実装される配線基板及び半導体装置と半導体装置の製造方法において、信頼性を向上させることを目的とする。
以下の開示の一観点によれば、複数の接続パッドと、前記複数の接続パッドを一括で露出させる開口部が設けられた保護絶縁層とを有し、前記複数の接続パッドの間の領域における前記保護絶縁層の前記開口部の側壁に、切欠開口部が形成されている配線基板が提供される。
また、その開示の他の観点によれば、上記した配線基板と、前記配線基板の前記接続パッドにフリップチップ接続された半導体チップと、前記半導体チップと前記配線基板との間に充填された封止樹脂とを有する半導体装置が提供される。
さらに、その開示の他の観点によれば、複数の接続パッドと、前記複数の接続パッドを一括で露出させる開口部が設けられた保護絶縁層とを有し、前記複数の接続パッドの間の領域における前記保護絶縁層の前記開口部の側壁に、切欠開口部が形成された配線基板の上に、封止用樹脂材を形成する工程と、半導体チップのバンプ電極を封止用樹脂材に押し込んで前記接続パッドにフリップチップ接続すると共に、前記半導体チップの下側に前記封止用樹脂材から形成される封止樹脂を充填する工程とを有する半導体装置の製造方法が提供される。
以下の開示によれば、配線基板では、複数の接続パッドの間の領域における保護絶縁層の前記開口部の側壁に、該側壁から内部にへこむ切欠開口部が設けられている。このようにすることにより、先封止技術によって半導体チップを配線基板の接続パッドにフリップチップ接続する際に、封止樹脂に発生するボイドを保護絶縁層の切欠開口部にトラップさせることができる。
これにより、配線基板の接続パッドに接するボイド(空間)が存在しないので、信頼性試験での接続パッドの銅マイグレーションの発生を阻止できる。また、接続パッドの表面側にはんだ層が形成される場合は、リフロー加熱でのはんだの移動による接続パッド間の電気ショートを阻止することができる。
以下、実施形態について、添付の図面を参照して説明する。
本実施形態の説明の前に、基礎となる関連技術(予備的事項)について説明する。
図1に示すように、関連技術の配線基板100では、層間絶縁層200の上に複数の接続パッドPが並んで配置されている。特に図示されていないが、層間絶層層200の下には所要の多層配線が形成されており、接続パッドPはビアホール(ビア導体)を介して多層配線に接続されている。
層間絶縁層200の上には、複数の接続パッドPを一括で露出させる開口部300aが設けられたソルダレジスト300が形成されている。
図1には、配線基板の一部が示されており、接続パッドPは上下側及び左右側の四方にそれぞれ並んで配置されており、ソルダレジスト300の開口部300aは枠状に繋がって配置されている。
接続パッドPの配列ピッチが狭小化されると(配列ピッチ:例えば50μm以下)、各接続パッドPの上にソルダレジスト300の開口部300aをそれぞれ独立して配置することが困難になる。このため、上記したように、複数の接続パッドPを一括で露出させる開口部300aが設けられたソルダレジスト300が使用される。
次いで、図2に示すように、図1の配線基板100の上に封止用樹脂材320aを形成し、半導体チップ400のバンプ電極420を封止用樹脂材320aに押し込む。さらに、加熱処理することにより、半導体チップ400のバンプ電極420を配線基板100の接続パッドPに圧接して接続する。
これにより、図3に示すように、封止用樹脂材320aが同時に硬化し、半導体チップ400の下側に硬化した封止樹脂320が充填される。図3の平面図では、半導体チップ400及びそのバンプ電極420が透視的に描かれている。
このとき、図3に示すように、上記した先封止技術を使用する場合は、半導体チップ400を封止用樹脂材320aに押し込んでフリップチップ接続する際に、封止用樹脂材320a内に気泡を巻き込みやすい。封止用樹脂材320aに巻き込まれた気泡は、逃げ場がなくなりソルダレジスト300の開口部300aの側壁に配置された接続パッドPの段差部にトラップされてボイドBとなってしまう。
そのような状態で、加圧吸湿/電圧印加試験であるHAST(Highly Accelerated temperature and humidity Stress Test)試験を行うと、接続パッドPにボイドBが接しているため、接続パッドPの銅マイグレーションが発生しやすく、半導体チップ400との電気接続の十分な信頼性が得られなくなる。
また、接続パッドPの表面側にはんだ層が形成され、はんだ層をリフロー加熱して半導体チップ400をフリップチップ接続する場合がある。この場合、隣り合う接続パッドPに接するようにボイドBが発生していると(図3の平面図のEで示す部分)、はんだ層がボイドBに流れ込み、接続パッドP同士の電気ショートを引き起こし、歩留り低下の要因になる。
また、配線基板100内には加熱時にアウトガスとなる水分や熱分解成分が存在する。このため、半導体チップ400をフリップチップ接続する際の加熱処理時に、配線基板100内からアウトガス(水蒸気など)が発生し、逃げ場がなくなって接続パッドPの段差部にトラップされてボイドBが発生し、同様な問題を引き起こす。
以下に説明する実施形態では、上記した不具合を解消することができる。
(実施の形態)
図4は実施形態の配線基板を示す平面図、図5は実施形態の配線基板に先封止技術によって半導体チップがフリップチップ接続される様子を示す図、図6及び図7は実施形態の半導体装置を示す図である。
図4は実施形態の配線基板を示す平面図、図5は実施形態の配線基板に先封止技術によって半導体チップがフリップチップ接続される様子を示す図、図6及び図7は実施形態の半導体装置を示す図である。
図4に示すように、実施形態の配線基板1では、層間絶縁層10の上に複数の接続パッドPが並んで配置されている。特に図示しないが、層間絶層層10の下には所要の多層配線が形成されており、接続パッドPはビアホール(ビア導体)を介して多層配線に接続されている。
接続パッドPは、引き出し配線に繋がってその一端部又は中央部に接続配線部として配置されていてもよいし、あるいは島状のパッド電極として配置されていてもよい。
接続パッドPの配列ピッチPxは例えば30〜50μmであり、接続パッドPの厚みは例えば20〜30μmである。また、本実施形態の例では、接続パッドPは表面側にはんだ層が形成された銅層からなるが、銅層のみから形成してもよく、各種の配線材料を使用できる。
接続パッドPは、上下側の横方向に延びる帯状領域にそれぞれ並ぶように配置されていると共に、左右側の縦方向に延びる帯状領域にそれぞれ並んで配置されている。このようにして、接続パッドPは、四方の周縁側の帯状領域にそれぞれ並んで配置されている。
また、層間絶縁層10の上には、複数の接続パッドPを一括で露出させる枠状の開口部20aが設けられたソルダレジスト20(保護絶縁層)が形成されている。接続パッドPは、ソルダレジスト20の開口部20aの延在方向と垂直になって配置されている。ソルダレジスト20の厚みは例えば20〜50μmである。
このように、本実施形態では、複数の接続パッドPを一括で露出させるようにソルダレジスト20の開口部20aが配置される。これは、前述した関連技術でも説明したように、接続パッドPの配列ピッチPxが狭小化されると(30〜50μm)、各接続パッドPにソルダレジスト20の開口部20aをそれぞれ独立して配置することが困難になるためである。
さらに、本実施形態の配線基板1では、ソルダレジスト20の開口部20aの両側壁において、各接続パッドPの間の領域に第1、第2切欠開口部Cx,Cyがそれぞれ設けられている。
ソルダレジスト20の開口部20aの外側の側壁には、側壁から外側水平方向にへこむ第1切欠開口部Cxが設けられている。また同様に、ソルダレジスト20の開口部20aの内側の側壁には、側壁から内側水平方向にへこむ第2切欠開口部Cyが設けられている。
ソルダレジスト20の開口部20a及び第1、第2切欠開口部Cx,Cyは、感光性樹脂(液状樹脂又は樹脂フィルム)などがフォトリソグラフィでパターンニングされて形成される。あるいは、ソルダレジスト20をスクリーン印刷によって形成してもよい。ソルダレジスト20として、エポキシ樹脂やポリイミド樹脂などが使用される。
本実施形態では、配線基板1の最上に設けられる保護絶縁層としてソルダレジスト20を例示するが、各種の絶縁樹脂を使用することができる。
図4の部分拡大平面図に示すように、接続パッドPの配列ピッチPxが35μm程度の場合は、第1、第2切欠開口部Cx,Cyと接続パッドPとの間隔sは5〜10μmに設定され、第1、第2切欠開口部Cx,Cyの奥行きdは5〜10μmに設定される。
後述するように、先封止技術によって半導体チップが配線基板1の接続パッドPにフリップチップ接続されて、半導体チップの下側が封止樹脂で封止される。そのとき、封止樹脂に発生するボイドがソルダレジスト20の第1、第2切欠開口部Cx,Cyにトラップされるようになっている。
接続パッドPの配列ピッチPxや半導体チップのフリップチップ接続の条件などに合わせて、ソルダレジスト20の第1、第2切欠開口部Cx,Cyの開口位置と接続パッドPとの間に所要の間隔sが設けられていればよい。また、ソルダレジスト20の第1、第2切欠開口部Cx,Cyは、全ての接続パッドPの両側に設けることが好ましいが、任意の位置に部分的に設けてもよい。
ソルダレジスト20の第1、第2切欠開口部Cx,Cyの形状は、図4の例では四角形状であるが、三角形、台形又は半円形などの水平方向にへこむ形状であればよく、各種の形状を採用できる。
配線基板1として、ガラスエポキシ樹脂などの絶縁基板の片面又は両面に多層配線が設けられたリジッド型の配線基板、又はポリイミドフィルムなどを基板として使用するフレキシブル型の配線基板などを使用することができる。あるいは、より高密度な配線基板(インターポーザなど)とする場合は、シリコン基板の片面又は両面に多層配線を形成してもよい。
また、図4の例では、ソルダレジスト20の開口部20aは枠状に繋がって形成されているが、延在形状(細長形状)の開口部20aが四方に分割されて配置されていてもよい。また、接続パッドPの形状は全体にわたってストレート形状で描かれているが、中央部に他の部分より幅広のパッド部が設けられていてもよい。
接続パッドPの配置及びソルダレジスト20の開口部20aの形状はこれらに限定されるものではなく、ソルダレジスト20の開口部20aを所要方向に延びる延在形状などの任意の形状に設定し、その開口部20a内に複数の接続パッドPが配置されていればよい。
次に、本実施形態の配線基板1に半導体チップをフリップチップ接続する方法について説明する。図5に示すように、配線基板1の上に封止用樹脂材30aを形成する。図5に示された配線基板1は、図4の部分拡大平面図のI−Iに沿った断面に相当する。
封止用樹脂材30aとしては、エポキシ樹脂などが使用され、半硬化状態(Bステージ)の樹脂フィルムを配置してもよいし、あるいは液状樹脂を塗布してもよい。
さらに、下面側にバンプ電極42を備えた半導体チップ40(LSIチップ)を用意する。半導体チップ40のバンプ電極42は前述した配線基板1の接続パッドPに対応するように配列されている。
本実施形態の例では、半導体チップ40のバンプ電極42は金(Au)からなる。そして、配線基板1上の封止用樹脂材30aに半導体チップ40のバンプ電極42を押し込むことにより、半導体チップ40のバンプ電極42を配線基板1の接続パッドPに圧接する。
さらに、図6に示すように、リフロー加熱することにより、接続パッドPのはんだ層を溶融させて半導体チップ40のバンプ電極42(金)を配線基板1の接続パッドPにフリップチップ接続する。
リフロー加熱する際に、半硬化状態の封止用樹脂材30aが同時に硬化し、半導体チップ40の下側に硬化した封止樹脂30が充填される。封止樹脂30はアンダーフィル樹脂とも呼ばれる。図6の断面図は図6の平面図のII−IIに沿った断面に相当する。
なお、リフロー加熱だけでは封止樹脂30の硬化が足りない場合は、リフロー加熱の後に、さらに加熱処理することにより封止樹脂30を完全に硬化させてもよい。
これにより、本実施形態の半導体装置2が得られる。多面取り用の配線基板を使用する場合は、配線基板の各チップ搭載領域が得られるように配線基板が切断されて個々の半導体装置が得られる。
本実施形態では、半導体チップ40のバンプ電極42を金から形成し、配線基板1の接続パッドPのはんだ層に接続する形態を例示するが、半導体チップ40のバンプ電極42及び配線基板1の接続パッドPは各種の金属から形成することができ、各種の接続方式を採用することができる。
例えば、上記した金−はんだ接合の他に、半導体チップ40のバンプ電極42の少なくとも表面側をはんだから形成し、配線基板1の接続パッドPを銅層から形成してもよい。
あるいは、半導体チップ40のバンプ電極42を銅から形成し、接続パッドPのはんだ層に接合してもよいし、半導体チップ40のバンプ電極42を銅層/はんだ層(表面側)から形成し、接続パッドPのはんだ層に接合してもよい。
前述した関連技術で説明したように、先封止技術を採用する場合、半導体チップ40をフリップチップ接続する際に封止用樹脂材30a内に気泡を巻き込みやすい。さらには、封止用樹脂材30aを加熱処理して硬化させる際に、配線基板1から発生するガス(水蒸気など)が封止樹脂30にトラップされることがある。
本実施形態では、図7に示すように、封止樹脂30に発生するボイドBはソルダレジスト20の第1、第2切込開口部Cx,Cyに追い込まれてトラップされ、接続パッドPの段差部にボイドBが発生することが阻止される。
封止用樹脂材30aに巻き込まれた気泡は、ソルダレジスト20の開口部20aの両側壁の最も外側の段差面(第1、第2切欠開口部Cx,Cy)に集中して移動するからである。図7の部分拡大断面図は、図7の部分拡大平面図のIII−IIIに沿った断面に相当する。
ソルダレジスト20の開口部20aの側壁に配置された接続パッドPの段差部にはボイドBが発生せず、ボイドBは接続パッドPから少なくとも間隔sだけ離れた位置に配置される。これにより、封止樹脂30にボイドBが発生するとしても接続パッドPの全体が封止樹脂30で確実に封止された状態となり、接続パッドPに接するボイドBが発生することが阻止される。
従って、接続パッドPに接するボイドB(空間)が存在しないので、前述したHAST試験において、接続パッドPの銅イオンが溶出して銅マイグレーションが発生するおそれがなくなる。これは、実際に電子機器に半導体装置2を搭載して使用する際に、接続パッドPの銅マイグレーションが発生しないことを意味し、半導体装置2の信頼性を向上させることができる。
また、接続パッドPの表面側にはんだ層が存在する場合においても、接続パッドPの周りにはんだが流動するボイドB(空間)が存在しないので、リフロー加熱時のはんだ層の流動が阻止され、接続パッドP間で電気ショートが発生するおそれもなくなる。
なお、前述したように、第1、第2切欠開口部Cx,Cyの形状として四角形を使用する場合は、接続パッドPと第1、第2切欠開口部Cx,Cyの開口位置との間に所要の間隔sを設ける必要がある。
しかしながら、第1、第2切欠開口部Cx,Cyの形状として奥側になるにつれて幅が狭くなく三角形や台形などを使用する場合は、間隔sをゼロに設定してもボイドBが接続パッドPから離れて配置されるので、必ずしも間隔sを設ける必要はない。
以上説明したように、本実施形態の半導体装置2では、前述した配線基板1の接続パッドPに半導体チップ40のバンプ電極42が先封止技術を使用してフリップチップ接続されている。半導体チップ40の下側の隙間には封止樹脂30が充填されている。
本実施形態の半導体装置2では、封止樹脂30にボイドBが発生しやすい先封止技術を使用して半導体チップ40がフリップチップ接続されている。封止樹脂30にボイドBが発生する場合は、配線基板1のソルダレジスト20の第1、第2切欠開口部Cx,CyにボイドBがトラップされ、接続パッドPにボイドBが接することが回避される。
これにより、半導体装置2の接続パッドPと半導体チップ40との電気接続の信頼性を向上させることができる。
1…配線基板、2…半導体装置、10…層間絶縁層、20…ソルダレジスト(保護絶縁層)、20a…開口部、30…封止樹脂、30a…封止用樹脂材、40…半導体チップ、42…バンプ電極、B…ボイド、Cx…第1切欠開口部、Cy…第2切欠開口部、P…接続パッド。
Claims (8)
- 複数の接続パッドと、
前記複数の接続パッドを一括で露出させる開口部が設けられた保護絶縁層とを有し、
前記複数の接続パッドの間の領域における前記保護絶縁層の前記開口部の側壁に、切欠開口部が設けられていることを特徴とする配線基板。 - 前記保護絶縁層の前記開口部は所要の方向に延びる延在形状を有し、前記複数の接続パッドは前記開口部の延在方向と垂直になって配置され、前記保護絶縁層の開口部の両側壁に前記切欠開口部がそれぞれ設けられていることを特徴とする請求項1に記載の配線基板。
- 前記保護絶縁層に設けられた前記切欠開口部の開口位置と前記接続パッドとの間に所要の間隔が設けられていることを特徴とする請求項1又は2に記載の配線基板。
- 前記接続パッドは、銅層、又は表面側にはんだ層が形成された銅層からなることを特徴とする請求項1乃至3のいずれか一項に記載された配線基板。
- 請求項1乃至4のいずれかの配線基板と、
前記配線基板の前記接続パッドにフリップチップ接続された半導体チップと、
前記半導体チップと前記配線基板との間に充填された封止樹脂とを有することを特徴とする半導体装置。 - 複数の接続パッドと、前記複数の接続パッドを一括で露出させる開口部が設けられた保護絶縁層とを有し、前記複数の接続パッドの間の領域における前記保護絶縁層の前記開口部の側壁に、切欠開口部が設けられた配線基板の上に、封止用樹脂材を形成する工程と、
半導体チップのバンプ電極を封止用樹脂材に押し込んで前記接続パッドにフリップチップ接続すると共に、前記半導体チップの下側に前記封止用樹脂材から形成される封止樹脂を充填する工程とを有することを特徴とする半導体装置の製造方法。 - 前記半導体チップをフリップチップ接続する工程において、前記封止樹脂に発生するボイドが前記保護絶縁層の前記切欠開口部にトラップされることを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記接続パッドは、銅層、又は表面側にはんだ層が形成された銅層からなることを特徴とする請求項6又は7に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010284917A JP2012134318A (ja) | 2010-12-21 | 2010-12-21 | 配線基板及び半導体装置と半導体装置の製造方法 |
US13/329,582 US20120153506A1 (en) | 2010-12-21 | 2011-12-19 | Wiring substrate and semiconductor device, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010284917A JP2012134318A (ja) | 2010-12-21 | 2010-12-21 | 配線基板及び半導体装置と半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012134318A true JP2012134318A (ja) | 2012-07-12 |
Family
ID=46233341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010284917A Withdrawn JP2012134318A (ja) | 2010-12-21 | 2010-12-21 | 配線基板及び半導体装置と半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120153506A1 (ja) |
JP (1) | JP2012134318A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201321A (ja) * | 2012-03-26 | 2013-10-03 | Kyocer Slc Technologies Corp | 配線基板 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10340249B1 (en) | 2018-06-25 | 2019-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5193809B2 (ja) * | 2008-11-05 | 2013-05-08 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2010
- 2010-12-21 JP JP2010284917A patent/JP2012134318A/ja not_active Withdrawn
-
2011
- 2011-12-19 US US13/329,582 patent/US20120153506A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201321A (ja) * | 2012-03-26 | 2013-10-03 | Kyocer Slc Technologies Corp | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
US20120153506A1 (en) | 2012-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5113114B2 (ja) | 配線基板の製造方法及び配線基板 | |
TWI413223B (zh) | 嵌埋有半導體元件之封裝基板及其製法 | |
JP4110189B2 (ja) | 半導体パッケージ | |
JP2006196860A (ja) | 半導体パッケージ及びその製造方法 | |
JP5290215B2 (ja) | 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法 | |
JP2010245455A (ja) | 基板および半導体装置 | |
KR101054440B1 (ko) | 전자 소자 패키지 및 그 제조 방법 | |
TWI501369B (zh) | 銲料安裝基板及其製造方法,以及半導體裝置 | |
TW201448139A (zh) | 嵌埋式基板封裝構造及其製造方法 | |
JPH09232474A (ja) | Fpc上のベアチップicの樹脂封止構造およびその製造方法 | |
JP2012134318A (ja) | 配線基板及び半導体装置と半導体装置の製造方法 | |
US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
JP4416776B2 (ja) | パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法 | |
JP2007189005A (ja) | 半導体装置の実装構造 | |
KR20030085449A (ko) | 개량된 플립 칩 패키지 | |
JP2013211497A (ja) | 部品接合構造 | |
JP7052464B2 (ja) | 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法 | |
JP2010206131A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP5284125B2 (ja) | 半導体装置およびその製造方法 | |
JP5400116B2 (ja) | フリップチップキャリア、及びこれを用いた半導体実装方法 | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
JP2006237367A (ja) | プリント配線板 | |
KR101222820B1 (ko) | 반도체 패키지 및 그 제조방법 | |
TW201419950A (zh) | 印刷電路板與使用其之半導體封裝件以及印刷電路板與使用其之半導體封裝件的製造方法 | |
JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140304 |