JP2006135174A - 基板及びその製造方法 - Google Patents

基板及びその製造方法 Download PDF

Info

Publication number
JP2006135174A
JP2006135174A JP2004323939A JP2004323939A JP2006135174A JP 2006135174 A JP2006135174 A JP 2006135174A JP 2004323939 A JP2004323939 A JP 2004323939A JP 2004323939 A JP2004323939 A JP 2004323939A JP 2006135174 A JP2006135174 A JP 2006135174A
Authority
JP
Japan
Prior art keywords
substrate
wiring
hole
resist layer
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004323939A
Other languages
English (en)
Other versions
JP3987521B2 (ja
JP2006135174A5 (ja
Inventor
Koji Yamano
孝治 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004323939A priority Critical patent/JP3987521B2/ja
Priority to EP05256299A priority patent/EP1656006B1/en
Priority to DE602005004586T priority patent/DE602005004586T2/de
Priority to US11/247,813 priority patent/US20060096781A1/en
Priority to TW094135505A priority patent/TWI402956B/zh
Priority to KR1020050098430A priority patent/KR20060054104A/ko
Priority to CNB2005101161393A priority patent/CN100517678C/zh
Publication of JP2006135174A publication Critical patent/JP2006135174A/ja
Publication of JP2006135174A5 publication Critical patent/JP2006135174A5/ja
Application granted granted Critical
Publication of JP3987521B2 publication Critical patent/JP3987521B2/ja
Priority to US12/061,768 priority patent/US7772118B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0236—Plating catalyst as filler in insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

【課題】 本発明は、基材を貫通する貫通ビアと、貫通ビアと接続される配線とを備えた基板及びその製造方法に関し、配線が接続される貫通ビアの電気的な接続信頼性を向上することのできる基板及びその製造方法を提供することを課題とする。
【解決手段】 貫通部５５と、貫通部の一方の端部に設けられ、貫通部の直径Ｒ１よりも幅広の形状とされた配線接続部５６と、貫通部の他方の端部に設けられ、貫通部の直径Ｒ１よりも幅広の形状とされた接続パッド５７とにより貫通ビア５４を構成し、配線接続部５６に外部接続端子６９を有した配線６８を接続する。
【選択図】 図２

Description

本発明は、基板及びその製造方法に係り、特に基材を貫通する貫通ビアと、貫通ビアと接続される配線とを備えた基板及びその製造方法に関する。
近年、半導体微細加工技術を用いたＭＥＭＳ（Micro Electro Mechanical Systems）と呼ばれるマイクロマシン用パッケージや、半導体素子が実装されるインターポーザ等のような基板の開発が進められている。このような基板は、基材の両面に形成された配線と、基材を貫通すると共に、基材の両面に形成された配線間を電気的に接続する貫通ビアとを設けた構成とされている。
図１は、従来の基板を示した図である。図１に示すように、基板１０は、大略するとシリコン基材１１と、絶縁層１３と、貫通ビア１５と、配線１７と、ソルダーレジスト１９，２４と、配線２１とを有した構成とされている。シリコン基材１１には、貫通孔１２が形成されている。絶縁層１３は、貫通孔１２が形成されたシリコン基材１１の表面に形成されている。絶縁層１３は、シリコン基材１１と貫通ビア１５及び配線１７，２１との間を絶縁するためのものである。貫通ビア１５は、円柱形状であり、絶縁層１３が形成された貫通孔１２に配設されている。また、貫通ビア１５の端部１５ａは、絶縁層１３の面１３ａと面一とされており、貫通ビア１５の端部１５ｂは、絶縁層１３の面１３ｂと面一とされている。このような貫通ビア１５は、絶縁層１３が形成されたシリコン基材１１の上面に、スパッタ法等によりシード層を形成して、電解めっき法によりシード層上にＣｕ等の導電金属膜を析出、成長させることで形成される（例えば、特許文献１参照）。
配線１７は、外部接続端子１８を有しており、貫通ビア１５の端部１５ａと接続されるようシリコン基材１１の上面側に設けられている。外部接続端子１８は、ＭＥＭＳや、半導体素子２５が実装されるものである。ソルダーレジスト１９は、外部接続端子１８を露出すると共に、外部接続端子１８以外の配線１７を覆うようシリコン基材１１の上面側に形成されている。
配線２１は、外部接続端子２２を有しており、貫通ビア１５の端部１５ｂと接続されるようシリコン基材１１の下面側に設けられている。外部接続端子２２は、マザーボード等の他の基板が接続されるものである。ソルダーレジスト２４は、外部接続端子２２を露出すると共に、外部接続端子２２以外の配線２１を覆うようシリコン基材１１の下面側に形成されている。
特開平１−２５８４５７号公報
しかしながら、従来の貫通ビア１５の形状は、円柱形状であるため、貫通ビア１５の端部１５ａ，１５ｂと絶縁層１３との界面から水分等が侵入し、貫通ビア１５が劣化してしまい、配線１７と配線２１との間を接続する貫通ビア１５の電気的な接続信頼性が低下してしまうという問題があった。また、従来の貫通ビア１５の形成方法では、シード層の表面に析出した導電金属膜が貫通孔１２の内周面に形成され、貫通孔１２の内周面に沿って導体金属膜が成長するため、貫通ビア１５の中心付近にボイド（空洞）が発生してしまい、配線１７と配線２１との間を接続する貫通ビア１５の電気的な接続信頼性が低下してしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、配線を接続する貫通ビアの電気的な接続信頼性を向上させることのできる基板及びその製造方法を提供することを目的とする。
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明では、貫通孔が形成された基材と、該基材の貫通孔に配設された貫通ビアと、該貫通ビアと接続される配線とを備えた基板において、前記貫通ビアは、前記貫通孔に配置された貫通部と、該貫通部の一方の端部に設けられ、前記配線が接続されると共に、前記基材から突出した第１の突出部と、前記貫通部の他方の端部に設けられ、前記基材から突出した第２の突出部とを有し、前記第１及び第２の突出部は、前記貫通部の寸法よりも幅広の形状とされていることを特徴とする基板により、解決できる。
上記発明によれば、貫通ビアに貫通部の寸法よりも幅広の形状とされた第１及び第２の突出部を設けることで、貫通部と基材との間に水分等が侵入しにくくなり、貫通ビアの劣化が抑制され、配線と接続される貫通ビアの電気的な接続信頼性を向上させることができる。
請求項２記載の発明では、前記配線は、外部接続端子を有しており、前記外部接続端子及び第２の突出部には、拡散防止膜を設けたことを特徴とする請求項１に記載の基板により、解決できる。
上記発明によれば、配線及び貫通ビアにＣｕが含まれていた場合、外部接続端子及び第２の突出部に拡散防止膜を設けることで、外部接続端子及び第２の突出部からＣｕが拡散することを防止できる。
請求項３記載の発明では、貫通孔が形成された基材と、該基材の貫通孔に配設された貫通ビアと、該貫通ビアと接続される配線とを備えた基板において、前記貫通ビアは、前記貫通孔に配置された貫通部と、該貫通部の両端部に設けられ、前記配線が接続される突出部とを有し、前記突出部は、前記貫通部の寸法よりも幅広の形状とされていることを特徴とする基板により、解決できる。
上記発明によれば、貫通部の両端に貫通部の寸法よりも幅広の形状とされた突出部を設けることで、貫通部と基材との間に水分等が侵入しにくくなり、貫通ビアの劣化が抑制され、配線と接続される貫通ビアの電気的な接続信頼性を向上させることができる。
請求項４記載の発明では、前記配線は、外部接続端子を有しており、前記外部接続端子には、拡散防止膜を設けたことを特徴とする請求項３に記載の基板により、解決できる。
上記発明によれば、配線にＣｕが含まれていた場合、外部接続端子に拡散防止膜を設けることで、外部接続端子からＣｕが拡散することを防止できる。
請求項５記載の発明では、貫通孔が形成された基材と、該基材の貫通孔に配設された貫通ビアと、該貫通ビアの端部と接続される配線とを備え、前記貫通ビアは、前記貫通孔に配置された貫通部と、該貫通部の一方の端部に設けられ、前記配線が接続されると共に、前記基材から突出した第１の突出部と、前記貫通部の他方の端部に設けられ、前記基材から突出した第２の突出部とを有し、前記第１及び第２の突出部が前記貫通部の寸法よりも幅広の形状とされた基板の製造方法であって、前記貫通ビアを形成する貫通ビア形成工程と、前記第１の突出部と接続されるよう前記配線を形成する配線形成工程とを含むことを特徴とする基板の製造方法により、解決できる。
上記発明によれば、貫通ビアに貫通部の寸法よりも幅広の形状とされた第１及び第２の突出部が形成されるため、貫通部と基材との間に水分等が侵入しにくくなり、貫通ビアの劣化が抑制され、配線と接続される貫通ビアの電気的な接続信頼性を向上させることができる。
請求項６記載の発明では、前記貫通ビア形成工程は、支持体に接着剤により金属箔を貼り付ける金属箔配設工程と、前記金属箔上に、第１のレジスト層を形成する第１のレジスト層形成工程と、前記第１のレジスト層上に、前記貫通孔が形成された基材を配置する基材配置工程と、前記貫通孔に露出された第１のレジスト層を現像液により除去して、前記金属箔を露出すると共に、前記貫通孔の寸法よりも幅広形状となる鍔状空間を形成する鍔状空間形成工程と、前記基材上に、前記貫通孔を露出すると共に、前記貫通孔の寸法よりも幅広形状となる第１の開口部を有した第２のレジスト層を形成する第２のレジスト層形成工程と、前記鍔状空間、貫通孔、及び第１の開口部を充填するよう電解めっき法により導電金属膜を形成する導電金属膜形成工程とを有したことを特徴とする請求項５に記載の基板の製造方法により、解決できる。
上記発明によれば、電解めっき法により、金属箔を給電層として、金属箔上に導電金属膜を析出成長させることで、鍔状空間、貫通孔、及び第１の開口部を導電金属膜で順次充填し、貫通ビアを形成するため、貫通ビアにボイド（空洞）が発生することを抑制できる。
請求項７記載の発明では、前記鍔状空間形成工程後に、前記第１のレジスト層を第１の熱処理により硬化させる第１のレジスト層硬化工程を設けたことを特徴とする請求項６に記載の基板の製造方法により、解決できる。
上記発明によれば、第１の熱処理により第１のレジスト層を硬化させることで、第１のレジスト層にめっき液に対する耐性をもたせることができる。
請求項８記載の発明では、前記第２のレジスト層形成工程後、電解めっき法により、前記鍔状空間に露出された前記金属箔に第１の拡散防止膜を形成する第１の拡散防止膜形成工程を設けたことを特徴とする請求項６または７に記載の基板の製造方法により、解決できる。
上記発明によれば、電解めっき法により第１の拡散防止膜を形成することで、無電解めっき法で形成した場合と比較して、膜質に優れた拡散防止膜を形成することができる。
請求項９記載の発明では、前記配線形成工程は、第２のレジスト層を除去する第２のレジスト層除去工程と、前記基材上に、前記第１の突出部を露出する第２の開口部を有した絶縁層を形成する絶縁層形成工程と、前記配線が形成される絶縁層に、シード層を形成するシード層形成工程とを有しており、前記絶縁層には、パラジウムを含有させた樹脂を用いることを特徴とする請求項５乃至８のいずれか１項に記載の基板の製造方法により、解決できる。
上記発明によれば、絶縁層としてパラジウムを含有させた樹脂を用いることで、絶縁層上にシード層を形成する際、絶縁層を前処理する必要がなくなるため、基板の製造工程を簡略化することができる。
請求項１０記載の発明では、前記配線は、外部接続端子を有しており、前記配線形成工程後、前記外部接続端子に、電解めっき法により第２の拡散防止膜を形成する第２の拡散防止膜形成工程を設けたことを特徴とする請求項５乃至９のいずれか１項に記載の基板の製造方法により、解決できる。
上記発明によれば、電解めっき法により第２の拡散防止膜を形成することで、無電解めっき法で形成した場合と比較して、膜質に優れた拡散防止膜を形成することができる。
請求項１１記載の発明では、前記第２の拡散防止膜形成工程後に、少なくとも前記配線及び第２の拡散防止膜を覆うよう耐熱性を有した保護部材を配設する保護部材配設工程と、該保護部材配設工程後、第２の熱処理により、前記基材から前記接着剤及び支持板を離脱させる支持板離脱工程とを設けたことを特徴とする請求項１０に記載の基板の製造方法により、解決できる。
上記発明によれば、少なくとも前記配線及び第２の拡散防止膜を覆うよう耐熱性を有した保護部材を設けることで、基材から接着剤及び支持板を離脱させるための第２の熱処理による熱から配線及び第２の拡散防止膜を保護することができる。
請求項１２記載の発明では、支持板離脱工程後に、前記金属箔をエッチングにより除去する金属箔除去工程と、前記第１のレジスト層を除去する第１のレジスト層除去工程と、該第１のレジスト層除去工程後に、前記保護部材を除去する保護部材除去工程とを設けたことを特徴とする請求項１１に記載の基板の製造方法により、解決できる。
上記発明によれば、金属箔除去工程後に、保護部材を除去することで、配線がエッチングされることを防止できる。
請求項１３記載の発明では、前記第１の拡散防止膜形成工程は、前記金属箔配設工程の直後に行うことを特徴する請求項８乃至１２のいずれか１項に記載の基板の製造方法により、解決できる。
上記発明によれば、第１の拡散防止膜形成工程を金属箔配設工程の直後に行うことで、第１の拡散防止膜を形成する際のめっき液が、貫通ビアを形成する際のめっき液に混ざることがなくなるため、膜質に優れた導電金属膜を形成することができる。
本発明によれば、配線と接続される貫通ビアの電気的な接続信頼性を向上させることのできる基板及びその製造方法を提供できる。
次に、図面に基づいて本発明の実施例を説明する。
（第１実施例）
始めに、図２を参照して、本発明の第１実施例の基板５０の構成について説明する。図２は、本発明の第１実施例の基板の断面図である。基板５０は、大略すると基材５１と、絶縁層５３と、貫通ビア５４と、絶縁層６５と、配線６８と、第１の拡散防止膜６１、第２の拡散防止膜７１と、ソルダーレジスト７５とを有した構成とされている。基板５０は、インターポーザである。図２において、基板５０の下面側には、例えば、半導体微細加工技術を用いたＭＥＭＳ（Micro Electro Mechanical Systems）や半導体素子等が実装され、基板５０の上面側（配線６８が形成されている側）には、例えば、マザーボード等の基板が接続される。
基材５１は、シリコンからなるシリコン基材である。基材５１の厚さＭ１は、例えば、１５０μｍとすることができる。基材５１には、貫通ビア５４が配設される貫通孔５２が基材５１を貫通するよう複数形成されている。貫通孔５２は、開口径Ｒ１となるように形成されている。絶縁層５３は、貫通孔５２を含む基材５１の表面に形成されている。このように、貫通孔５２を含む基材５１の表面に絶縁層５３を設けることにより、基材５１と貫通ビア５４との間を絶縁することができる。なお、基材５１には、ガラス基材等のシリコン基材以外のものを用いても良い。また、基材５１として、ガラス基材のように絶縁性の基材を用いる場合には、絶縁層５３の形成は不要である。
貫通ビア５４は、貫通部５５と、第１の突出部である配線接続部５６と、第２の突出部である接続パッド５７とを有した構成とされている。貫通部５５は、絶縁層５３が形成された貫通孔５２に配設されており、その直径はＲ１（以下、「直径Ｒ１」とする）とされている。請求項に記載の貫通部５５の寸法とは、直径Ｒ１のことである。
配線接続部５６は、貫通部５５の上端部に設けられている。配線接続部５６は、基材５１の面５１ａから突出しており、貫通部５５の直径Ｒ１よりも幅広の形状とされている。配線接続部５６の幅Ｗ１は、貫通部５５の直径Ｒ１よりも大きくなるように設定されている（Ｗ１＞Ｒ１）。配線接続部５６は、貫通部５５と一体的に構成されている。配線接続部５６は、配線６８を接続するためのものである。
接続パッド５７は、貫通部５５の下端部に設けられている。接続パッド５７は、基材５１の面５１ｂから突出しており、貫通部５５の直径Ｒ１よりも幅広の形状とされている。接続パッド５７の幅Ｗ２は、貫通部５５の直径Ｒ１よりも大きくなるように設定されている（Ｗ２＞Ｒ１）。接続パッド５７は、半導体素子等と接続するためのものである。貫通部５５、配線接続部５６、及び接続パッド５７は、導電金属膜により一体的に構成されている。導電金属膜には、例えば、Ｃｕ膜を用いることができる。
第１の拡散防止膜６１は、接続パッド５７に設けられている。第１の拡散防止膜６１は、はんだのぬれ性向上や、貫通ビア５４に含まれるＣｕが接続パッド５７に接続されるはんだ（図示せず）に拡散することを防止するためのものである。第１の拡散防止膜６１には、例えば、Ｎｉ層６２と、Ａｕ層６３との積層膜により構成することができる。Ｎｉ層６２の厚さは、例えば、２〜５μｍとすることができる。また、Ａｕ層６３の厚さは、例えば、０．１〜０．５μｍとすることができる。なお、上記Ｎｉ／Ａｕ層以外に、例えば、Ｎｉ／Ｐｄ層やＮｉ／Ｐｄ／Ａｕ層等を第１の拡散防止膜６１として用いてもよい（Ｎｉが接続パッド５７と接続される側となる）。
絶縁層６５は、配線接続部５６を露出する開口部を有しており、基材５１の面５１ａに形成されている。絶縁層６５には、例えば、樹脂中にめっき触媒となる金属の粒子や金属の化合物（塩化物、水酸化物、酸化物等）の粒子等を分散させたものを用いることができる。この場合の樹脂としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。めっき触媒となる金属には、例えば、パラジウムや白金が使用することができ、特に、パラジウムが好適である。また、金属の化合物としては、例えば、塩化パラジウムや硫酸パラジウム等を用いることができる。なお、本実施例において、絶縁層６５には、エポキシ系樹脂にパラジウムの粒子を分散させたものを用いる。絶縁層６５にパラジウムを含有した樹脂を用いることで、無電解めっきする際、絶縁層６５に対してデスミア処理及びパラジウム活性化処理等の前処理を行うことなく、直接、絶縁層６５上に無電解めっきすることができる。これにより、基板５０の製造工程を簡略化することができる。絶縁層６５の厚さＭ２は、例えば、５μｍとすることができる。
配線６８は、絶縁層６５上に配線接続部５６と接続されるよう設けられている。配線６８は、外部接続端子６９を有しており、導電金属膜６７とシード層６６とにより構成されている。外部接続端子６９は、マザーボード等の基板が接続されるものである。このような配線６８を設けることで、マザーボード等の基板に設けられた外部接続端子の位置に対応するよう外部接続端子６９の位置を設定することができる。導電金属膜６７には、例えば、Ｃｕ膜を用いることができる。導電金属膜６７にＣｕ膜を用いた場合の導電金属膜６７の厚さＭ３は、例えば、３〜１０μｍとすることができる。シード層６６には、例えば、Ｎｉ膜を用いることができる。シード層６６の厚さは、例えば、０．１μｍ程度とすることができる。
ソルダーレジスト７５は、開口部７６を有し、開口部７６により外部接続端子６９を露出すると共に、外部接続端子６９以外の配線６８と絶縁層６５とを覆うように形成されている。ソルダーレジスト７５は、配線６８を保護するためのものである。
第２の拡散防止膜７１は、外部接続端子６９に設けられている。第２の拡散防止膜７１は、はんだのぬれ性向上や、配線６８に含まれるＣｕが外部接続端子６９に接続されるはんだ（図示せず）に拡散することを防止するためのものである。第２の拡散防止膜７１は、例えば、Ｎｉ層７２と、Ａｕ層７３との積層膜により構成することができる。Ｎｉ層７２の厚さは、例えば、２〜５μｍとすることができる。また、Ａｕ層７３の厚さは、例えば、０．１〜０．５μｍとすることができる。なお、上記Ｎｉ／Ａｕ層以外に、例えば、Ｎｉ／Ｐｄ層やＮｉ／Ｐｄ／Ａｕ層等を第２の拡散防止膜７１として用いてもよい（Ｎｉが外部接続端子６９と接続される側となる）。
図３は、本実施例の基板が製造される基材の平面図である。なお、図３において、Ａは基板５０が形成される領域（以下、「基板形成領域Ａ」とする）を示している。図３に示すように、本実施例では、基材５１として、複数の基板形成領域Ａを有したシリコン基板（シリコンウェハ）を用いる。このように、基材５１としてシリコン基板を用い、各種製造工程を経た後、基材５１を切り分け、複数の基板５０を一度に製造することで、基板５０の生産性を向上させることができる。
次に、図４乃至図２９を参照して、第１実施例の基板５０の製造方法について説明する。図４乃至図２９は、第１実施例の基板の製造工程を示した図である。なお、以下の説明においては、基材５１にシリコン基材を用いた場合を例に挙げて説明する。また、図４乃至図２９において、図２に示した基板５０と同一構成部分には同一の符号を付す。
始めに、図４に示すように、支持板９１上に接着剤９２を設ける。支持板９１は、基材５１を支持するためのものである。支持板９１には、例えば、ガラス基板やシリコン基板（具体的には、シリコンウエハ等）等を用いることができる。支持板９１としてシリコン基板を用いた場合、支持板９１の厚さＭ４は、例えば、７２５μｍとすることができる。接着剤９２は、後述する金属箔９３を支持板９１に接着するためのものである。接着剤９２には、例えば、加熱することにより接着力を失うサーモピールテープや熱剥離接着剤等を用いることができる。
次に、図５に示すように、接着剤９２を介して、Ｃｕ等の金属箔９３を支持板９１に貼り付ける（金属箔配設工程）。続いて、図６に示すように、金属箔９３上に、露光しない状態で第１のレジスト層９４を形成する（第１のレジスト層形成工程）。第１のレジスト層９４は、接着性を有したレジストであり、例えば、感光性のドライフィルムレジストや液状のレジストを用いることができる。
このような、接着性を有した第１のレジスト層９４を用いることで、第１のレジスト層９４を介して、貫通孔５２が形成された基材５１を支持板９１に固定することができる（図７参照）。第１のレジスト層９４の厚さは、例えば、１０μｍ〜１５μｍとすることができる。また、何らかの処理液により、溶解できる場合、第１のレジスト層９４の代わりにエポキシやポリイミド等の接着剤を用いても良い。
次に、図７に示すように、開口径Ｒ２（Ｒ１＝Ｒ２）の貫通孔５２が形成されると共に、基材５１の表面（貫通孔５２に対応する基材５１部分も含む）を覆うように絶縁層５３が形成された基材５１を、接着性を有した第１のレジスト層９４上に配置させ、固定する（基材配置工程）。貫通孔５２は、例えば、ドリルを用いたドリル加工、レーザ加工、異方性エッチングのいずれかの方法により形成することができる。また、貫通孔５２の開口径Ｒ２は、例えば、１０〜６０μｍ程度の範囲内で適宜選択することができる。絶縁層５３には、例えば、ＣＶＤ法により形成された酸化膜（ＳｉＯ２）や、酸化炉により形成された熱酸化膜（ＳｉＯ２）等を用いることができる。さらに、基材５１の厚さＭ１は、例えば、１５０μｍとすることができる。
次に、図８に示すように、現像液を貫通孔５２の内部に供給し、貫通孔５２に露出された第１のレジスト層９４を溶解して、鍔状空間９７を形成する（鍔状空間形成工程）。鍔状空間９７は、貫通孔５２の開口径Ｒ２よりも幅広形状となる空間であり、鍔状空間９７の幅Ｗ２は、貫通孔５２の開口径Ｒ２よりも大きい（Ｗ２＞Ｒ２）。現像液を貫通孔５２の内部に供給する方法としては、例えば、図７に示した構造体を現像液中に浸すディップ現像や、貫通孔５２の上方から現像液をシャワー状に吹き付けるスプレー現像がある。
どちらの現像方式においても、現像液の浸潤時間を管理することで、鍔状空間９７を形成することができる。スプレー現像を用いて鍔状空間９７を形成する際の条件としては、例えば、現像液を吹き付ける圧力を２．０kgf/sq.cm、温度を２５〜３０℃、現像液を吹き付ける時間を６minとすることができる。なお、請求項に記載の「貫通孔の寸法」とは、貫通孔５２の開口径Ｒ２のことである。続いて、図８に示した構造体を熱処理（第１の熱処理）して、露光されていない第１のレジスト層９４を重合反応させ、第１のレジスト層９４を硬化させる（第１のレジスト層硬化工程）。このように、第１のレジスト層９４を硬化させることで、第１のレジスト層９４にめっき液に対する耐性をもたせることができる。
次に、図９に示すように、基材５１の面５１ａに形成された絶縁層５３上に、貫通孔５２を露出すると共に、貫通孔５２の開口径Ｒ２よりも幅広形状の開口部１０２を有した第２のレジスト層１０１を形成する（第２のレジスト層形成工程）。第１の開口部である開口部１０２の開口径Ｗ１は、貫通孔５２の開口径Ｒ２よりも大きく形成されている（Ｗ１＞Ｒ２）。
続いて、図１０に示すように、金属箔９３を給電層として、電解めっき法により、Ａｕ層６３と、Ｎｉ層６２とを金属箔９３上に順次析出成長させて、第１の拡散防止膜６１を形成する（第１の拡散防止膜形成工程）。Ａｕ層６３の厚さは、例えば、０．１〜０．５μｍとすることができ、Ｎｉ層６２の厚さは、例えば、２〜５μｍとすることができる。このように、電解めっき法を用いて、第１の拡散防止膜６１を形成することで、無電解めっき法を用いた場合と比較して、膜質に優れた拡散防止膜を形成することができる。
次に、図１１に示すように、Ｎｉ層６２を給電層として、電解めっき法により鍔状空間９７、貫通孔５２、及び開口部１０２を充填するよう導電金属膜１０４を析出成長させる（導電金属膜形成工程）。この際、第２のレジスト層１０１の面１０１ａから導電金属膜１０４が突出する。導電金属膜１０４には、例えば、Ｃｕ膜を用いることができる。
続いて、図１２に示すように、導電金属膜１０４が第２のレジスト層１０１の面１０１ａと面一となるように、第２のレジスト層１０１の面１０１ａから突出した導電金属膜１０４を研磨により除去する。これにより、鍔状空間９７に幅Ｗ２の接続パッド５７（第２の突出部）と、貫通孔５２に直径Ｒ１の貫通部５５と、開口部１０２に幅Ｗ１の配線接続部５６（第１の突出部）とが一度に形成され、貫通ビア５４が形成される。幅Ｗ１，Ｗ２は、貫通部５５の直径Ｒ１よりも幅広の形状とされている。
このように、貫通ビア５４に貫通部５５の直径Ｒ１よりも幅広の形状とされた接続パッド５７及び配線接続部５６を形成することにより、貫通部５５と基材５１との間に水分等が侵入しにくくなり、貫通ビア５４の劣化が抑制され、配線６８と接続される貫通ビア５４の電気的な接続信頼性を向上させることができる。
また、貫通ビア５４は、金属箔９３を給電層として、電解めっき法により、金属箔９３上に導電金属膜１０４を析出成長させて、鍔状空間９７、貫通孔５２、第１の開口部１０２を導電金属膜１０４で順次充填するよう形成するため、貫通ビア５４にボイド（空洞）が発生することを抑制できる。
次に、図１３に示すように、第２のレジスト層１０１をレジスト剥離液により除去する（第２のレジスト層除去工程）。続いて、図１４に示すように、基材５１の面５１ａ上に、配線接続部５６を露出する開口部１０３を有した絶縁層６５を形成する（絶縁層形成工程）。絶縁層６５として、本実施例では、パラジウムの粒子を含有させたエポキシ系樹脂を用いる。絶縁層６５の厚さＭ２は、例えば、５μｍとすることができる。
次に、図１５に示すように、無電解めっき法により、絶縁層６５の上面６５ａ及び側面６５ｂにシード層６６を形成する（シード層形成工程）。ところで、従来、無電解めっき法で樹脂にシード層を形成する場合には、事前にデスミア処理で樹脂（絶縁層）の表面を粗化した後、樹脂の表面にパラジウム活性化処理を行う。パラジウム活性化処理とは、キャタライジング処理液や、アクセレレイティング処理液に被めっき物を浸漬させ、樹脂の表面に無電解めっきの核となるパラジウムを析出させる処理である。従来技術では、このパラジウム活性化処理後に、はじめて、無電解めっき法によるめっき膜を形成することができる。そのため、このような従来技術は、工程が非常に煩雑であった。
一方、本実施例では、絶縁層６５として、パラジウムの粒子を含有させたエポキシ系樹脂を適用しているため、シード層６６を形成する際、絶縁層６５に対してデスミア処理及びパラジウム活性化処理等の前処理を行うことなく、無電解めっき法により、直接、絶縁層６５にシード層６６を形成することができる。これにより、基板５０の製造工程を簡略化することができる。シード層６６には、例えば、Ｎｉ層を用いることができる。絶縁層６５にパラジウムの粒子を含有させた樹脂を用いた場合には、Ｎｉ−Ｂ層を形成することができる。
続いて、図１６に示すように、シード層６６上に、配線６８が形成される領域に対応した開口部１０６を有したドライフィルムレジスト１０５を形成する。ドライフィルムレジスト１０５の厚さは、例えば、１０〜１５μｍとすることができる。次に、図１７に示すように、配線接続部５６及びシード層６６を給電層として、電解めっき法により、開口部１０３，１０６にＣｕ等の導電金属膜６７を析出成長させる。
これにより、導電金属膜６７と貫通ビア５４が電気的に接続される。その後、図１８に示すように、ドライフィルムレジスト１０５は、レジスト剥離液により除去される。続いて、図１９に示すように、図１８に示した構造体上に、外部接続端子６９が形成される領域Ｂに対応した導電金属膜６７を露出するドライフィルムレジスト１１１を形成する。ドライフィルムレジスト１１１には、開口部１１２が形成されており、この開口部１１２により領域Ｂに対応した導電金属膜６７が露出される。
次に、図２０に示すように、導電金属膜６７を給電層として、電解めっき法により、開口部１１２に露出された導電金属膜６７上に、Ｎｉ層７２と、Ａｕ層７３とを順次析出成長させて、第２の拡散防止膜７１を形成する（第２の拡散防止膜形成工程）。Ｎｉ層７２の厚さは、例えば、２〜５μｍとすることができ、Ａｕ層７３の厚さは、例えば、０．１〜０．５μｍとすることができる。このように、電解めっき法を用いて、第２の拡散防止膜７１を形成することで、無電解めっき法により形成した場合と比較して、膜質に優れた第２の拡散防止膜７１を形成することができる。ドライフィルムレジスト１１１は、第２の拡散防止膜７１を形成後に除去される。
次に、図２１に示すように、導電金属膜６７及び第２の拡散防止膜７１のみを覆うようドライフィルムレジスト１１４を形成する。続いて、図２２に示すように、エッチングにより絶縁層６５上に設けられたシード層６６を除去する。これにより、外部接続端子６９を備えると共に、シード層６６と導電金属膜６７とにより構成された配線６８が形成される。シード層６６除去後、図２３に示すように、ドライフィルムレジスト１１４をレジスト剥離液により除去する。
次に、図２４に示すように、配線６８、第２の拡散防止膜７１、及び絶縁層６５の上面６５ａを覆うように、耐熱性を有した保護部材である耐熱テープ１１６を貼り付ける（保護部材配設工程）。この耐熱テープ１１６は、エッチング液に対する耐性も有したテープである。このように、耐熱テープ１１６により配線６８及び第２の拡散防止膜７１を覆うことで、基材５１から支持板９１を離脱させる際の第２の熱処理（図２５参照）の熱から配線６８及び第２の拡散防止膜７１を保護することができる。また、金属箔９３をエッチングにより除去（図２６参照）する際、配線６８がエッチングされることを防止することができる。耐熱テープ１１６には、例えば、難燃性のＰＥＴやＰＥＮ等を用いることができる。なお、耐熱テープ１１６は、少なくとも配線６８と第２の拡散防止膜７１とを覆うように設けられていれば良い。
次に、図２５に示すように、図２４に示した構造体に加熱（第２の熱処理）して、接着剤９２及び支持板９１を基材５１から取り外す（支持板離脱工程）。本実施例では、接着剤９２として加熱により接着力を失うサーモピールテープを用いる。また、第２の熱処理には、例えば、加熱温度が１５０℃、加熱時間３０分の条件を用いることができる。続いて、図２６に示すように、エッチングにより金属箔９３を除去する（金属箔除去工程）。これにより、第１のレジスト層９４と第１の拡散防止膜６１とが露出される。先に説明したように、配線６８は、エッチング液に対する耐性を有した耐熱テープ１１６により覆われているためエッチングされない。
次に、図２７に示すように、剥離液により第１のレジスト層９４の除去を行う。続いて、図２８に示すように、耐熱テープ１１６を剥離する。その後、図２９に示すように、第２の拡散防止膜７１を露出させると共に、配線６８及び絶縁層６５を覆うようソルダーレジスト７５を形成する。ソルダーレジスト７５には、開口部７６が形成されており、この開口部７６により第２の拡散防止膜７１が露出されている。その後、基材５１がダイシングされて、図２に示すような基板５０が複数形成される。
以上、説明したような製造工程により、貫通部５５の一方の端部に貫通部５５の直径Ｒ１よりも幅広の形状の配線接続部５６と、他方の端部に貫通部５５の直径Ｒ１よりも幅広の形状の接続パッド５７とを備えた貫通ビア５４が形成されるので、貫通部５５と基材５１との間に水分等が侵入しにくくなり、貫通ビア５４の劣化が抑制され、配線６８と接続される貫通ビア５４の電気的な接続信頼性を向上させることができる。また、貫通部５５の直径Ｒ１よりも幅広の形状の配線接続部５６に配線６８が接続されるので、配線接続部５６に配線６８を容易に接続することができる。
（第２実施例）
次に、図３０乃至３７を参照して、基板５０の他の製造方法について説明する。図３０乃至３７は、基板の他の製造工程を示した図である。なお、図３０乃至３７において、図６乃至図１０に示した構成と同一構成部分には同一の符号を付す。
始めに、図３０に示すように、支持板９１上に接着剤９２を設け、Ｃｕ等の金属箔９３を接着剤９２に貼り付け（金属箔配設工程）、その後、金属箔９３上に開口部１１９を有したドライフィルムレジスト１１８を形成する。なお、開口部１１９により金属箔９３は露出されている。
次に、図３１に示すように、金属箔９３を給電層として、電解めっき法により、開口部１１９に露出された金属箔９３上にＡｕ層６３と、Ｎｉ層６２とを順次析出成長させて、第１の拡散防止膜６１を形成する（第１の拡散防止膜形成工程）。続いて、図３２に示すように、ドライフィルムレジスト１１８をレジスト剥離液により除去する。
次に、図３３に示すように、第１の拡散防止膜６１を覆うように金属箔９３上に、露光しない状態で第１のレジスト層１２１を形成する（第１のレジスト層形成工程）。第１のレジスト層１２１は、接着性を有したレジストであり、例えば、感光性のドライフィルムレジストを用いることができる。第１のレジスト層１２１の厚さは、例えば、１０μｍ〜１５μｍとすることができる。
次に、図３４に示すように、開口径Ｒ２の貫通孔５２が形成されると共に、基材５１の表面（貫通孔５２に対応する基材５１部分も含む）を覆うよう絶縁層５３が形成された基材５１を、接着性を有した第１のレジスト層１２１上に配置させ、固定する（基材配置工程）。
続いて、図３５に示すように、現像液を貫通孔５２の内部に供給し、貫通孔５２に露出された第１のレジスト層１２１を溶解して、鍔状空間１２３を形成する（鍔状空間形成工程）。鍔状空間１２３は、貫通孔５２の開口径Ｒ２よりも幅広形状となる空間であり、鍔状空間１２３の幅Ｗ３は、貫通孔５２の開口径Ｒ２よりも大きい（Ｗ３＞Ｒ２）。鍔状空間１２３によりＮｉ層６２は、露出されている。なお、現像液を貫通孔５２の内部に供給する方法には、第１実施例で説明したディップ現像やスプレー現像を用いることができる。
次に、図３６に示すように、基材５１の面５１ａに形成された絶縁層５３上に、貫通孔５２を露出すると共に、貫通孔５２の開口径Ｒ２よりも幅広形状の開口部１０２を有した第２のレジスト層１０１を形成する（第２のレジスト層形成工程）。第１の開口部である開口部１０２の幅Ｗ１は、貫通孔５２の開口径Ｒ２よりも大きく形成されている（Ｗ１＞Ｒ２）。その後、図１１乃至図２９に示した製造工程と同様な手法により基板５０を製造することができる。
このように、第１の拡散防止膜形成工程と導電金属膜形成工程との間に別の工程（本実施例の場合、例えば、第１のレジスト層形成工程。）を設けることで、Ｎｉ層６３を形成する際に使用するめっき液が、導電金属膜１０４を形成する際に使用するめっき液に混ざることがなくなるため、膜質に優れた導電金属膜１０４を形成することができる。
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。なお、第１実施例及び第２実施例では、基材５１の上面５１ａにのみ配線６８を設けたが、図１４乃至図２３に示した製造工程と同様な手法を用いて、接続パッド５７と接続される配線（外部接続端子を含む）を設けても良い。このように、基材５１の両面５１ａ，５１ｂに配線を設けることで、様々なマザーボード等の基板、半導体素子、ＭＥＭＳ等と接続することができ、基板の適用範囲を広げることができると共に、基材５１の両面に形成された配線間の電気的な接続信頼性を向上させることができる。
本発明は、配線を接続する貫通ビアの電気的な接続信頼性を向上させることのできる基板及びその製造方法に適用できる。
従来の基板を示した図である。 本発明の第１実施例の基板の断面図である 本実施例の基板が製造される基材の平面図である。 第１実施例の基板の製造工程を示した図（その１）である。 第１実施例の基板の製造工程を示した図（その２）である。 第１実施例の基板の製造工程を示した図（その３）である。 第１実施例の基板の製造工程を示した図（その４）である。 第１実施例の基板の製造工程を示した図（その５）である。 第１実施例の基板の製造工程を示した図（その６）である。 第１実施例の基板の製造工程を示した図（その７）である。 第１実施例の基板の製造工程を示した図（その８）である。 第１実施例の基板の製造工程を示した図（その９）である。 第１実施例の基板の製造工程を示した図（その１０）である。 第１実施例の基板の製造工程を示した図（その１１）である。 第１実施例の基板の製造工程を示した図（その１２）である。 第１実施例の基板の製造工程を示した図（その１３）である。 第１実施例の基板の製造工程を示した図（その１４）である。 第１実施例の基板の製造工程を示した図（その１５）である。 第１実施例の基板の製造工程を示した図（その１６）である。 第１実施例の基板の製造工程を示した図（その１７）である。 第１実施例の基板の製造工程を示した図（その１８）である。 第１実施例の基板の製造工程を示した図（その１９）である。 第１実施例の基板の製造工程を示した図（その２０）である。 第１実施例の基板の製造工程を示した図（その２１）である。 第１実施例の基板の製造工程を示した図（その２２）である。 第１実施例の基板の製造工程を示した図（その２３）である。 第１実施例の基板の製造工程を示した図（その２４）である。 第１実施例の基板の製造工程を示した図（その２５）である。 第１実施例の基板の製造工程を示した図（その２６）である。 基板の他の製造工程を示した図（その１）である。 基板の他の製造工程を示した図（その２）である。 基板の他の製造工程を示した図（その３）である。 基板の他の製造工程を示した図（その４）である。 基板の他の製造工程を示した図（その５）である。 基板の他の製造工程を示した図（その６）である。 基板の他の製造工程を示した図（その７）である。
符号の説明
１０，５０ 基板
１１ シリコン基材
１２，５２ 貫通孔
１３ 絶縁層
１３ａ，１３ｂ，５１ａ，５１ｂ，１０１ａ 面
１５，５４ 貫通ビア
１５ａ，１５ｂ 端部
１７，２１，６８ 配線
１８，２２ 外部接続端子
１９，２４，７５ ソルダーレジスト
２２ 接続パッド
２５ 半導体素子
５１ 基材
５３，６５ 絶縁層
５５ 貫通部
５６ 配線接続部
５７ 接続パッド
６１ 第１の拡散防止膜
６２，７２ Ｎｉ層
６３，７３ Ａｕ層
６５ａ 上面
６５ｂ 側面
６６ シード層
６７，１０４ 導電金属膜
６９ 外部接続端子
７１ 第２の拡散防止膜
７６，１０２，１０３，１０６，１１２，１１９ 開口部
９１ 支持板
９２ 接着剤
９３ 金属箔
９４，１２１ 第１のレジスト層
１０１ 第２のレジスト層
９７，１２３ 鍔状空間
１０５，１１１，１１４，１１８ ドライフィルムレジスト
１１６ 耐熱テープ
Ａ 基板形成領域
Ｂ 領域
Ｍ１〜Ｍ４ 厚さ
Ｒ１ 直径
Ｒ２ 開口径
Ｗ１〜Ｗ３ 幅

Claims (13)

  1. 貫通孔が形成された基材と、
    該基材の貫通孔に配設された貫通ビアと、
    該貫通ビアと接続される配線とを備えた基板において、
    前記貫通ビアは、前記貫通孔に配置された貫通部と、該貫通部の一方の端部に設けられ、前記配線が接続されると共に、前記基材から突出した第１の突出部と、前記貫通部の他方の端部に設けられ、前記基材から突出した第２の突出部とを有し、
    前記第１及び第２の突出部は、前記貫通部の寸法よりも幅広の形状とされていることを特徴とする基板。
  2. 前記配線は、外部接続端子を有しており、
    前記外部接続端子及び第２の突出部には、拡散防止膜を設けたことを特徴とする請求項１に記載の基板。
  3. 貫通孔が形成された基材と、
    該基材の貫通孔に配設された貫通ビアと、
    該貫通ビアと接続される配線とを備えた基板において、
    前記貫通ビアは、前記貫通孔に配置された貫通部と、該貫通部の両端部に設けられ、前記配線が接続される突出部とを有し、
    前記突出部は、前記貫通部の寸法よりも幅広の形状とされていることを特徴とする基板。
  4. 前記配線は、外部接続端子を有しており、
    前記外部接続端子には、拡散防止膜を設けたことを特徴とする請求項３に記載の基板。
  5. 貫通孔が形成された基材と、該基材の貫通孔に配設された貫通ビアと、該貫通ビアの端部と接続される配線とを備え、
    前記貫通ビアは、前記貫通孔に配置された貫通部と、該貫通部の一方の端部に設けられ、前記配線が接続されると共に、前記基材から突出した第１の突出部と、前記貫通部の他方の端部に設けられ、前記基材から突出した第２の突出部とを有し、
    前記第１及び第２の突出部が前記貫通部の寸法よりも幅広の形状とされた基板の製造方法であって、
    前記貫通ビアを形成する貫通ビア形成工程と、
    前記第１の突出部と接続されるよう前記配線を形成する配線形成工程とを含むことを特徴とする基板の製造方法。
  6. 前記貫通ビア形成工程は、
    支持体に接着剤により金属箔を貼り付ける金属箔配設工程と、
    前記金属箔上に、第１のレジスト層を形成する第１のレジスト層形成工程と、
    前記第１のレジスト層上に、前記貫通孔が形成された基材を配置する基材配置工程と、
    前記貫通孔に露出された第１のレジスト層を現像液により除去して、前記金属箔を露出すると共に、前記貫通孔の寸法よりも幅広形状となる鍔状空間を形成する鍔状空間形成工程と、
    前記基材上に、前記貫通孔を露出すると共に、前記貫通孔の寸法よりも幅広形状となる第１の開口部を有した第２のレジスト層を形成する第２のレジスト層形成工程と、
    前記鍔状空間、貫通孔、及び第１の開口部を充填するよう電解めっき法により導電金属膜を形成する導電金属膜形成工程とを有したことを特徴とする請求項５に記載の基板の製造方法。
  7. 前記鍔状空間形成工程後に、前記第１のレジスト層を第１の熱処理により硬化させる第１のレジスト層硬化工程を設けたことを特徴とする請求項６に記載の基板の製造方法。
  8. 前記第２のレジスト層形成工程後、電解めっき法により、前記鍔状空間に露出された前記金属箔に第１の拡散防止膜を形成する第１の拡散防止膜形成工程を設けたことを特徴とする請求項６または７に記載の基板の製造方法。
  9. 前記配線形成工程は、
    第２のレジスト層を除去する第２のレジスト層除去工程と、
    前記基材上に、前記第１の突出部を露出する第２の開口部を有した絶縁層を形成する絶縁層形成工程と、
    前記配線が形成される絶縁層に、シード層を形成するシード層形成工程とを有しており、
    前記絶縁層には、パラジウムを含有させた樹脂を用いることを特徴とする請求項５乃至８のいずれか１項に記載の基板の製造方法。
  10. 前記配線は、外部接続端子を有しており、
    前記配線形成工程後、前記外部接続端子に、電解めっき法により第２の拡散防止膜を形成する第２の拡散防止膜形成工程を設けたことを特徴とする請求項５乃至９のいずれか１項に記載の基板の製造方法。
  11. 前記第２の拡散防止膜形成工程後に、
    少なくとも前記配線及び第２の拡散防止膜を覆うよう耐熱性を有した保護部材を配設する保護部材配設工程と、
    該保護部材配設工程後、第２の熱処理により、前記基材から前記接着剤及び支持板を離脱させる支持板離脱工程とを設けたことを特徴とする請求項１０に記載の基板の製造方法。
  12. 支持板離脱工程後に、前記金属箔をエッチングにより除去する金属箔除去工程と、
    前記第１のレジスト層を除去する第１のレジスト層除去工程と、
    該第１のレジスト層除去工程後に、前記保護部材を除去する保護部材除去工程とを設けたことを特徴とする請求項１１に記載の基板の製造方法。
  13. 前記第１の拡散防止膜形成工程は、前記金属箔配設工程の直後に行うことを特徴する請求項８乃至１２のいずれか１項に記載の基板の製造方法。
JP2004323939A 2004-11-08 2004-11-08 基板の製造方法 Active JP3987521B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2004323939A JP3987521B2 (ja) 2004-11-08 2004-11-08 基板の製造方法
EP05256299A EP1656006B1 (en) 2004-11-08 2005-10-10 A substrate having high electrical connection reliability of a penetrating via connected to wirings and a method for manufacturing the same
DE602005004586T DE602005004586T2 (de) 2004-11-08 2005-10-10 Substrat mit hoher Zuverlässigkeit der elektrischen Verbindung einer mit Verdrahtungen verbundenen Durchkontaktierung und Verfahren zur Herstellung desselben
US11/247,813 US20060096781A1 (en) 2004-11-08 2005-10-11 Substrate having high electrical connection reliability of a penetrating via connected to wirings and a method for manufacturing the same
TW094135505A TWI402956B (zh) 2004-11-08 2005-10-12 基材之製造方法
KR1020050098430A KR20060054104A (ko) 2004-11-08 2005-10-19 배선에 접속된 높은 전기적인 접속 신뢰도의 관통 비아를갖는 기판 및 그 제조 방법
CNB2005101161393A CN100517678C (zh) 2004-11-08 2005-10-24 具有连接到布线的贯穿通道的衬底及其制造方法
US12/061,768 US7772118B2 (en) 2004-11-08 2008-04-03 Substrate having high electrical connection reliability of a penetrating via connected to wirings and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004323939A JP3987521B2 (ja) 2004-11-08 2004-11-08 基板の製造方法

Publications (3)

Publication Number Publication Date
JP2006135174A true JP2006135174A (ja) 2006-05-25
JP2006135174A5 JP2006135174A5 (ja) 2006-08-31
JP3987521B2 JP3987521B2 (ja) 2007-10-10

Family

ID=35784728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004323939A Active JP3987521B2 (ja) 2004-11-08 2004-11-08 基板の製造方法

Country Status (7)

Country Link
US (2) US20060096781A1 (ja)
EP (1) EP1656006B1 (ja)
JP (1) JP3987521B2 (ja)
KR (1) KR20060054104A (ja)
CN (1) CN100517678C (ja)
DE (1) DE602005004586T2 (ja)
TW (1) TWI402956B (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028337A (ja) * 2006-07-25 2008-02-07 Shinko Electric Ind Co Ltd 電子部品の製造方法
JP2008051685A (ja) * 2006-08-25 2008-03-06 Dainippon Printing Co Ltd センサーユニットおよびその製造方法
JP2008192735A (ja) * 2007-02-02 2008-08-21 Hitachi Aic Inc 配線板
JP2008270600A (ja) * 2007-04-23 2008-11-06 Denso Corp 半導体装置およびその製造方法
JP2010114187A (ja) * 2008-11-05 2010-05-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2012195465A (ja) * 2011-03-17 2012-10-11 Canon Inc 貫通電極基板及びその製造方法
US8288772B2 (en) 2008-10-16 2012-10-16 Dai Nippon Printing Co., Ltd. Through hole electrode substrate with different area weighted average crystal grain diameter of metal in the conductive part and semiconductor device using the through hole electrode substrate
US8314344B2 (en) 2008-10-09 2012-11-20 Shinko Electric Industries Co., Ltd. Wiring board and manufacturing method of the same
US8330050B2 (en) 2008-10-21 2012-12-11 Shinko Electric Industries Co., Ltd. Wiring board having heat intercepting member
JPWO2016063460A1 (ja) * 2014-10-22 2017-09-21 日本板硝子株式会社 ガラス基板の製造方法及び板状のガラス
US9930779B2 (en) 2016-04-28 2018-03-27 Tdk Corporation Through wiring substrate
JP2018113392A (ja) * 2017-01-13 2018-07-19 凸版印刷株式会社 配線基板、多層配線基板および配線基板の製造方法
WO2018199017A1 (ja) * 2017-04-28 2018-11-01 日東電工株式会社 配線回路基板、および、撮像装置
JP2018190950A (ja) * 2017-04-28 2018-11-29 日東電工株式会社 配線回路基板、および、撮像装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192651A (ja) * 2007-01-31 2008-08-21 Elpida Memory Inc 半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
KR100956688B1 (ko) * 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8455357B2 (en) * 2008-10-10 2013-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of plating through wafer vias in a wafer for 3D packaging
TWI392069B (zh) 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
US9077344B2 (en) * 2010-12-07 2015-07-07 Atmel Corporation Substrate for electrical component and method
KR20120077876A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 이종 기판 접합 구조 및 방법
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
JP6196893B2 (ja) * 2012-12-18 2017-09-13 新光電気工業株式会社 半導体装置の製造方法
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
CN104659017A (zh) * 2013-11-20 2015-05-27 宏启胜精密电子(秦皇岛)有限公司 中介板及其制作方法
US9633930B2 (en) * 2014-11-26 2017-04-25 Kookmin University Industry Academy Cooperation Foundation Method of forming through-hole in silicon substrate, method of forming electrical connection element penetrating silicon substrate and semiconductor device manufactured thereby
JP2016213283A (ja) 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
CN105070682B (zh) * 2015-07-17 2018-05-29 上海交通大学 一种高效制备硅转接板的方法
JP6191728B2 (ja) * 2015-08-10 2017-09-06 大日本印刷株式会社 イメージセンサモジュール

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137498A (ja) * 1986-11-28 1988-06-09 松下電工株式会社 スル−ホ−ルプリント板の製法
JPH01258457A (ja) 1988-04-08 1989-10-16 Nec Corp 半導体集積回路の実装構造およびその製造方法
US5071359A (en) * 1990-04-27 1991-12-10 Rogers Corporation Array connector
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
JP3213037B2 (ja) 1992-01-07 2001-09-25 日東電工株式会社 加工フィルムの製造方法
US5638598A (en) * 1993-06-17 1997-06-17 Hitachi Chemical Company, Ltd. Process for producing a printed wiring board
US6055723A (en) * 1998-06-01 2000-05-02 Trw Inc. Process of fabricating high frequency connections to high temperature superconductor circuits
JP2002064270A (ja) * 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
JP4703061B2 (ja) * 2001-08-30 2011-06-15 富士通株式会社 薄膜回路基板の製造方法およびビア形成基板の形成方法
JP3826007B2 (ja) * 2001-10-11 2006-09-27 シャープ株式会社 配線接続構造およびこれを用いた送信機
JP3807312B2 (ja) * 2002-01-18 2006-08-09 富士通株式会社 プリント基板とその製造方法
TW523842B (en) * 2002-03-22 2003-03-11 Advanced Chip Eng Tech Inc Method for manufacturing i/o terminals and the structure thereof
JP2004146742A (ja) 2002-10-28 2004-05-20 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4287133B2 (ja) * 2002-12-11 2009-07-01 大日本印刷株式会社 スルーホール配線基板の製造方法
WO2004054340A1 (ja) * 2002-12-11 2004-06-24 Dai Nippon Printing Co., Ltd. 多層配線基板およびその製造方法
JP4019960B2 (ja) * 2003-01-31 2007-12-12 三菱電機株式会社 基板の製造方法
US6839965B2 (en) * 2003-02-06 2005-01-11 R-Tec Corporation Method of manufacturing a resistor connector

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028337A (ja) * 2006-07-25 2008-02-07 Shinko Electric Ind Co Ltd 電子部品の製造方法
JP2008051685A (ja) * 2006-08-25 2008-03-06 Dainippon Printing Co Ltd センサーユニットおよびその製造方法
JP2008192735A (ja) * 2007-02-02 2008-08-21 Hitachi Aic Inc 配線板
JP2008270600A (ja) * 2007-04-23 2008-11-06 Denso Corp 半導体装置およびその製造方法
US8314344B2 (en) 2008-10-09 2012-11-20 Shinko Electric Industries Co., Ltd. Wiring board and manufacturing method of the same
US8288772B2 (en) 2008-10-16 2012-10-16 Dai Nippon Printing Co., Ltd. Through hole electrode substrate with different area weighted average crystal grain diameter of metal in the conductive part and semiconductor device using the through hole electrode substrate
US8637397B2 (en) 2008-10-16 2014-01-28 Dai Nippon Printing Co., Ltd Method for manufacturing a through hole electrode substrate
US8330050B2 (en) 2008-10-21 2012-12-11 Shinko Electric Industries Co., Ltd. Wiring board having heat intercepting member
US8759685B2 (en) 2008-11-05 2014-06-24 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the wiring substrate
JP2010114187A (ja) * 2008-11-05 2010-05-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2012195465A (ja) * 2011-03-17 2012-10-11 Canon Inc 貫通電極基板及びその製造方法
JPWO2016063460A1 (ja) * 2014-10-22 2017-09-21 日本板硝子株式会社 ガラス基板の製造方法及び板状のガラス
US9930779B2 (en) 2016-04-28 2018-03-27 Tdk Corporation Through wiring substrate
JP2018113392A (ja) * 2017-01-13 2018-07-19 凸版印刷株式会社 配線基板、多層配線基板および配線基板の製造方法
WO2018199017A1 (ja) * 2017-04-28 2018-11-01 日東電工株式会社 配線回路基板、および、撮像装置
JP2018190950A (ja) * 2017-04-28 2018-11-29 日東電工株式会社 配線回路基板、および、撮像装置
KR20200002849A (ko) * 2017-04-28 2020-01-08 닛토덴코 가부시키가이샤 배선 회로 기판, 및 촬상 장치
US11183448B2 (en) 2017-04-28 2021-11-23 Nitto Denko Corporation Wiring circuit board and imaging device
JP7105549B2 (ja) 2017-04-28 2022-07-25 日東電工株式会社 配線回路基板、および、撮像装置
KR102605794B1 (ko) 2017-04-28 2023-11-23 닛토덴코 가부시키가이샤 배선 회로 기판, 및 촬상 장치

Also Published As

Publication number Publication date
DE602005004586D1 (de) 2008-03-20
TW200635021A (en) 2006-10-01
DE602005004586T2 (de) 2009-03-19
TWI402956B (zh) 2013-07-21
CN100517678C (zh) 2009-07-22
EP1656006B1 (en) 2008-01-30
US20060096781A1 (en) 2006-05-11
US7772118B2 (en) 2010-08-10
KR20060054104A (ko) 2006-05-22
US20080261396A1 (en) 2008-10-23
JP3987521B2 (ja) 2007-10-10
EP1656006A1 (en) 2006-05-10
CN1783472A (zh) 2006-06-07

Similar Documents

Publication Publication Date Title
JP3987521B2 (ja) 基板の製造方法
JP4369348B2 (ja) 基板及びその製造方法
US9247644B2 (en) Wiring board and method for manufacturing the same
JP5258716B2 (ja) プリント基板及びその製造方法
JP5254775B2 (ja) 配線基板の製造方法
JP5193503B2 (ja) 貫通電極付き基板及びその製造方法
US8847082B2 (en) Multilayer wiring substrate
US9281260B2 (en) Semiconductor packages and methods of forming the same
JP2006135233A (ja) 半導体装置およびその製造方法
JP2015050309A (ja) 配線基板の製造方法
JP2007250900A (ja) 多層配線基板の製造方法
TW201206296A (en) Multilayer wiring substrate and method of manufacturing the same
KR100393271B1 (ko) 다층 전자부품탑재용 기판의 제조 방법
JP2006054307A (ja) 基板の製造方法
JP4268563B2 (ja) 多層配線基板およびその製造方法
JP4326428B2 (ja) スルーホールめっき方法
JP2003218286A (ja) 配線基板及び配線基板の製造方法
JP2001144398A (ja) 配線基板および配線基板の製造方法
JP2005057077A (ja) 配線基板の製造方法
JP2010087222A (ja) プリント配線板の製造方法及びプリント配線板
JP2020194875A (ja) 配線基板およびそれを用いた電子部品実装構造体
JP2022115401A (ja) 配線基板及び配線基板の製造方法
KR100473337B1 (ko) 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법
JP2004165576A (ja) 配線基板の製造方法
JP2004140189A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060719

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060719

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060719

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070712

R150 Certificate of patent or registration of utility model

Ref document number: 3987521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130720

Year of fee payment: 6