KR102605794B1 - 배선 회로 기판, 및 촬상 장치 - Google Patents

배선 회로 기판, 및 촬상 장치 Download PDF

Info

Publication number
KR102605794B1
KR102605794B1 KR1020197031451A KR20197031451A KR102605794B1 KR 102605794 B1 KR102605794 B1 KR 102605794B1 KR 1020197031451 A KR1020197031451 A KR 1020197031451A KR 20197031451 A KR20197031451 A KR 20197031451A KR 102605794 B1 KR102605794 B1 KR 102605794B1
Authority
KR
South Korea
Prior art keywords
insulating layer
terminal
imaging device
wiring
thickness direction
Prior art date
Application number
KR1020197031451A
Other languages
English (en)
Other versions
KR20200002849A (ko
Inventor
하야토 다카쿠라
슈이치 와카키
슈사쿠 시바타
요시히로 가와무라
마사키 이토
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Priority claimed from PCT/JP2018/016447 external-priority patent/WO2018199017A1/ja
Publication of KR20200002849A publication Critical patent/KR20200002849A/ko
Application granted granted Critical
Publication of KR102605794B1 publication Critical patent/KR102605794B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Light Receiving Elements (AREA)

Abstract

배선 회로 기판은, 제 1 절연층과, 단자와, 단자의 두께 방향 일방측에 배치되는 제 2 절연층과, 단자와 두께 방향과 교차하는 방향으로 연속하는 배선을 구비한다. 제 1 절연층은, 두께 방향으로 관통하고, 두께 방향 일방측을 향함에 따라 개구 단면적이 넓어지는 개구부를 갖는다. 단자는, 개구부를 형성하는 제 1 절연층의 내측면에 접촉하는 주연부와, 주연부의 내측에, 주연부와 일체적으로 배치되는 중실부를 갖는다. 주연부 및 중실부는 개구부의 전부를 충전하고 있다.

Description

배선 회로 기판, 및 촬상 장치
본 발명은 배선 회로 기판, 및 촬상 장치에 관한 것이다.
종래부터, 휴대전화 등에 탑재되고 있는 카메라 모듈 등의 촬상 장치는, 일반적으로, 광학 렌즈와, 광학 렌즈를 수용 및 유지하는 하우징과, CMOS 센서나 CCD 센서 등의 촬상 소자와, 촬상 소자를 실장하고, 외부 배선에 전기적으로 접속하기 위한 촬상 소자 실장 기판을 구비하고 있다. 촬상 소자 실장 기판의 대략 중앙부 상에 촬상 소자가 실장되고 있고, 촬상 소자를 둘러싸도록 촬상 소자 실장 기판의 주단(周端)부 상에 하우징이 배치되고 있다. 특허문헌 1에는, 그와 같은 기판이 개시되어 있다.
일본 특허공개 2005-210628호 공보
휴대전화 등에 이용되는 촬상 장치는, 휴대전화의 소형화의 요구에 수반하여, 더한층의 박형화(저배(低背)화)가 요구되고 있다. 촬상 장치의 저배화의 수단의 하나로서는, 촬상 소자 실장 기판의 박형화를 들 수 있다.
그런데, 촬상 소자 실장 기판에는, 일반적으로, 뒷면 전체면에 금속판 등에 의해 보강된 리지드형 배선 회로 기판과, 금속판으로 하면 전체가 보강되어 있지 않은 얇은 플렉시블형 배선 회로 기판(FPC)의 2종류가 이용되고 있다.
FPC는 금속판으로 보강하지 않기 때문에, 리지드형 배선 회로 기판보다도 박형화가 가능하다. 그러나, FPC는 박막이기 때문에, 배선이나 단자 등의 도체 패턴에 기인하는 요철이 FPC의 상면 또는 하면에 형성된다. 또한, FPC는 가요성을 갖는다. 따라서, 촬상 소자 등의 전자 소자의 복수의 단자를 FPC의 각 단자에 실장할 때에, 일부의 단자 영역이, 두께 방향으로 변형되어, 움푹 패는 경우가 있다. 그렇게 되면, 촬상 소자가 기울기 때문에, 촬상 소자의 실장 정밀도가 저하되는 문제가 생긴다.
또한, 실장 시에는, 단자에 두께 방향의 압력이 가해지기 때문에, 단자가 가늘거나, 얇거나 하면, 단자가 파손되는 경우가 있다.
본 발명은, 전자 소자의 실장 정밀도가 양호하고, 단자의 파손을 억제할 수 있는 배선 회로 기판, 및 촬상 장치를 제공하는 것에 있다.
본 발명 [1]은, 제 1 절연층과, 단자와, 상기 단자의 두께 방향 일방측에 배치되는 제 2 절연층과, 상기 단자와 두께 방향과 교차하는 방향으로 연속하는 배선을 구비하고, 상기 제 1 절연층은, 두께 방향으로 관통하고, 두께 방향 일방측을 향함에 따라 개구 단면적이 넓어지는 개구부를 갖고, 상기 단자는, 상기 개구부를 형성하는 상기 제 1 절연층의 내측면에 접촉하는 주연(周緣)부와, 상기 주연부의 내측에, 상기 주연부와 일체적으로 배치되는 중실(中實)부를 갖고, 상기 주연부 및 상기 중실부는 상기 개구부의 전부를 충전하고 있는, 배선 회로 기판을 포함하고 있다.
이 배선 회로 기판에 의하면, 단자가 제 1 절연층의 개구부의 전부를 충전하고 있기 때문에, 촬상 소자 등의 전자 소자가 실장되는 단자 영역이 중실부에 의해 보강되어 있다. 따라서, 배선 회로 기판에 전자 소자를 실장할 때에, 배선 회로 기판의 단자 영역이 두께 방향으로 변형되는 것을 억제할 수 있고, 그 결과, 전자 소자를 배선 회로 기판에 정밀도 좋게 실장할 수 있다. 또한, 금속 지지판 등의 지지 기판을 필요로 하지 않기 때문에, 박형화가 가능하다.
또한, 개구부는 두께 방향 일방측을 향함에 따라 개구 단면적이 넓어지고, 그 개구부에는, 단자가 충전되어 있다. 그 때문에, 단자는 두께 방향 일방측을 향함에 따라 단면적이 넓어지는 광폭 형상을 갖고, 충분한 두께를 갖고 있다. 그 때문에, 단자는 실장 시의 두께 방향 타방측으로부터의 응력을 두께 방향 일방측을 향함에 따라 분산시키면서 받아들일 수 있다. 따라서, 단자의 파손을 억제할 수 있다.
본 발명 [2]는, 상기 단자의 두께 방향 타방면이 상기 제 1 절연층의 두께 방향 타방면과 대략 면일(面一)인, [1]에 기재된 배선 회로 기판을 구비하고 있다.
이 배선 회로 기판에 의하면, 전자 소자를 두께 방향 타방측으로부터 용이하게 실장할 수 있어, 실장성이 우수하다.
본 발명 [3]은, 상기 단자를 두께 방향으로 투영했을 때에, 상기 단자와 중복되는 배선 회로 기판의 두께 방향 일방면이 대략 평탄한, [1] 또는 [2]에 기재된 배선 회로 기판을 포함하고 있다.
이 배선 회로 기판에 의하면, 배선 회로 기판에 전자 소자를 실장할 때에, 배선 회로 기판의 단자 영역이 두께 방향으로 변형되는 것을 보다 확실히 억제할 수 있다.
본 발명 [4]는, 상기 단자는, 상기 주연부 및 상기 중실부의 두께 방향 일방측에, 상기 주연부 및 상기 중실부와 일체적으로 배치되는 배선 접속부를 구비하고, 상기 배선의 두께 방향 일방면이 상기 배선 접속부의 두께 방향 일방면과 대략 면일인, [1]∼[3] 중 어느 한 항에 기재된 배선 회로 기판을 포함하고 있다.
이 배선 회로 기판에 의하면, 단자는 배선의 두께 방향 일방면과 면일이 되는 단자 접속부를 구비하고 있기 때문에, 단자 영역은 단자 접속부에 의해 한층 더 보강되어 있다. 따라서, 단자 영역이 두께 방향으로 변형되는 것을 한층 더 억제할 수 있다. 또한, 배선과 배선 접속부의 두께 방향 일방면이 대략 면일이기 때문에, 배선 회로 기판의 두께 방향 일방면을 한층 더 평탄하게 할 수 있다. 따라서, 배선 회로 기판의 변형을 한층 더 억제할 수 있다.
본 발명 [5]는, 상기 단자는, 상기 두께 방향으로 투영했을 때에, 상기 개구부에 포함되는 내측부와, 상기 내측부로부터 외측으로 연장되는 외측부를 구비하고, 상기 내측부의 두께 방향 일방면은 상기 외측부의 두께 방향 일방면과 대략 면일인, [1]∼[4] 중 어느 한 항에 기재된 배선 회로 기판을 포함하고 있다.
이 배선 회로 기판에 의하면, 단자의 내측부는, 외측부와 대략 면일이기 때문에, 배선 회로 기판의 두께 방향 일방면을 한층 더 평탄하게 할 수 있다. 따라서, 배선 회로 기판의 변형을 한층 더 억제할 수 있다.
본 발명 [6]은, 상기 단자의 두께가 30μm 이하인, [1]∼[5] 중 어느 한 항에 기재된 배선 회로 기판을 포함하고 있다.
이 배선 회로 기판에 의하면, 단자의 박막화, 나아가서는 배선 회로 기판의 박막화를 도모할 수 있다.
본 발명 [7]은, 상기 단자는, 상기 개구부 내에 배치되고, 상기 개구부의 두께 방향 타방면으로부터 노출되는 금도금층을 추가로 구비하는, [1]∼[6] 중 어느 한 항에 기재된 배선 회로 기판을 포함하고 있다.
이 배선 회로 기판에 의하면, 두께 방향 타방면에 금도금층을 구비하고 있기 때문에, 단자의 내구성이 양호해진다. 또한, 금도금층은 양호한 에칭 내성을 구비하고 있기 때문에, 단자의 타방면을 에칭 등에 의해 노출하는 공정에 있어서, 중실부 내부로의 에칭 침입을 억제할 수 있다. 이 때문에, 단자의 파손을 억제할 수 있다. 또, 금도금층이 개구부 내에 배치되어 있기 때문에, 금도금층이 배선 회로 기판의 두께 방향 타방면으로부터 돌출하는 것을 억제할 수 있어, 전자 소자의 실장성이 우수하다.
본 발명 [8]은, 상기 제 2 절연층의 두께 방향 일방측에 배치되는 실드층과, 상기 실드층의 두께 방향 일방측에 배치되는 제 3 절연층을 추가로 구비하는, [1]∼[7] 중 어느 한 항에 기재된 배선 회로 기판을 포함하고 있다.
이 배선 회로 기판에 의하면, 외부로부터 생기는 전자파를 실드층으로 차폐할 수 있기 때문에, 촬상 장치의 신뢰성을 향상시킬 수 있다.
본 발명 [9]는, 촬상 소자를 실장하기 위해서 이용되는, [1]∼[8] 중 어느 한 항에 기재된 배선 회로 기판을 포함하고 있다.
이 배선 회로 기판에 의하면, 촬상 소자 실장용의 배선 회로 기판으로서 이용할 수 있다.
본 발명 [10]은, [1]∼[9] 중 어느 한 항에 기재된 배선 회로 기판과, 상기 배선 회로 기판에 실장되는 촬상 소자를 구비하는 촬상 장치를 포함하고 있다.
이 촬상 장치에 의하면, 상기 배선 회로 기판과 촬상 소자를 구비하기 때문에, 배선 회로 기판의 단자 영역에 있어서 두께 방향의 변형이 억제되어 있다. 이 때문에, 촬상 소자가 배선 회로 기판에 정밀도 좋게 실장되어 있고, 접속 신뢰성이 우수하다. 또한, 금속 지지판 등의 지지 기판을 필요로 하지 않기 때문에, 박형화가 가능하다. 또, 단자의 파손이 억제되어 있다.
본 발명의 배선 회로 기판 및 촬상 장치는, 전자 소자의 실장 정밀도가 양호하고, 단자의 파손을 억제할 수 있다.
[도 1] 도 1은 본 발명의 촬상 소자 실장 기판의 제 1 실시형태의 저면도를 나타낸다.
[도 2] 도 2는 도 1에 나타내는 촬상 소자 실장 기판에 있어서의 A-A 단면도를 나타낸다.
[도 3] 도 3A∼도 3B는 도 2에 나타내는 촬상 소자 실장 기판의 촬상 소자 접속 단자만의 단면도를 나타내고, 도 3A는 촬상 소자 접속 단자의 단자 접속부에 있어서, 주연부 및 중실부를 가상선으로 나타낸 도면, 도 3B는 촬상 소자 접속 단자에 있어서, 내측부 및 외측부를 가상선으로 나타낸 도면을 나타낸다.
[도 4] 도 4A∼도 4E는 도 1에 나타내는 촬상 소자 실장 기판의 제조 공정도를 나타내고, 도 4A는 금속 지지판 준비 공정, 도 4B는 베이스 절연층 형성 공정, 도 4C는 금속 박막 형성 공정, 도 4D는 포토레지스트 형성 공정, 도 4E는 도체 패턴 형성 공정을 나타낸다.
[도 5] 도 5F∼도 5J는, 도 4에 이어서, 도 1에 나타내는 촬상 소자 실장 기판의 제조 공정도를 나타내고, 도 5F는 포토레지스트·금속 박막 제거 공정, 도 5G는 제 1 커버 절연층 형성 공정, 도 5H는 실드층 형성 공정, 도 5I는 제 2 커버 절연층 형성 공정, 도 5J는 금속 지지판 제거 공정을 나타낸다.
[도 6] 도 6은 도 1에 나타내는 촬상 소자 실장 기판을 구비하는 촬상 장치를 나타낸다.
[도 7] 도 7은 도 1에 나타내는 촬상 소자 실장 기판에 촬상 소자를 실장했을 때의 모식도를 나타낸다.
[도 8] 도 8A∼도 8B는 촬상 소자 개구부에 중실부가 충전되어 있지 않은 촬상 소자 실장 기판에 촬상 소자를 실장할 때의 모식도를 나타내고, 도 8A는 실장 전의 촬상 소자 실장 기판, 도 8B는 실장 후의 촬상 장치를 나타낸다.
[도 9] 도 9A∼도 9B는 커버 레이 접착형의 촬상 소자 실장 기판에 촬상 소자를 실장할 때의 모식도를 나타내고, 도 9A는 실장 전의 촬상 소자 실장 기판, 도 9B는 실장 후의 촬상 장치를 나타낸다.
[도 10] 도 10은 본 발명의 촬상 소자 실장 기판의 제 1 실시형태의 변형예(상면에 미소(微小) 오목부가 형성되어 있는 형태)의 단면도를 나타낸다.
[도 11] 도 11은 본 발명의 촬상 소자 실장 기판의 제 1 실시형태의 변형예(실드층 및 제 2 커버 절연층을 구비하지 않는 형태)의 단면도를 나타낸다.
[도 12] 도 12는 본 발명의 촬상 소자 실장 기판의 제 2 실시형태의 측단면도를 나타낸다.
[도 13] 도 13A∼도 13B는 도 12에 나타내는 촬상 소자 실장 기판의 촬상 소자 접속 단자만의 단면도를 나타내고, 도 13A는 촬상 소자 접속 단자의 단자 접속부에 있어서, 주연부 및 중실부를 가상선으로 나타낸 도면, 도 13B는 촬상 소자 접속 단자에 있어서, 내측부 및 외측부를 가상선으로 나타낸 도면을 나타낸다.
[도 14] 도 14A∼도 14E는 도 12에 나타내는 촬상 소자 실장 기판의 제조 공정도를 나타내고, 도 14A는 금도금층 형성 공정, 도 14B는 충전부 형성 공정, 도 14C는 금속 박막 형성 공정, 도 14D는 포토레지스트 형성 공정, 도 14E는 도체 패턴 형성 공정을 나타낸다.
[도 15] 도 15F∼도 15J는, 도 14에 이어서, 도 12에 나타내는 촬상 소자 실장 기판의 제조 공정도를 나타내고, 도 15F는 포토레지스트·금속 박막 제거 공정, 도 15G는 제 1 커버 절연층 형성 공정, 도 15H는 실드층 형성 공정, 도 15I는 제 2 커버 절연층 형성 공정, 도 15J는 금속 지지판 제거 공정을 나타낸다.
[도 16] 도 16은 본 발명의 촬상 소자 실장 기판의 제 2 실시형태의 변형예(실드층 및 제 2 커버 절연층을 구비하지 않는 형태)의 단면도를 나타낸다.
[도 17] 도 17은 본 발명의 촬상 소자 실장 기판의 제 2 실시형태의 변형예(실드층 및 제 2 커버 절연층을 구비하지 않는 형태)를 나타낸다.
도 1에 있어서, 지면 상하 방향은 전후 방향(제 1 방향)이고, 지면 상측이 전측(제 1 방향 일방측), 지면 하측이 후측(제 1 방향 타방측)이다. 지면 좌우 방향은 좌우 방향(제 1 방향과 직교하는 제 2 방향)이고, 지면 좌측이 좌측(제 2 방향 일방측), 지면 우측이 우측(제 2 방향 타방측)이다. 지면 종이 두께 방향은 상하 방향(두께 방향, 제 1 방향 및 제 2 방향과 직교하는 제 3 방향)이고, 지면 안측이 상측(두께 방향 일방측, 제 3 방향 일방측), 지면 앞측이 하측(두께 방향 타방측, 제 3 방향 타방측)이다. 구체적으로는, 각 도면의 방향 화살표에 준거한다.
<제 1 실시형태>
1. 촬상 소자 실장 기판
도 1∼도 3B를 참조하여, 본 발명의 배선 회로 기판의 일 실시형태로서, 촬상 소자 실장 기판(이하, 간단히 실장 기판이라고도 약기한다)의 제 1 실시형태를 설명한다.
제 1 실시형태의 실장 기판(1)은 촬상 소자(21)(후술)를 실장하기 위한 플렉시블 배선 회로 기판(FPC)이고, 촬상 소자(21)를 아직 구비하고 있지 않다. 실장 기판(1)은, 도 1에 나타내는 바와 같이, 전후 방향 및 좌우 방향(면 방향)으로 연장되는 평면시 대략 직사각형(장방형상)의 평판 형상(시트 형상)을 갖는다.
실장 기판(1)은, 도 1에 나타내는 바와 같이, 하우징 배치부(2) 및 외부 부품 접속부(3)를 구비한다.
하우징 배치부(2)는 하우징(22)(후술)이나 촬상 소자(21)가 배치되는 부분이다. 구체적으로는, 하우징(22)이 실장 기판(1)에 배치된 경우에 있어서, 두께 방향으로 투영했을 때에, 하우징(22)과 중복되는 부분이다. 하우징 배치부(2)의 대략 중앙부에는, 촬상 소자(21)와 전기적으로 접속하기 위한 촬상 소자 접속 단자(9)(후술)가 복수 배치되어 있다. 한편, 하우징 배치부(2)는, 후술하는 금속 지지판을 갖지 않는다.
외부 부품 접속부(3)는 하우징 배치부(2) 이외의 영역이고, 외부 부품과 접속하기 위한 부분이다. 외부 부품 접속부(3)는, 외부 부품 접속부(3)의 전단연(前端緣)이 하우징 배치부(2)의 후단연(後端緣)과 연속하도록, 하우징 배치부(2)의 후측에 배치되어 있다. 외부 부품 접속부(3)의 후단연에는, 외부 부품과 전기적으로 접속하기 위한 외부 부품 접속 단자(10)(후술)가 복수 배치되어 있다.
실장 기판(1)은, 도 2에 나타내는 바와 같이, 제 1 절연층으로서의 베이스 절연층(4)과, 도체 패턴(5)과, 제 2 절연층으로서의 제 1 커버 절연층(6)과, 실드층(7)과, 제 3 절연층으로서의 제 2 커버 절연층(8)을 구비한다. 바람직하게는, 실장 기판(1)은 베이스 절연층(4), 도체 패턴(5), 제 1 커버 절연층(6), 실드층(7) 및 제 2 커버 절연층(8)만으로 이루어진다.
베이스 절연층(4)은 실장 기판(1)의 외형을 이루고, 저면시 대략 직사각형상으로 형성되어 있다. 베이스 절연층(4)의 하면(두께 방향 타방면)은 대략 평탄해지도록 형성되어 있다. 베이스 절연층(4)에는, 복수의 촬상 소자 개구부(41)(개구부) 및 복수의 외부 부품 개구부(42)가 형성되어 있다.
복수의 촬상 소자 개구부(41)는 촬상 소자 접속 단자(9)를 하면으로부터 노출하기 위한 개구부이다. 복수의 촬상 소자 개구부(41)는, 하우징 배치부(2)의 중앙부에, 직사각형 테두리상이 되도록, 서로 간격을 두고 정렬 배치되어 있다. 촬상 소자 개구부(41)는 베이스 절연층(4)을 두께 방향으로 관통하고, 저면시 대략 원형상을 갖는다. 촬상 소자 개구부(41)는 상측을 향함에 따라 개구 단면적이 넓어지는 형상을 갖는다. 즉, 촬상 소자 개구부(41)는, 측단면시에 있어서, 상측을 향함에 따라 광폭이 되는(하측을 향함에 따라 폭이 좁아지는) 테이퍼 형상을 갖는다. 촬상 소자 개구부(41)는 베이스 절연층(4)의 내측면(43)으로부터 구획되어 있고, 베이스 절연층(4)의 내측면(43)과, 촬상 소자 개구부(41)의 하면이 이루는 각도는, 측단면시에 있어서, 예를 들면 100° 이상, 바람직하게는 120° 이상이고, 또한, 예를 들면 170° 이하, 바람직하게는 160° 이하이다. 이에 의해, 후술하는 제조 방법에 있어서, 촬상 소자 개구부(41) 내에 균일하게 금속 박막(17)을 형성하고, 테이퍼 형상의 촬상 소자 접속 단자(9)를 확실히 형성할 수 있다.
복수의 외부 부품 개구부(42)는 외부 부품 접속 단자(10)를 하면으로부터 노출하기 위한 개구부이다. 외부 부품 개구부(42)는, 외부 부품 접속부(3)의 후단연에, 좌우 방향으로 서로 간격을 두고 정렬 배치되어 있다. 외부 부품 개구부(42)는 베이스 절연층(4)을 두께 방향으로 관통하고, 저면시 대략 직사각형상(장방형상)을 갖는다. 외부 부품 개구부(42)는, 저면시에 있어서, 외부 부품 접속부(3)의 후단연으로부터 전측을 향해 연장되도록, 형성되어 있다.
베이스 절연층(4)은 절연성 재료로 형성되어 있다. 절연성 재료로서는, 예를 들면, 폴리이미드 수지, 폴리아마이드이미드 수지, 아크릴 수지, 폴리에터나이트릴 수지, 폴리에터설폰 수지, 폴리에틸렌 테레프탈레이트 수지, 폴리에틸렌 나프탈레이트 수지, 폴리염화바이닐 수지 등의 합성 수지 등을 들 수 있다. 바람직하게는, 베이스 절연층(4)은 폴리이미드 수지로 형성되어 있다.
베이스 절연층(4)의 두께(T1)는, 예를 들면 1μm 이상, 바람직하게는 3μm 이상, 보다 바람직하게는 5μm 이상이고, 또한, 예를 들면 30μm 이하, 바람직하게는 10μm 이하, 보다 바람직하게는 8μm 이하이다.
도체 패턴(5)은 베이스 절연층(4)의 상면(두께 방향 일방면)과 접촉하도록, 베이스 절연층(4)의 상측에 설치되어 있다. 도체 패턴(5)은 복수의 촬상 소자 접속 단자(9)(단자), 복수의 외부 부품 접속 단자(10) 및 복수의 배선(11)을 구비한다.
복수의 촬상 소자 접속 단자(9)는, 하우징 배치부(2)의 중앙부에, 직사각형 테두리상이 되도록, 서로 간격을 두고 정렬 배치되어 있다. 즉, 복수의 촬상 소자 접속 단자(9)는, 실장되는 촬상 소자(21)의 복수의 단자(25)(후술)에 대응하도록, 설치되어 있다. 또한, 복수의 촬상 소자 접속 단자(9)는 복수의 촬상 소자 개구부(41)에 대응하여 설치되어 있다.
촬상 소자 접속 단자(9)는 단면시 대략 해트(hat) 형상을 갖고, 단자 접속부(51)와, 그 위에 배치되는 배선 접속부(52)를 일체적으로 구비한다.
단자 접속부(51)는 솔더 범프(26)(후술)와 접속하는 부분이고, 촬상 소자 접속 단자(9)의 하부를 형성한다. 단자 접속부(51)는 촬상 소자 개구부(41)의 내부에 배치되어 있다.
단자 접속부(51)는 상측을 향함에 따라 개구 단면적이 넓어지는 형상을 갖는다. 즉, 단자 접속부(51)는, 측단면시에 있어서, 상측을 향함에 따라 광폭이 되는(하측을 향함에 따라 폭이 좁아지는) 테이퍼 형상을 갖는다. 구체적으로는, 단자 접속부(51)는 저면시 대략 원형상을 갖고, 상측을 향해 확경하는(하측을 향해 축경하는) 대략 원추 사다리꼴상을 갖는다. 단자 접속부(51)는, 도 3A의 가상선으로 참조되는 바와 같이, 주연부(53)와, 그의 내측에 배치되는 중실부(54)를 일체적으로 구비한다.
주연부(53)는 베이스 절연층(4)의 촬상 소자 개구부(41)를 형성하는 내측면(43)에 접촉하고 있고, 단자 접속부(51)의 면 방향에 있어서의 외형을 이루고 있다. 즉, 주연부(53)는 중공의 대략 원추 사다리꼴상을 갖는다.
중실부(54)는, 주연부(53)의 내측에, 주연부(53)와 일체적으로 형성되어 있다. 즉, 중실부(54)의 외주연은 주연부(53)의 내주연과 연속하고 있다. 중실부(54)는 중실의 대략 원추 사다리꼴상을 갖는다.
주연부(53) 및 중실부(54)는, 도 2에 나타내는 바와 같이, 촬상 소자 개구부(41)의 전부를 충전하고 있다(채우고 있다). 즉, 주연부(53) 및 중실부(54)로 이루어지는 단자 접속부(51)의 형상은 촬상 소자 개구부(41)의 형상과 일치하고, 그 두께는 베이스 절연층(4)의 두께와 동일하다.
또한, 단자 접속부(51)의 하면(노출면)은 촬상 소자 개구부(41)로부터 노출되어 있고, 대략 평탄해지도록 형성되어 있다. 구체적으로는, 단자 접속부(51)의 하면은 베이스 절연층(4)의 하면과 대략 면일이다. 즉, 단자 접속부(51)의 하면과 베이스 절연층(4)의 하면에 있어서, 상하 방향 어긋남(단차)이 완전히 생기지 않거나, 또는 그 단차가 상하 방향에 있어서, 예를 들면 2.0μm 이하, 바람직하게는 1.0μm 이하, 보다 바람직하게는 0.5μm 이하이다.
배선 접속부(52)는 접속 배선(12)과 면 방향으로 연속하는 부분이고, 촬상 소자 접속 단자(9)의 상부를 형성한다.
배선 접속부(52)는 저면시 대략 원형상의 평판 형상을 갖고, 두께 방향으로 투영했을 때에, 단자 접속부(51)를 포함하고 있다. 즉, 배선 접속부(52)의 주단연(周端緣)은, 단자 접속부(51)의 주단연에 대해서, 면 방향(전후 방향 및 좌우 방향)에 있어서 외측에 위치하고 있다. 배선 접속부(52)의 내주부의 하면은 단자 접속부(51)의 상면과 상하 방향에 있어서 일체적으로 연속하고 있다. 배선 접속부(52)의 외주부의 하면은 베이스 절연층(4)의 상면과 접촉하고 있다.
촬상 소자 접속 단자(9)는, 도 3B의 가상선으로 참조되는 바와 같이, 상하 방향으로 투영했을 때에, 촬상 소자 개구부(41)의 최외형에 포함되는 내측부(55)와, 내측부(55)로부터 외측으로 연장되는 외측부(56)(플랜지부)를 일체적으로 구비하고 있다. 즉, 촬상 소자 접속 단자(9)에 있어서, 단자 접속부(51)와, 단자 접속부(51)와 상하 방향으로 연속하는 배선 접속부(52)의 내주부가, 내측부(55)에 대응하고, 베이스 절연층(4)의 상면과 접촉하고 있는 배선 접속부(52)의 주연부가, 외측부(56)에 대응한다.
촬상 소자 접속 단자(9)의 상면(즉, 배선 접속부(52)의 상면)은 대략 평탄해지도록 형성되어 있다. 구체적으로는, 내측부(55)의 상면은 외측부(56)의 상면과 대략 면일이다. 즉, 내측부(55)의 상면과 외측부(56)의 상면에 있어서, 상하 방향 어긋남(단차)이 완전히 생기지 않거나, 또는 그 단차가 상하 방향에 있어서, 예를 들면 2.0μm 이하, 바람직하게는 1.0μm 이하, 보다 바람직하게는 0.5μm 이하이다.
한편, 실장 기판(1)을 두께 방향으로 투영했을 때에, 촬상 소자 접속 단자(9)와 중복되는 평면시 또는 저면시의 영역을 단자 영역(14)으로 한다.
복수의 외부 부품 접속 단자(10)는, 도 1에 나타내는 바와 같이, 외부 부품 접속부(3)의 후단연에, 좌우 방향으로 서로 간격을 두고 정렬 배치되어 있다. 즉, 외부 부품의 복수의 단자(도시하지 않음)와 대응하도록 설치되어 있다. 또한, 복수의 외부 부품 접속 단자(10)는 복수의 외부 부품 개구부(42)에 대응하여 설치되어 있다. 외부 부품 접속 단자(10)는 평면시 대략 직사각형상(장방형상)을 갖는다. 외부 부품 접속 단자(10)는 외부 부품 개구부(42) 내에 배치되고, 그의 하면은 외부 부품 개구부(42)로부터 노출되어 있다.
복수의 배선(11)은, 도 2에 나타내는 바와 같이, 복수의 접속 배선(12) 및 복수의 그라운드 배선(13)을 구비한다.
복수의 접속 배선(12)은 복수의 촬상 소자 접속 단자(9) 및 복수의 외부 부품 접속 단자(10)에 대응하도록 설치되어 있다. 구체적으로는, 접속 배선(12)은 촬상 소자 접속 단자(9)와 외부 부품 접속 단자(10)를 접속하도록, 이들과 일체적으로 형성되어 있다. 즉, 접속 배선(12)의 일단은 촬상 소자 접속 단자(9)의 배선 접속부(52)와 면 방향으로 연속하고, 접속 배선(12)의 타단은 외부 부품 접속 단자(10)와 면 방향으로 연속하여, 이들을 전기적으로 접속하고 있다.
접속 배선(12)의 상면은 배선 접속부(52)의 상면과 대략 면일이 되도록 형성되어 있다. 즉, 접속 배선(12)의 상면과 배선 접속부(52)의 상면에 있어서, 상하 방향 어긋남(단차)이 완전히 생기지 않거나, 또는 그 단차가 상하 방향에 있어서, 예를 들면 2.0μm 이하, 바람직하게는 1.0μm 이하, 보다 바람직하게는 0.5μm 이하이다.
복수의 그라운드 배선(13)은 복수의 접속 배선(12)에 대응하도록 설치되어 있다. 구체적으로는, 복수의 그라운드 배선(13)은 복수의 접속 배선(12)에 따르도록 설치되어 있다. 또한, 그라운드 배선(13)의 상면은 접속 배선(12)의 상면과 동일한 상하 방향 위치이고, 그라운드 배선(13)의 하면은 접속 배선(12)의 하면과 동일한 상하 방향 위치이다. 그라운드 배선(13)의 일단에는, 도시하지 않는 그라운드 단자가 일체적으로 접속되어 있다.
도체 패턴(5)(촬상 소자 접속 단자(9), 외부 부품 접속 단자, 배선(11))의 재료로서는, 예를 들면, 구리, 은, 금, 니켈 또는 그들을 포함하는 합금, 땜납 등의 금속 재료를 들 수 있다. 바람직하게는, 구리를 들 수 있다.
촬상 소자 접속 단자(9)(단자 접속부(51) 및 배선 접속부(52)) 및 외부 부품 접속 단자(10)의 두께(T2)는, 각각, 예를 들면 2μm 이상, 바람직하게는 5μm 이상, 보다 바람직하게는 7μm 이상이고, 또한, 예를 들면 30μm 이하, 바람직하게는 20μm 이하, 보다 바람직하게는 15μm 이하이다. 두께(T2)를 상기 상한 이하로 하는 것에 의해, 실장 기판(1)의 박막화를 도모할 수 있다. 즉, 실장 기판(1)은 박막이면서, 단자의 파손을 억제할 수 있다.
배선(11)의 두께(T3)는, 예를 들면 1μm 이상, 바람직하게는 3μm 이상이고, 또한, 예를 들면 15μm 이하, 바람직하게는 10μm 이하, 보다 바람직하게는 8μm 이하, 더 바람직하게는 5μm 이하이다.
촬상 소자 접속 단자(9)의 폭, 즉 단자 영역(14)의 면 방향 길이(L)(직경)는, 예를 들면 30μm 이상, 바람직하게는 50μm 이상이고, 또한, 예를 들면 500μm 이하, 바람직하게는 200μm 이하이다.
배선(11)의 폭은, 예를 들면 5μm 이상, 바람직하게는 10μm 이상이고, 또한, 예를 들면 100μm 이하, 바람직하게는 50μm 이하이다.
제 1 커버 절연층(6)은, 도체 패턴(5)을 피복하도록, 베이스 절연층(4) 및 도체 패턴(5)의 상측에 설치되어 있다. 즉, 제 1 커버 절연층(6)은, 도체 패턴(5)의 상면 및 측면, 및 도체 패턴(5)으로부터 노출되는 베이스 절연층(4)의 상면과 접촉하도록, 배치되어 있다. 제 1 커버 절연층(6)의 하면의 상하 방향 위치는 배선(11)의 하면의 상하 방향 위치와 베이스 절연층(4)의 상면의 상하 방향 위치와 각각 일치한다. 제 1 커버 절연층(6)의 평면시 외형은 외부 부품 접속 단자(10)의 형성 부분을 제외하고, 베이스 절연층(4)과 동일해지도록 형성되어 있다.
제 1 커버 절연층(6)은 그라운드 개구부(61)를 갖는다. 그라운드 개구부(61)는 그라운드 배선(13)의 상면을 노출하기 위한 개구부이다. 그라운드 개구부(61)는 두께 방향으로 투영했을 때에, 그라운드 배선(13)과 중복되도록 형성되어 있다. 그라운드 개구부(61)는 제 1 커버 절연층(6)을 두께 방향으로 관통하고, 저면시 대략 원형상을 갖는다. 그라운드 개구부(61)는, 측단면시에 있어서, 하측을 향함에 따라 폭이 좁아지는 테이퍼 형상을 갖는다.
제 1 커버 절연층(6)은 베이스 절연층(4)에서 상기한 절연성 재료와 마찬가지의 절연성 재료로 형성되고, 바람직하게는 폴리이미드 수지로 형성되어 있다.
제 1 커버 절연층(6)의 두께(T4)는, 예를 들면 1μm 이상, 바람직하게는 2μm 이상이고, 또한, 예를 들면 30μm 이하, 바람직하게는 10μm 이하, 보다 바람직하게는 5μm 이하이다.
실드층(7)은, 제 1 커버 절연층(6)의 상면과 접촉하도록, 제 1 커버 절연층(6)의 상측에 배치되어 있다. 실드층(7)은 외부로부터의 전자파를 차폐하는 층이고, 면 방향(전후 방향 및 좌우 방향)으로 연장되는 시트상으로 형성되어 있다.
실드층(7)은 그라운드 배선(13)과 전기적으로 접속되어 있다. 즉, 실드층(7)은, 그라운드 개구부(61)에 있어서, 그라운드 배선(13)과 연속하고 있다. 구체적으로는, 실드층(7)은, 그라운드 배선(13)과 대향하는 부분에 있어서, 하측으로 볼록 형상을 갖고, 그라운드 배선(13)의 상면에 접촉하는 접촉부(71)를 구비한다.
접촉부(71)는 그라운드 배선(13)에 직접 접촉하는 평탄부(72)와, 평탄부(72)의 주위에 연속하도록 일체적으로 배치되는 경사부(73)를 구비한다.
평탄부(72)는 면 방향으로 연장되는 평판상으로 형성되어 있다.
경사부(73)는 상하 방향 및 면 방향에 교차(경사)하는 경사 방향으로 연장되어 있다.
측단면시에 있어서, 평탄부(72)와 경사부(73)의 각도는, 예를 들면, 100° 이상 바람직하게는 120° 이상이고, 또한, 예를 들면 170° 이하, 바람직하게는 160° 이하이다. 이에 의해, 단선되는 일 없이 그라운드 배선(13)에 접지할 수 있는 실드층(40)을 스퍼터링 등의 방법으로 형성할 수 있기 때문에, 실드층(40)을 박막화할 수 있다.
이에 의해, 실드층(7)은 그라운드 배선(13)을 개재시켜, 접지되어 있다.
실드층(7)은 도체로 이루어지고, 예를 들면, 구리, 크로뮴, 니켈, 금, 은, 백금, 팔라듐, 타이타늄, 탄탈럼, 땜납, 또는 이들의 합금 등의 금속 재료가 이용된다. 바람직하게는, 구리를 들 수 있다.
실드층(7)의 두께(T5)는, 예를 들면 0.05μm 이상, 바람직하게는 0.1μm 이상이고, 또한, 예를 들면 3μm 이하, 바람직하게는 1μm 이하이다.
제 2 커버 절연층(8)은, 실드층(7)의 전체면을 피복하도록, 실드층(7)의 상측에 설치되어 있다. 제 2 커버 절연층(8)의 외형은 제 1 커버 절연층(6)과 동일해지도록 형성되어 있다.
제 2 커버 절연층(8)의 두께(T6)는, 예를 들면 1μm 이상, 바람직하게는 2μm 이상이고, 또한, 예를 들면 30μm 이하, 바람직하게는 10μm 이하, 보다 바람직하게는 5μm 이하이다.
실장 기판(1)(특히 단자 영역(14)에 있어서의 실장 기판(1))의 총두께(T7)는, 예를 들면 7μm 이상, 바람직하게는 10μm 이상이고, 또한, 예를 들면 50μm 이하, 바람직하게는 30μm 이하이다.
또한, 실장 기판(1)에 있어서, 단자 영역(14)의 상면(14a)은 그 전체면이 대략 평탄해지도록 형성되어 있다. 구체적으로는, 단자 영역(14)의 상면(14a)의 양 단(도 2의 점 A, B)을 잇는 선에 대해서, 단자 영역(14)의 상면(14a)의 상하 방향의 어긋남이, 예를 들면 3.0μm 이하, 바람직하게는 2.0μm 이하, 보다 바람직하게는 1.0μm 이하, 더 바람직하게는 0.5μm 이하이다. 특히, 단자 영역(14)의 상면(14a)의 양 단(도 2의 점 A, B)을 잇는 선과, 중실부(54)의 면 방향 중심의 하면(점 C)의 상하 방향 거리가, 예를 들면 3.0μm 이하, 바람직하게는 2.0μm 이하, 보다 바람직하게는 1.0μm 이하, 더 바람직하게는 0.5μm 이하이다.
단자 영역(14)에 있어서의 실장 기판(1)의 총두께의 변화량은, 예를 들면 3.0μm 이하, 바람직하게는 2.0μm 이하, 보다 바람직하게는 1.0μm 이하, 더 바람직하게는 0.5μm 이하이다. 한편, 변화량은 단자 영역(14)의 면 방향 단연(도 2의 점 A, B)의 두께를 기준으로 한다. 예를 들면, 양 단연과 그의 면 방향 중심점(도 2의 점 C)의 두께의 차가 상기 범위가 된다.
2. 촬상 소자 실장 기판의 제조 방법
제 1 실시형태의 실장 기판(1)은, 도 4A∼도 5G에 나타내는 바와 같이, 예를 들면, 금속 지지판 준비 공정, 베이스 절연층 형성 공정, 금속 박막 형성 공정, 포토레지스트 형성 공정, 도체 패턴 형성 공정, 포토레지스트·금속 박막 제거 공정, 제 1 커버 절연층 형성 공정, 실드층 형성 공정, 제 2 커버 절연층 형성 공정, 및 금속 지지판 제거 공정을 순차적으로 실시하는 것에 의해, 얻어진다.
금속 지지판 준비 공정에서는, 도 4A에 나타내는 바와 같이, 금속 지지판(16)을 준비한다.
금속 지지판(16)은, 예를 들면, 스테인리스, 42 알로이, 알루미늄, 구리 합금 등의 금속 재료로 형성되어 있다. 바람직하게는, 금속 지지판(16)은 스테인리스로 형성되어 있다.
금속 지지판(16)의 두께는, 예를 들면 5μm 이상, 바람직하게는 10μm 이상이고, 예를 들면 50μm 이하, 바람직하게는 30μm 이하이다.
금속 지지판(16)의 상면은 평탄(평활)해지도록 형성되어 있다.
베이스 절연층 형성 공정에서는, 도 4B에 나타내는 바와 같이, 베이스 절연층(4)을 금속 지지판(16)의 상면에 형성한다. 즉, 개구부(촬상 소자 개구부(41) 및 외부 부품 개구부(42))를 갖는 베이스 절연층(4)을 금속 지지판(16)의 상면에 형성한다.
구체적으로는, 감광성의 절연성 재료의 바니시(예를 들면, 감광성 폴리이미드)를 금속 지지판(16)의 상면 전체면에 도포하여 건조시켜, 베이스 피막(베이스 절연층)을 형성한다. 그 후, 베이스 피막을, 개구부(촬상 소자 개구부(41) 및 외부 부품 개구부(42))에 대응하는 패턴을 갖는 포토마스크를 개재시켜 노광한다. 테이퍼 형상은 노광 시의 노광 갭 등으로 광의 평행도를 조정하는 것에 의해 형성할 수 있다. 그 후, 베이스 피막을 현상하고, 필요에 따라 가열 경화시킨다.
금속 박막 형성 공정에서는, 도 4C에 나타내는 바와 같이, 베이스 절연층(4)의 상면, 및 촬상 소자 개구부(41) 및 외부 부품 개구부(42)로부터 노출되는 금속 지지판(16)의 상면에, 금속 박막(17)(종막(種膜))을 형성한다.
금속 박막(17)으로서는, 예를 들면, 구리, 크로뮴, 니켈, 타이타늄 및 그들의 합금 등의 금속 재료가 이용된다. 바람직하게는, 베이스 절연층(4)과의 밀착성의 관점에서, 크로뮴을 들 수 있다.
금속 박막(17)은, 예를 들면, 금속 지지판(16) 상에 형성된 베이스 절연층(4)에 대해서, 스퍼터링, 도금 등의 박막 형성 방법을 실시하는 것에 의해, 형성한다. 바람직하게는, 밀착성의 관점에서, 스퍼터링에 의해 금속 박막(17)(스퍼터링막)을 형성한다.
금속 박막(17)의 두께는, 예를 들면 10nm 이상, 바람직하게는 20nm 이상이고, 또한, 예를 들면 300nm 이하, 바람직하게는 150nm 이하이다.
포토레지스트 형성 공정에서는, 도 4D에 나타내는 바와 같이, 금속 박막(17)에 포토레지스트(18)를 형성한다. 즉, 도체 패턴(5)에 대응하는 개구부를 갖는 포토레지스트(18)를 형성한다.
구체적으로는, 드라이 필름 레지스트를 금속 박막(17)의 상면 전체면에 배치한다. 그 후, 드라이 필름 레지스트를, 도체 패턴(5)에 대응하는 패턴을 갖는 포토마스크를 개재시켜 노광한다. 그 후, 드라이 필름 레지스트를 현상하고, 필요에 따라 가열 경화시키는 것에 의해, 포토레지스트(18)를 도금 레지스트로서 형성한다.
이에 의해, 도체 패턴(5)에 대응하는 부분의 금속 박막(17)을 포토레지스트(18)로부터 노출시킨다.
도체 패턴 형성 공정에서는, 도 4E에 나타내는 바와 같이, 포토레지스트(18)로부터 노출된 금속 박막(17)의 표면에 도체 패턴(5)을 형성한다.
구체적으로는, 예를 들면, 금속 박막(17)으로부터 급전하는 전해 도금을 실시한다.
이때, 비아 필 도금법을 채용한다. 구체적으로는, 예를 들면, 도금 성장을 억제하는 억제제와, 도금 성장을 촉진하는 촉진제를 함유하는 도금욕(바람직하게는 황산 구리 도금욕)을 이용한다.
이에 의해, 베이스 절연층(4)의 상면에 위치하는 금속 박막(17)(배선(11)으로 성장하는 금속 박막(17))으로부터의 도금층(19)의 성장이 억제됨과 함께, 촬상 소자 개구부(41) 내부에 위치하는 금속 박막(17)(촬상 소자 접속 단자(9)로 성장하는 금속 박막(17))으로부터의 도금층(19)의 성장이 촉진된다. 이 때문에, 촬상 소자 개구부(41) 전부를 충전하도록 도금층(19)이 형성된다. 즉, 촬상 소자 개구부(41)에 있어서, 주연부(53) 및 중실부(54)를 일체적으로 구비하는 단자 접속부(51)가 형성되고, 추가로 그 상부에 배선 접속부(52)가 일체적으로 형성된다. 또한, 배선 접속부(52)의 상면은 배선(11)의 상면과 면일이 되도록 형성된다. 그 결과, 촬상 소자 접속 단자(9), 외부 부품 접속 단자(10) 및 배선(11)을 갖는 도체 패턴(5)이 형성된다.
한편, 도체 패턴(5)에 대응하는 금속 박막(17)은 전해 도금에 의한 도금층(19)과 일체화되어, 도금층(19)과 함께 도체 패턴(5)을 형성한다. 즉, 도 4D∼도 5H에 있어서, 촬상 소자 접속 단자(9) 및 배선(11)은 각각 도금층(19)과 금속 박막(17)의 2층이 되도록 도시되어 있지만, 이들은 도금층(19)의 재료와 금속 박막(17)의 재료가 동일한 경우, 완전히 일체화되어, 한 층이 되어 있어도 된다(도 2 참조).
포토레지스트·금속 박막 제거 공정에서는, 도 5F에 나타내는 바와 같이, 포토레지스트(18) 및 금속 박막(17)을 제거한다.
구체적으로는, 우선, 잔존하는 포토레지스트(18)를 제거한다. 예를 들면, 웨트 에칭에 의해 제거한다. 그 후, 잔존하는 포토레지스트(18)에 대향한 금속 박막(17)을 제거한다. 예를 들면, 박리 또는 웨트 에칭에 의해 제거한다.
제 1 커버 절연층 형성 공정은, 도 5G에 나타내는 바와 같이, 도체 패턴(5) 및 베이스 절연층(4)의 상면에 제 1 커버 절연층(6)을 배치한다.
이때, 도체 패턴(5)의 그라운드 배선(13)의 상면이 노출되도록, 그라운드 개구부(61)를 갖는 제 1 커버 절연층(6)을 형성한다. 또한, 그라운드 개구부(61)가, 측단면시에 있어서, 하측을 향함에 따라 폭이 좁아지는 테이퍼 형상이 되도록, 제 1 커버 절연층(6)을 형성한다.
구체적으로는, 예를 들면, 베이스 절연층 형성 공정과 마찬가지로 실시한다.
실드층 형성 공정에서는, 도 5H에 나타내는 바와 같이, 제 1 커버 절연층(6) 상에 실드층(7)을 형성한다.
실드층(7)의 형성에는, 예를 들면, 전해 도금, 무전해 도금 등의 도금법, 예를 들면, 스퍼터링법, 증착법, 이온 도금법, 예를 들면, 도전 페이스트에 의한 도포법을 들 수 있다. 바람직하게는, 박막화의 관점에서, 스퍼터링법, 증착법을 들 수 있고, 보다 바람직하게는 스퍼터링법을 들 수 있다.
제 2 커버 절연층 형성 공정은, 도 5I에 나타내는 바와 같이, 실드층(7)의 상면에 제 2 커버 절연층(8)을 배치한다.
구체적으로는, 실드층(7)의 상면 전체면에 제 2 커버 절연층(8)을 형성한다.
구체적으로는, 베이스 절연층 형성 공정과 마찬가지로 실시한다.
이에 의해, 베이스 절연층(4)과, 도체 패턴(5)과, 제 1 커버 절연층(6)과, 실드층(7)과, 제 2 커버 절연층(8)을 구비하는 실장 기판(1)을, 금속 지지판(16)에 지지된 상태로 얻는다.
금속 지지판 제거 공정에서는, 도 5J에 나타내는 바와 같이, 금속 지지판(16)을 제거한다.
제거 방법으로서는, 예를 들면, 금속 지지판(16)을 실장 기판(1)의 하면으로부터 박리하는 방법, 금속 지지판(16)을 웨트 에칭으로 처리하는 방법 등을 들 수 있다.
이에 의해, 베이스 절연층(4)과, 도체 패턴(5)과, 제 1 커버 절연층(6)과, 실드층(7)과, 제 2 커버 절연층(8)을 구비하는 실장 기판(1)을 얻는다.
이와 같은 실장 기판(1)은, 예를 들면, 촬상 소자를 실장하기 위한 배선 회로 기판에 이용된다. 즉, 실장 기판(1)은 카메라 모듈 등의 촬상 장치에 이용된다.
3. 촬상 장치
도 6을 참조하여, 제 1 실시형태의 실장 기판(1)을 구비하는 촬상 장치(20)를 설명한다.
촬상 장치(20)는 실장 기판(1), 촬상 소자(21), 하우징(22), 광학 렌즈(23) 및 필터(24)를 구비한다.
실장 기판(1)은 도 2의 상태와 상하 반전하여 이용한다. 즉, 실장 기판(1)은 베이스 절연층(4)을 상측으로 하고, 제 2 커버 절연층(8)이 하측이 되도록 배치된다.
촬상 소자(21)는 광을 전기 신호로 변환하는 반도체 소자이고, 예를 들면, CMOS 센서, CCD 센서 등의 고체 촬상 소자를 들 수 있다.
촬상 소자(21)는 평면시 대략 직사각형의 평판 형상으로 형성되어 있고, 도시하지 않지만, Si 기판 등의 실리콘과, 그 위에 배치되는 포토다이오드(광전 변환 소자) 및 컬러 필터를 구비한다. 촬상 소자(21)의 하면에는, 실장 기판(1)의 촬상 소자 접속 단자(9)와 대응하는 단자(25)가 복수 설치되어 있다.
촬상 소자(21)의 두께는, 예를 들면 10μm 이상, 바람직하게는 50μm 이상이고, 또한, 예를 들면 1000μm 이하, 바람직하게는 500μm 이하이다.
촬상 소자(21)는 실장 기판(1)에 실장되어 있다. 즉, 촬상 소자(21)의 단자(25)는, 대응하는 실장 기판(1)의 촬상 소자 접속 단자(9)와, 솔더 범프(26) 등을 개재시켜, 플립 칩 실장되어 있다. 이에 의해, 촬상 소자(21)는 실장 기판(1)의 하우징 배치부(2)의 중앙부에 배치되고, 실장 기판(1)의 촬상 소자 접속 단자(9) 및 외부 부품 접속 단자(10)와 전기적으로 접속되어 있다.
촬상 소자(21)는 실장 기판(1)에 실장되는 것에 의해, 촬상 유닛(27)을 구성한다. 즉, 촬상 유닛(27)은 실장 기판(1)과 그것에 실장되는 촬상 소자(21)를 구비한다.
하우징(22)은, 실장 기판(1)의 하우징 배치부(2)에, 촬상 소자(21)와 간격을 두고 둘러싸도록, 배치되어 있다. 하우징(22)은 평면시 대략 직사각형상의 통형상을 갖는다. 하우징(22)의 상단에는, 광학 렌즈(23)를 고정하기 위한 고정부가 설치되어 있다.
광학 렌즈(23)는, 실장 기판(1)의 상측에, 실장 기판(1) 및 촬상 소자(21)와 간격을 두고 배치되어 있다. 광학 렌즈(23)는 평면시 대략 원형상으로 형성되고, 외부로부터의 광이 촬상 소자(21)에 도달하도록, 고정부에 의해 고정되어 있다.
필터(24)는, 촬상 소자(21) 및 광학 렌즈(23)의 상하 방향 중앙에, 이들과 간격을 두고 배치되고, 하우징(22)에 고정되어 있다.
그리고, 이 실장 기판(1)은, 베이스 절연층(4)과, 촬상 소자 접속 단자(9)와, 제 1 커버 절연층(6)과, 접속 배선(12)을 구비한다. 베이스 절연층(4)은 상하 방향으로 관통하고, 상측을 향함에 따라 개구 단면적이 넓어지는 촬상 소자 개구부(41)를 갖고 있다. 촬상 소자 접속 단자(9)는, 촬상 소자 개구부(41)의 내측면(43)에 접촉하는 주연부(53)와, 주연부(53)의 내측에, 주연부(53)와 일체적으로 배치되는 중실부(54)를 갖는다. 또한, 주연부(53) 및 중실부(54)는 촬상 소자 개구부(41)의 전부를 충전하고 있다.
이 때문에, 촬상 소자(21)가 실장되는 단자 영역(14)이 중실부(54)에 의해 보강되어 있다. 따라서, 실장 기판(1)을 상하 반전하여, 실장 기판(1)에 촬상 소자(21)를 위로부터 실장할 때에, 실장 기판(1)의 단자 영역(14)이 하측으로 변형되는 것을 억제할 수 있다(도 7 참조). 그 결과, 실장 기판(1)에 대한 촬상 소자(21)의 기욺을 억제할 수 있어, 촬상 소자(21)를 정밀도 좋게 실장할 수 있다. 또한, 금속 지지판(16) 등의 지지 기판을 필요로 하지 않기 때문에, 박형화가 가능하다.
한편, 예를 들면, 도 8A에 나타내는 바와 같이, 주연부(53)를 구비하지만 중실부(54)를 구비하지 않는 실장 기판, 보다 구체적으로는 중실부(54)가 없고, 주연부(53)가 하단부에 있어서 촬상 소자 개구부(41)를 폐쇄하도록 연속하는 실장 기판에서는, 단자 영역(14)의 상면(14a)에 오목부(15)가 형성된다. 도 8B에 나타내는 바와 같이, 이 실장 기판을 상하 반전하여, 촬상 소자(21)를 상측으로부터 실장 기판에 실장하면, 그 실장 시의 하측으로의 응력 및 오목부(15)의 존재에 의해, 단자 영역(14)이 부분적으로 하측으로 변형된다. 그 결과, 촬상 소자(21)가 기울어, 실장 정밀도가 저하된다.
또한, 도 9A에 나타내는 바와 같이, 종래의 커버 레이 접착형의 실장 기판, 즉 베이스 절연층(4)과, 도체 패턴(5)과, 접착제층(30)과, 제 1 커버 절연층(6)을 갖는 실장 기판에서는, 촬상 소자 접속 단자(9)는 촬상 소자 개구부(41) 내부에 배치되어 있고, 제 1 커버 절연층(6)의 상면보다도 하측에 위치한다. 도 9B에 나타내는 바와 같이, 이 실장 기판에 촬상 소자(21)를 실장하려고 하면, 촬상 소자 개구부(41)의 내부에 솔더 범프(26)를 배치하기 위해, 솔더 범프(26)의 체적(양)을 크게 할 필요가 있고, 그 때문에, 각 솔더 범프(26)의 형상이나 크기의 격차가 커져 버린다. 그 결과, 촬상 소자(21)가 기울어, 실장 정밀도가 저하되는 경우가 생긴다.
한편, 도 7∼도 9B에서는, 작용 효과를 알기 쉽게 하기 위해서, 촬상 소자(21)의 크기, 각 단자의 수나 크기 등을 변경하고 있다.
또한, 촬상 소자 개구부(41)는 상측을 향함에 따라 개구 단면적이 넓어지고, 그 촬상 소자 개구부(41)에는, 촬상 소자 접속 단자(9)가 충전되어 있다. 그 때문에, 촬상 소자 접속 단자(9)는 상측을 향함에 따라 단면적이 넓어지는 광폭 형상을 갖고, 충분한 두께를 갖고 있다. 그 때문에, 실장 기판(1)을 상하 반전하여, 실장 기판(1)에 촬상 소자(21)를 위로부터 실장할 때에, 촬상 소자 접속 단자(9)는 상측으로부터 하측을 향하는 응력을 하측을 향함에 따라 분산시키면서 받아들일 수 있다(도 7 참조). 따라서, 촬상 소자 접속 단자(9)의 파손을 억제할 수 있다.
또한, 촬상 소자 개구부(41)는, 도 2에 나타내는 바와 같이, 상측을 향함에 따라 개구 면적이 넓어져, 즉 하측을 향함에 따라 개구 면적이 작아져 있다. 그 때문에, 촬상 소자 개구부(41)로부터 노출되는 단자 접속부(51)의 면적(노출 면적)을 작게 할 수 있다. 따라서, 복수의 촬상 소자 접속 단자(9)가 형성되는 경우에 있어서, 각 촬상 소자 접속 단자(9)간의 노출 면적의 절대값의 격차의 차를 저감시킬 수 있다. 그 결과, 촬상 소자(21)의 단자(25)와의 접촉 면적의 격차에 의한 도통성의 격차를 저감시킬 수 있다.
또한, 실장 기판(1)에서는, 도 2에 나타내는 바와 같이, 촬상 소자 접속 단자(9)의 하면, 즉 단자 접속부(51)의 하면이 베이스 절연층(4)의 하면과 대략 면일이다. 이 때문에, 도 7에 나타내는 바와 같이, 실장 기판(1)을 상하 반전하여, 촬상 소자(21)를 실장 기판(1)의 상측으로부터 실장할 때에, 촬상 소자(21)나 솔더 범프(26)가, 단자 영역(14)의 하면(14b)(실장 시에는, 상측)의 주변의 베이스 절연층(4)에 충돌하는 것을 억제할 수 있다. 따라서, 촬상 소자(21)를 용이하게 실장 기판(1)에 실장할 수 있다.
또한, 실장 기판(1)에서는, 도 2에 나타내는 바와 같이, 단자 영역(14)의 상면(14a)이 대략 평탄하다. 따라서, 도 7에 나타내는 바와 같이, 실장 시에 있어서, 단자 영역(14)의 상면(14a)(도 7에서는, 하면에 상당)이 전체적으로 재치대(도시하지 않음)에 용이하게 접촉할 수 있고, 상면(14a)으로 단자 영역(14)을 지지할 수 있다. 그 결과, 단자 영역(14) 내에서 상하 방향으로 변형되는 것을 보다 확실히 억제할 수 있다.
한편, 실장 기판(1)의 상면에 있어서, 단자 영역(14) 이외의 영역으로서, 복수의 단자 영역(14) 사이에 영역 외 오목부(도 2에서 표시되는 부호 80)가 존재하는데, 특히 단자 영역(14)의 상면(14a)이 대략 평탄할 것이 중요하다. 이는, 도 7에 나타내는 바와 같이, 촬상 소자(21)를 실장할 때에, 촬상 소자(21)로부터의 압력이 작용하는 영역은 실질적으로 단자 영역(14)만이기 때문이다. 즉, 영역 외 오목부(80)에 압력이 거의 작용하지 않기 때문에, 영역 외 오목부(80)가 존재하고 있더라도, 실장 기판(1)의 단자 영역(14), 나아가서는 실장 기판(1) 전체가 상하 방향으로 변형되는 것의 영향은 실질적으로 없다고 생각된다.
또한, 실장 기판(1)에서는, 도 2에 나타내는 바와 같이, 촬상 소자 접속 단자(9)가, 주연부(53) 및 중실부(54)의 상측에, 주연부(53) 및 중실부(54)와 일체적으로 배치되는 배선 접속부(52)를 구비한다. 또한, 실장 기판(1)은 접속 배선(12)을 구비하고 있고, 접속 배선(12)의 상면이 배선 접속부(52)의 상면과 대략 면일이다.
이 때문에, 단자 영역(14)을 배선 접속부(52)에 의해, 한층 더 보강할 수 있다. 따라서, 단자 영역(14)이 상하 방향으로 변형되는 것을 한층 더 억제할 수 있다. 또한, 접속 배선(12)과 배선 접속부(52)의 상면이 대략 면일이기 때문에, 실장 기판(1)의 상면(접속 배선(12)에 대응하는 영역 및 배선 접속(52)에 대응하는 영역)을 한층 더 평탄하게 할 수 있다. 따라서, 실장 기판(1) 전체가 상하 방향으로 변형되는 것을 한층 더 억제할 수 있다.
또한, 실장 기판(1)에서는, 촬상 소자 접속 단자(9)는 상하 방향으로 투영했을 때에, 내측부(55)와 외측부(56)를 구비하고 있다. 또한, 내측부(55)의 상면은 외측부(56)의 상면과 대략 면일이다.
이 때문에, 단자 영역(14)의 상면(14a)을 한층 더 평탄하게 할 수 있다. 따라서, 단자 영역(14) 내에서의 상하 방향의 변형을 한층 더 억제할 수 있다.
또한, 실장 기판(1)은, 제 1 커버 절연층(6)의 상면에 배치되는 실드층(7)과, 실드층(7)의 상면에 배치되는 제 2 커버 절연층(8)을 추가로 구비한다. 그 때문에, 외부로부터 생기는 전자파를 실드층(7)으로 차폐할 수 있기 때문에, 촬상 장치(20)의 신뢰성을 향상시킬 수 있다.
또한, 배선(11)이 접속 배선(12) 및 그라운드 배선(13)을 구비하고, 실드층(7)이 그라운드 배선(13)에 전기적으로 접속되어 있다. 이 때문에, 베이스 절연층(4)의 상면에, 즉 접속 배선(12)과 동일한 상하 방향 위치에서, 그라운드 배선(13)이 배치되어 있다. 따라서, 별도로 그라운드 배선(13)을 설치하기 위한 층을 설치할 필요가 없다. 그 결과, 실장 기판(1)의 박막화를 도모할 수 있다.
또한, 실장 기판(1)은 각 층(베이스 절연층(4), 도체 패턴(5), 제 1 커버 절연층(6), 실드층(7) 및 제 2 커버 절연층(8))이 직접 접촉하는, 접착제 없는 실장 기판이다. 그 때문에, 박형화(저배화)를 도모할 수 있다. 그와 함께, 아크릴 접착제 등의 접착제층(30)을 필요로 하지 않기 때문에, 습열에 의한 접착제층(30)의 열화를 억제할 수 있어, 내습열성이 우수하다.
이 실장 기판(1)의 제조 방법에 의하면, 실장 정밀도가 양호한 실장 기판(1)을 제조할 수 있다.
또한, 이 제조 방법은, 금속 지지판 준비 공정, 베이스 절연층 형성 공정, 금속 박막 형성 공정, 포토레지스트 형성 공정, 도체 패턴 형성 공정, 포토레지스트·금속 박막 제거 공정, 제 1 커버 절연층 형성 공정, 실드층 형성 공정, 제 2 커버 절연층 형성 공정, 및 금속 지지판 제거 공정을 구비하고 있다.
그 때문에, 단단한 금속 지지판(16) 상에서 실장 기판(1)을 제조하기 때문에, 핸들링이 용이하다. 또한, 베이스 절연층(4)의 두께를 얇게 하더라도, 금속 지지판(16)이 베이스 절연층(4)을 지지하기 때문에, 베이스 절연층(4) 상에 배선(11)이나 제 1 커버 절연층(6) 등을 확실히 배치할 수 있다. 그 결과, 베이스 절연층(4)의 박막화, 나아가서는 실장 기판(1)의 박형화를 도모할 수 있다.
또한, 베이스 절연층(4), 제 1 커버 절연층(6) 및 제 2 커버 절연층(8)을 감광성의 절연성 재료를 이용하여 형성하면, 베이스 절연층(4), 도체 패턴(5), 제 1 커버 절연층(6), 실드층(7) 및 제 2 커버 절연층(8) 각각의 사이에 접착제층(30)을 필요로 하지 않고, 이들을 적층할 수 있다. 그 때문에, 내열성의 향상 및 더한층의 박막화를 도모할 수 있다.
이 촬상 장치(20)에 의하면, 실장 기판(1)의 단자 영역(14)에 있어서 하측으로의 변형이 억제되어 있다. 그 때문에, 촬상 소자(21)가 실장 기판(1)에 정밀도 좋게 실장되어 있고, 접속 신뢰성이 우수하다. 또한, 금속 지지판(16) 등의 지지 기판을 필요로 하지 않기 때문에, 박형화가 가능하다.
4. 변형예
도 10∼도 11을 참조하여, 제 1 실시형태의 실장 기판(1)의 변형예에 대하여 설명한다. 한편, 변형예에 있어서, 상기한 도 2에 나타내는 실시형태와 마찬가지의 부재에는 마찬가지의 부호를 붙이고, 그 설명을 생략한다.
(1) 도 2에 나타내는 실시형태에서는, 단자 영역(14)의 상면(14a)은 그 전체면이 대략 평탄해지도록 형성되어 있지만, 예를 들면, 도 10에 나타내는 바와 같이, 단자 영역(14)의 상면(14a)의 일부가 미소 오목부(81)를 형성하여, 대략 평탄해져 있지 않아도 된다.
이 경우, 내측부(55)의 상면은 외측부(56)의 상면과 대략 면일이 되지 않고, 외측부(56)의 상면보다도 하측에 위치한다. 미소 오목부(81)의 깊이는 영역 외 오목부(80)의 깊이보다도 얕다. 즉, 미소 오목부(81)의 저부는 영역 외 오목부(80)의 저부보다도 상측에 위치한다.
도 10에 나타내는 실시형태에 대해서도 도 2에 나타내는 실시형태와 마찬가지의 작용 효과를 나타낸다.
실장 기판(1)의 단자 영역(14)의 변형을 보다 확실히 억제할 수 있는 관점에서, 도 2에 나타내는 실시형태를 들 수 있다.
(2) 도 2에 나타내는 실시형태에서는, 실장 기판(1)은, 베이스 절연층(4)과, 도체 패턴(5)과, 제 1 커버 절연층(6)과, 실드층(7)과, 제 2 커버 절연층(8)을 구비하고 있지만, 예를 들면, 도 11에 나타내는 바와 같이, 실장 기판(1)은 실드층(7) 및 제 2 커버 절연층(8)을 구비하지 않아도 된다.
도 11에 나타내는 실장 기판(1)은, 바람직하게는 베이스 절연층(4), 도체 패턴(5) 및 제 1 커버 절연층(6)만으로 이루어진다. 이때, 제 1 커버 절연층(6)은 도체 패턴(5)의 상면 전체면 및 도체 패턴(5)으로부터 노출되는 베이스 절연층(4)의 상면 전체면에 배치된다.
도 11에 나타내는 실시형태에 대해서도 도 2에 나타내는 실시형태와 마찬가지의 작용 효과를 나타낸다.
외부로부터 생기는 전자파를 실드층(7)으로 차폐할 수 있어, 촬상 장치로서의 신뢰성을 향상시키는 관점에서, 바람직하게는 도 2에 나타내는 실시형태를 들 수 있다.
(3) 도 2에 나타내는 실장 기판(1)에서는, 도체 패턴(5)(촬상 소자 접속 단자(9), 외부 부품 접속 단자(10), 배선(11))은 각각 도금층(19)의 재료와 금속 박막(17)의 재료가 일체화되어, 한 층을 이루고 있지만, 예를 들면, 도 5J에 나타내는 바와 같이, 도금층(19)의 재료와 금속 박막(17)의 재료가 따로따로이고, 도체 패턴(5)은 도금층(19)과 금속 박막(17)의 2층 구조를 구비하고 있어도 된다. 바람직하게는, 도금층(19)이 구리로 구성되고, 금속 박막(17)은 크로뮴으로 구성되어 있다. 이 경우, 촬상 소자 접속 단자(9)에 있어서, 주연부(53)는,, 면 방향 외측에 배치되는 크로뮴 금속 박막과, 그의 내측에 배치되는 구리 금속부를 구비한다. 중실부(54)는, 하측에 배치되는 크로뮴 금속 박막과, 그의 상측에 배치되는 구리 금속부를 구비한다.
(4) 도 2에 나타내는 실시형태에서는, 실드층(17)을 구비하고 있지만, 예를 들면, 도시하지 않지만, 실드층(17)은 배선 및 단자 등의 제 2 도체층이어도 된다. 제 2 도체층의 두께는, 예를 들면 1μm 이상, 바람직하게는 3μm 이상이고, 또한, 예를 들면 15μm 이하, 바람직하게는 10μm 이하, 보다 바람직하게는 8μm 이하, 더 바람직하게는 5μm 이하이다. 그라운드 배선(13)과 전기적으로 접속되어 있지 않아도 된다. 제 2 도체층은, 바람직하게는 전해 도금 등의 도금법으로 형성할 수 있다.
(5) 도 2에 나타내는 실시형태에서는, 배선(11)은 그라운드 배선(13)을 구비하지만, 예를 들면, 도시하지 않지만, 그라운드 배선(13)을 구비하지 않아도 된다. 즉, 배선(11)은 접속 배선(12)만으로 구성할 수도 있다.
(6) 도 2에 나타내는 실장 기판(1)을 구비하는 촬상 장치(20)에서는, 촬상 소자(21)는 실장 기판(1)에 플립 칩 실장되어 있지만, 예를 들면, 도시하지 않지만, 촬상 소자(21)는 실장 기판(1)에 와이어 본딩에 의해 실장할 수도 있다.
<제 2 실시형태>
1. 촬상 소자 실장 기판
도 12를 참조하여, 본 발명의 배선 회로 기판의 일 실시형태로서, 실장 기판의 제 2 실시형태에 대하여 설명한다. 한편, 제 2 실시형태의 실장 기판(1)에 있어서, 상기한 도 2에 나타내는 제 1 실시형태와 마찬가지의 부재에는 마찬가지의 부호를 붙이고, 그 설명을 생략한다.
제 1 실시형태에서는, 촬상 소자 접속 단자(9)는 금도금층을 구비하고 있지 않지만, 예를 들면, 제 2 실시형태에서는, 도 12에 나타내는 바와 같이, 촬상 소자 접속 단자(9)는 금도금층(57)을 구비하고 있다.
제 2 실시형태의 실장 기판(1)에서는, 촬상 소자 접속 단자(9)는, 단자 접속부(51)와, 그 위에 배치되는 배선 접속부(52)를 구비하고 있다.
단자 접속부(51)는, 금도금층(57)과, 금도금층(57)의 상측에 배치되는 충전부(58)를 구비하고 있다.
금도금층(57)은 촬상 소자 개구부(41) 내에 배치되어 있고, 단자 접속부(51)의 최하부를 형성하고 있다. 금도금층(57)의 하면(노출면)은 촬상 소자 개구부(41)로부터 노출되어 있고, 베이스 절연층(4)의 하면과 대략 면일이 되어 있다.
금도금층(57)의 두께는, 예를 들면 10nm 이상, 바람직하게는 20nm 이상이고, 또한, 예를 들면 500nm 이하, 바람직하게는 300nm 이하, 보다 바람직하게는 150nm 이하이다.
충전부(58)는, 금도금층(57)의 상면과 접촉하도록, 금도금층(57)의 상측에 설치되어 있다. 충전부(58)의 상면은 베이스 절연층(4)의 상면과 대략 면일이다. 즉, 충전부(58)의 상면과 베이스 절연층(4)의 상면에 있어서, 상하 방향 어긋남(단차)이 완전히 생기지 않거나, 또는 그 단차가 상하 방향에 있어서, 예를 들면 2.0μm 이하, 바람직하게는 1.0μm 이하, 보다 바람직하게는 0.5μm 이하이다.
충전부(58)의 재료는, 바람직하게는 구리, 니켈을 들 수 있다. 충전부(58)의 재료가 구리인 경우, 촬상 소자 접속 단자(9)의 도전성이 우수하다. 충전부(58)의 재료가 니켈인 경우, 촬상 소자 접속 단자(9)의 경도가 우수하여, 촬상 소자 접속 단자(9)의 파손을 한층 더 억제할 수 있다.
충전부(58)의 두께는, 예를 들면 1μm 이상, 바람직하게는 3μm 이상이고, 또한, 예를 들면 30μm 이하, 바람직하게는 10μm 이하이다.
금도금층(57) 및 충전부(58)는 촬상 소자 개구부(41) 전부를 충전하고 있다.
한편, 제 2 실시형태에 있어서도, 단자 접속부(51)에 있어서, 도 13A의 가상선으로 참조되는 바와 같이, 주연부(53)와, 그의 내측에 배치되는 중실부(54)를 구비하고 있고, 주연부(53) 및 중실부(54)는 촬상 소자 개구부(41)의 전부를 충전하고 있다. 구체적으로는, 촬상 소자 개구부(41)를 충전하는 주연부(53) 및 중실부(54)는 금도금층(57) 및 충전부(58)로 구성되어 있고, 금도금층(57)의 면 방향 주연부 및 충전부(58)의 면 방향 주연부가 단자 접속부(51)의 주연부(53)에 대응하고, 금도금층(57)의 면 방향 내측부 및 충전부(58)의 면 방향 내측부가 단자 접속부(51)의 중실부(54)에 대응한다.
배선 접속부(52)는, 금속 박막(17)과, 그의 상측에 배치되는 배선 접속 본체부(59)를 구비하고 있다.
금속 박막(17)은 제 1 실시형태에서 상기한 금속 박막(17)이다.
금속 박막(17)의 내주부의 하면은 단자 접속부(51)(충전부(58))의 상면과, 상하 방향에 있어서 연속하고, 금속 박막(17)의 외주부의 하면은 베이스 절연층(4)의 상면과 접촉하고 있다.
배선 접속 본체부(59)는 두께 방향으로 투영했을 때에, 금속 박막(17)과 일치한다.
배선 접속 본체부(59)의 두께는, 예를 들면 1μm 이상, 바람직하게는 3μm 이상이고, 또한, 예를 들면 15μm 이하, 바람직하게는 10μm 이하, 보다 바람직하게는 8μm 이하이다.
배선 접속 본체부(59)의 재료는 도체 패턴(5)의 재료를 들 수 있고, 바람직하게는, 도전성의 관점에서, 구리를 들 수 있다.
촬상 소자 접속 단자(9)는 금도금층(57), 충전부(58), 금속 박막(17) 및 배선 접속 본체부(59)를 아래로부터 순서대로 구비한다.
한편, 제 1 실시형태와 마찬가지로, 촬상 소자 접속 단자(9)는, 도 13B의 가상선으로 참조되는 바와 같이, 상하 방향으로 투영했을 때에, 촬상 소자 개구부(41)의 최외형에 포함되는 내측부(55)와, 내측부(55)로부터 외측으로 연장되는 외측부(56)(플랜지부)를 일체적으로 구비하고 있다. 즉, 촬상 소자 접속 단자(9)에 있어서, 단자 접속부(51)(금도금층(57) 및 충전부(58))와, 단자 접속부(51)와 상하 방향으로 연속하는 배선 접속부(52)(금속 박막(17) 및 배선 접속 본체부(59))의 내주부가 내측부(55)에 대응하고, 베이스 절연층(4)의 상면과 접촉하고 있는 배선 접속부(52)의 주연부가 외측부(56)에 대응한다.
또한, 제 1 실시형태와 마찬가지로, 단자 접속부(51)의 하면(노출면), 즉 금도금층(57)의 하면은 베이스 절연층(4)의 하면과 대략 면일이고, 촬상 소자 접속 단자(9)에 있어서, 내측부(55)의 상면은 외측부(56)의 상면과 대략 면일이다.
복수의 배선(11)은, 도 12에 나타내는 바와 같이, 복수의 접속 배선(12) 및 복수의 그라운드 배선(13)을 구비한다. 이들 복수의 배선(11)은 각각 그의 최하부에 금속 박막(17)을 구비하고 있다. 즉, 복수의 배선(11)(접속 배선(12), 그라운드 배선(13))은, 금속 박막(17)과, 그의 상측에 배치되는 배선 본체부(60)를 구비하고 있다.
배선 본체부(60)의 두께는 배선 접속 본체부(59)의 두께와 동일하고, 예를 들면 1μm 이상, 바람직하게는 3μm 이상이고, 또한, 예를 들면 15μm 이하, 바람직하게는 10μm 이하, 보다 바람직하게는 8μm 이하이다.
한편, 제 1 실시형태와 마찬가지로, 접속 배선(12)의 상면은 배선 접속부(52)의 상면과 면일이다. 또한, 단자 영역(14)의 상면(14a)은 대략 평탄하다.
2. 촬상 소자 실장 기판의 제조 방법
제 2 실시형태의 실장 기판(1)은, 도 14A∼도 15J에 나타내는 바와 같이, 예를 들면, 금속 지지판 준비 공정, 베이스 절연층 형성 공정, 금도금층 형성 공정, 충전부 형성 공정, 금속 박막 형성 공정, 포토레지스트 형성 공정, 도체 패턴 형성 공정, 포토레지스트·금속 박막 제거 공정, 제 1 커버 절연층 형성 공정, 실드층 형성 공정, 제 2 커버 절연층 형성 공정, 및 금속 지지판 제거 공정을 순차적으로 실시하는 것에 의해, 얻어진다. 제 1 실시형태와 마찬가지의 공정에 대해서는, 생략한다.
금속 지지판 준비 공정에서는, 도 4A에 참조되는 바와 같이, 금속 지지판(16)을 준비한다. 또한, 베이스 절연층 형성 공정에서는, 도 4B에 참조되는 바와 같이, 베이스 절연층(4)을 금속 지지판(16)의 상면에 형성한다. 이들 공정은 제 1 실시형태와 마찬가지이다.
금도금층 형성 공정에서는, 도 14A에 나타내는 바와 같이, 촬상 소자 개구부(41)로부터 노출되는 금속 지지판(16)의 상면에 금도금층(57)을 형성한다.
금도금층 형성 공정에서는, 예를 들면, 전해 도금, 무전해 도금 등의 도금법을 이용한다. 바람직하게는, 전해 도금을 들 수 있다. 이 경우, 금도금욕에 베이스 절연층(4)이 형성된 금속 지지판(16)을 침지하고, 이어서 도시하지 않는 급전부를 이용하여, 금속 지지판(16)을 개재시켜, 베이스 절연층(4)의 촬상 소자 개구부(41)로부터 노출되는 금속 지지판(16)의 상면에 급전한다.
충전부 형성 공정에서는, 도 14B에 나타내는 바와 같이, 금도금층(57)의 상면에 충전부(58)를 형성한다.
충전부 형성 공정에서는, 예를 들면, 전해 도금, 무전해 도금 등의 도금법을 이용한다. 바람직하게는, 전해 도금을 들 수 있다. 예를 들면, 원하는 도금욕(예를 들면, 구리 도금욕, 니켈 도금욕)에 금도금층(57)이 형성된 금속 지지판(16)을 침지하고, 이어서 도시하지 않는 급전부를 이용하여, 금속 지지판(16) 및 금도금층(57)을 개재시켜, 금도금층(57)의 상면에 급전한다. 충전부 형성 공정에서는, 충전부(58)의 상면은, 베이스 절연층(4)의 상면과 대략 면일이 될 때까지, 급전을 실시한다.
이에 의해, 촬상 소자 개구부(41)에 있어서, 금도금층(57) 및 충전부(58)(즉, 주연부(53) 및 중실부(54))를 구비하는 단자 접속부(51)가 형성된다.
금속 박막 형성 공정에서는, 도 14C에 나타내는 바와 같이, 베이스 절연층(4)의 상면, 충전부(58)의 상면 및 외부 부품 개구부(42)로부터 노출되는 금속 지지판(16)의 상면에, 금속 박막(17)(종막)을 형성한다.
금속 박막 형성 공정은 제 1 실시형태와 마찬가지이다. 금속 박막(17)으로서는, 바람직하게는, 베이스 절연층(4)과의 밀착성으로부터, 크로뮴을 들 수 있다. 또한, 바람직하게는 스퍼터링에 의해 금속 박막(17)(스퍼터링막)을 형성한다.
포토레지스트 형성 공정에서는, 도 14D에 나타내는 바와 같이, 금속 박막(17)에 포토레지스트(18)를 형성한다. 이 공정은 제 1 실시형태와 마찬가지이다.
도체 패턴 형성 공정에서는, 도 14E에 나타내는 바와 같이, 포토레지스트(18)로부터 노출된 금속 박막(17)의 상면에 도체 패턴(5)을 형성한다.
도체 패턴 형성 공정은, 구체적으로는, 예를 들면, 금속 박막(17)으로부터 급전하는 전해 도금을 실시한다. 제 2 실시형태에서는, 전해 도금은 비아 필 도금법이 아닌 일반적인 도금법을 채용한다.
이에 의해, 금속 박막(17)으로부터 도금층(19)(배선 접속 본체부(59) 및 배선 본체부(60))이 성장하여, 배선 접속부(52) 및 배선(11)이 형성된다. 이때, 배선 접속 본체부(59)의 상면은, 배선 본체부(60)의 상면과 면일이 되도록, 형성된다.
그 결과, 촬상 소자 접속 단자(9), 외부 부품 접속 단자(10) 및 배선(11)을 갖는 도체 패턴(5)이 형성된다.
포토레지스트·금속 박막 제거 공정에서는, 도 15F에 나타내는 바와 같이, 포토레지스트(18) 및 금속 박막(17)을 제거한다.
제 1 커버 절연층 형성 공정은, 도 15G에 나타내는 바와 같이, 도체 패턴(5) 및 베이스 절연층(4)의 상면에 제 1 커버 절연층(6)을 배치한다.
실드층 형성 공정에서는, 도 15H에 나타내는 바와 같이, 제 1 커버 절연층(6) 상에 실드층(7)을 형성한다.
제 2 커버 절연층 형성 공정은, 도 15I에 나타내는 바와 같이, 실드층(7)의 상면에 제 2 커버 절연층(8)을 배치한다.
금속 지지판 제거 공정에서는, 도 15J에 나타내는 바와 같이, 금속 지지판(16)을 제거한다.
이들 도 15F∼도 15J에 나타내는 공정은 제 1 실시형태와 마찬가지이다.
이에 의해, 베이스 절연층(4)과, 도체 패턴(5)과, 제 1 커버 절연층(6)과, 실드층(7)과, 제 2 커버 절연층(8)을 구비하는 실장 기판(1)을 얻는다.
3. 촬상 장치
제 2 실시형태의 실장 기판(1)을 구비하는 촬상 장치(20)는, 도 6이 참조되는 바와 같이, 제 1 실시형태의 실장 기판(1)을 구비하는 촬상 장치(20)와 마찬가지이다.
그리고, 제 2 실시형태의 실장 기판(1)에 대해서도, 제 1 실시형태의 실장 기판(1)과 마찬가지의 작용 효과를 나타낸다.
또한, 제 2 실시형태에서는, 촬상 소자 접속 단자(9)는 촬상 소자 개구부(41) 내에 배치되고, 그의 하면으로부터 노출되는 금도금층(57)을 추가로 구비하고 있다.
이 때문에, 촬상 소자 접속 단자(9)의 내구성이 양호해진다. 또한, 금도금층(57)이 양호한 에칭 내성을 구비하기 때문에, 촬상 소자 접속 단자(9)를 확실히 형성할 수 있다. 구체적으로는, 금속 지지판 제거 공정에 있어서, 즉 금속 지지판(16)을 에칭하여 촬상 소자 접속 단자(9)의 하면을 노출하는 공정에 있어서, 충전부(58)(중실부(54)) 내부까지 에칭되는 것을 억제할 수 있어, 충전부(58)의 침식을 억제할 수 있다.
더욱이, 금도금층(57)이 촬상 소자 개구부(41) 내에 배치되어 있기 때문에, 금도금층(57)은, 실장 기판(1)의 하면에 있어서, 돌출하는 것을 억제할 수 있다. 구체적으로는, 금도금층(57)이 베이스 절연층(4)의 하면과 대략 면일이 되어, 실장 기판(1)의 단자 영역(14)의 하면(14b)을 평탄하게 할 수 있다. 따라서, 촬상 소자(21)의 실장성이 우수하다.
4. 변형예
도 16∼도 17을 참조하여, 제 2 실시형태의 실장 기판(1)의 변형예에 대하여 설명한다. 한편, 변형예에 있어서, 상기한 도 2, 도 12 등에 나타내는 실시형태와 마찬가지의 부재에는 마찬가지의 부호를 붙이고, 그 설명을 생략한다.
(1) 도 12에 나타내는 실시형태에서는, 단자 영역(14)의 상면(14a)은 그 전체면이 대략 평탄해지도록 형성되어 있지만, 예를 들면, 도 16에 나타내는 바와 같이, 단자 영역(14)의 상면(14a)의 일부가 미소 오목부(81)를 형성하여, 대략 평탄해져 있지 않아도 된다.
이 경우, 내측부(55)의 상면은 외측부(56)의 상면과 대략 면일이 되지 않고, 외측부(56)의 상면보다도 하측에 위치한다. 미소 오목부(81)의 깊이는 영역 외 오목부(80)의 깊이보다도 얕다. 즉, 미소 오목부(81)의 저부는 영역 외 오목부(80)의 저부보다도 상측에 위치한다.
한편, 촬상 소자 개구부(41)를 충전하는 주연부(53) 및 중실부(54)는, 금도금층(57)과, 충전부(58)와, 금속 박막(17)과, 배선 접속부(52)의 하부로 구성된다.
도 16에 나타내는 실시형태에 대해서도 도 12에 나타내는 실시형태와 마찬가지의 작용 효과를 나타낸다.
실장 기판(1)의 단자 영역(14)의 변형을 보다 확실히 억제할 수 있는 관점에서, 도 12에 나타내는 실시형태를 들 수 있다.
(2) 도 12에 나타내는 실시형태에서는, 실장 기판(1)은, 베이스 절연층(4)과, 도체 패턴(5)과, 제 1 커버 절연층(6)과, 실드층(7)과, 제 2 커버 절연층(8)을 구비하고 있지만, 예를 들면, 도 17에 나타내는 바와 같이, 실장 기판(1)은 실드층(7) 및 제 2 커버 절연층(8)을 구비하지 않아도 된다.
도 17에 나타내는 실시형태에 대해서도 도 12에 나타내는 실시형태와 마찬가지의 작용 효과를 나타낸다.
외부로부터 생기는 전자파를 실드층(7)으로 차폐할 수 있어, 촬상 장치(20)로서의 신뢰성을 향상시키는 관점에서, 바람직하게는 도 12에 나타내는 실시형태를 들 수 있다.
(3) 도 12에 나타내는 실장 기판(1)에서는, 도체 패턴(5)(촬상 소자 접속 단자(9), 외부 부품 접속 단자(10), 배선(11))은 각각 도금층(19)의 재료와 금속 박막(17)의 재료가 따로따로이고, 도금층(19)과 금속 박막(17)의 2층 구조(구체적으로는, 금속 박막(17)과 배선 접속 본체부(59)의 2층 구조, 금속 박막(17)과 배선 본체부(60)의 2층 구조)를 구비하고 있지만, 예를 들면, 도시하지 않지만, 도체 패턴(5)은 도금층(19)의 재료와 금속 박막(17)의 재료가 동일(예를 들면, 구리)하고, 완전히 일체화되어, 한 층이 되어 있어도 된다.
또한, 촬상 소자 접속 단자(9)에 있어서, 충전부(58), 금속 박막(17) 및 배선 접속 본체부(59)가 동일한 재료(예를 들면, 구리)로 이루어지고, 이들로 이루어지는 부분은 완전히 일체화되어, 한 층이 되어 있어도 된다.
(4) 도 12에 나타내는 실시형태에서는, 실드층(17)을 구비하고 있지만, 예를 들면, 도시하지 않지만, 실드층(17)은 배선, 단자 등의 제 2 도체층(상기)이어도 된다.
(5) 도 12에 나타내는 실장 기판(1)에서는, 배선(11)은 그라운드 배선(13)을 구비하지만, 예를 들면, 도시하지 않지만, 그라운드 배선(13)을 구비하지 않아도 된다.
<배선 회로 기판의 다른 실시형태>
도 1∼도 17에 나타내는 실시형태에서는, 배선 회로 기판으로서, 촬상 소자에 실장하기 위한 촬상 소자 실장 기판(1)을 예시했지만, 이 용도로 한정되지 않고, 본 발명의 배선 회로 기판은, 촬상 소자 이외의 전자 소자(예를 들면, 압전 소자, 발광 소자)를 실장하기 위한 배선 회로 기판으로서 사용할 수 있다.
한편, 상기 발명은 본 발명의 예시의 실시형태로서 제공했지만, 이는 단순한 예시에 지나지 않고, 한정적으로 해석해서는 안 된다. 당해 기술 분야의 당업자에게 분명한 본 발명의 변형예는 후기 청구범위에 포함된다.
본 발명의 배선 회로 기판은, 각종 공업 제품에 적용할 수 있고, 예를 들면 카메라 모듈 등의 촬상 장치에 적합하게 이용된다.
1: 실장 기판
4: 베이스 절연층
5: 도체 패턴
6: 제 1 커버 절연층
7: 실드층
8: 제 2 커버 절연층
9: 촬상 소자 접속 단자
12: 접속 배선
14: 단자 영역
14a: 단자 영역의 상면
20: 촬상 장치
21: 촬상 소자
41: 촬상 소자 개구부
43: 내측면
51: 단자 접속부
52: 배선 접속부
53: 주연부
54: 중실부
55: 내측부
56: 외측부
57: 금도금층

Claims (10)

  1. 베이스 절연층으로서의 제 1 절연층과,
    단자와,
    상기 제 1 절연층의 두께 방향 일방면 상에 배치된 배선으로서, 두께 방향과 교차하는 방향에 있어서 상기 단자와 연속하는 배선과,
    상기 단자 및 상기 배선을 피복하도록 상기 제 1 절연층의 두께 방향 일방측에 배치되어 있는, 제 1 커버 절연층으로서의 제 2 절연층과,
    상기 제 2 절연층의 두께 방향 일방면 상에 배치되어 있는 실드층과,
    상기 실드층을 피복하도록 상기 제 2 절연층의 두께 방향 일방측에 배치되어 있는, 제 2 커버 절연층으로서의 제 3 절연층
    을 구비하고,
    상기 제 1 절연층은, 두께 방향으로 관통하고, 두께 방향 일방측을 향함에 따라 개구 단면적이 넓어지는 개구부를 갖고,
    상기 단자는,
    상기 개구부를 형성하는 상기 제 1 절연층의 내측면에 접촉하는 주연(周緣)부와,
    상기 주연부의 내측에, 상기 주연부와 일체적으로 배치되는 중실(中實)부
    를 갖고,
    상기 주연부 및 상기 중실부는 상기 개구부의 전부를 충전하고,
    상기 단자는, 상기 개구부 내에 배치되고, 상기 개구부의 두께 방향 타방면으로부터 노출되는 금도금층을 구비하는 것을 특징으로 하는, 배선 회로 기판.
  2. 제 1 항에 있어서,
    상기 단자의 두께 방향 타방면이 상기 제 1 절연층의 두께 방향 타방면과 대략 면일(面一)인 것을 특징으로 하는, 배선 회로 기판.
  3. 제 1 항에 있어서,
    상기 단자를 두께 방향으로 투영했을 때에, 상기 단자와 중복되는 배선 회로 기판의 두께 방향 일방면이 대략 평탄한 것을 특징으로 하는, 배선 회로 기판.
  4. 제 1 항에 있어서,
    상기 단자는, 상기 주연부 및 상기 중실부의 두께 방향 일방측에, 상기 주연부 및 상기 중실부와 일체적으로 배치되는 배선 접속부를 구비하고,
    상기 배선의 두께 방향 일방면이 상기 배선 접속부의 두께 방향 일방면과 대략 면일인 것을 특징으로 하는 배선 회로 기판.
  5. 제 1 항에 있어서,
    상기 단자는,
    상기 두께 방향으로 투영했을 때에, 상기 개구부에 포함되는 내측부와,
    상기 내측부로부터 외측으로 연장되는 외측부
    를 구비하고,
    상기 내측부의 두께 방향 일방면은 상기 외측부의 두께 방향 일방면과 대략 면일인 것을 특징으로 하는, 배선 회로 기판.
  6. 제 1 항에 있어서,
    상기 단자의 두께가 30μm 이하인 것을 특징으로 하는, 배선 회로 기판.
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 배선 회로 기판은, 촬상 소자를 실장하기 위해서 이용되는 것을 특징으로 하는, 배선 회로 기판.
  10. 제 1 항 내지 제 6 항 및 제 9 항 중 어느 한 항에 기재된 배선 회로 기판과,
    상기 배선 회로 기판에 실장되는 촬상 소자
    를 구비하는 것을 특징으로 하는, 촬상 장치.
KR1020197031451A 2017-04-28 2018-04-23 배선 회로 기판, 및 촬상 장치 KR102605794B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017090149 2017-04-28
JPJP-P-2017-090149 2017-04-28
JPJP-P-2017-191030 2017-09-29
JP2017191030A JP7105549B2 (ja) 2017-04-28 2017-09-29 配線回路基板、および、撮像装置
PCT/JP2018/016447 WO2018199017A1 (ja) 2017-04-28 2018-04-23 配線回路基板、および、撮像装置

Publications (2)

Publication Number Publication Date
KR20200002849A KR20200002849A (ko) 2020-01-08
KR102605794B1 true KR102605794B1 (ko) 2023-11-23

Family

ID=64478735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197031451A KR102605794B1 (ko) 2017-04-28 2018-04-23 배선 회로 기판, 및 촬상 장치

Country Status (5)

Country Link
US (1) US11183448B2 (ko)
JP (1) JP7105549B2 (ko)
KR (1) KR102605794B1 (ko)
CN (1) CN110574165B (ko)
TW (1) TWI762626B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021097233A (ja) * 2019-12-18 2021-06-24 日東電工株式会社 配線回路基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221388A (ja) 2003-01-16 2004-08-05 Murata Mfg Co Ltd 電子部品搭載用多層基板及びその製造方法
JP2005210628A (ja) * 2004-01-26 2005-08-04 Mitsui Chemicals Inc 撮像装置用半導体搭載用基板と撮像装置
JP2006135174A (ja) 2004-11-08 2006-05-25 Shinko Electric Ind Co Ltd 基板及びその製造方法
JP2010171275A (ja) * 2009-01-23 2010-08-05 Hitachi Metals Ltd 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
WO2016136222A1 (ja) 2015-02-23 2016-09-01 凸版印刷株式会社 印刷配線板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2631548B2 (ja) * 1989-03-15 1997-07-16 日本シイエムケイ株式会社 シールド層を備えるプリント配線板
JPH04241496A (ja) * 1991-01-16 1992-08-28 Tatsuta Electric Wire & Cable Co Ltd プリント配線基板
JP5223361B2 (ja) 2008-02-06 2013-06-26 株式会社村田製作所 配線基板の製造方法
JP2013070249A (ja) 2011-09-22 2013-04-18 Kyocera Corp イメージセンサ
JP5868274B2 (ja) 2012-06-29 2016-02-24 京セラサーキットソリューションズ株式会社 配線基板およびそれを用いた電子装置
JP2014187261A (ja) 2013-03-25 2014-10-02 Toshiba Corp 固体撮像装置
WO2015064642A1 (ja) * 2013-10-30 2015-05-07 京セラ株式会社 配線基板およびこれを用いた実装構造体
JP2018032660A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2018032659A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP6818534B2 (ja) * 2016-12-13 2021-01-20 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
US10398037B2 (en) * 2017-02-20 2019-08-27 Canon Kabushiki Kaisha Printed circuit board and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221388A (ja) 2003-01-16 2004-08-05 Murata Mfg Co Ltd 電子部品搭載用多層基板及びその製造方法
JP2005210628A (ja) * 2004-01-26 2005-08-04 Mitsui Chemicals Inc 撮像装置用半導体搭載用基板と撮像装置
JP2006135174A (ja) 2004-11-08 2006-05-25 Shinko Electric Ind Co Ltd 基板及びその製造方法
JP2010171275A (ja) * 2009-01-23 2010-08-05 Hitachi Metals Ltd 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
WO2016136222A1 (ja) 2015-02-23 2016-09-01 凸版印刷株式会社 印刷配線板及びその製造方法

Also Published As

Publication number Publication date
CN110574165A (zh) 2019-12-13
JP7105549B2 (ja) 2022-07-25
JP2018190950A (ja) 2018-11-29
US11183448B2 (en) 2021-11-23
US20200075474A1 (en) 2020-03-05
TW201843821A (zh) 2018-12-16
KR20200002849A (ko) 2020-01-08
CN110574165B (zh) 2023-08-29
TWI762626B (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
US10912192B2 (en) Flexible circuit board, COF module and electronic device comprising the same
KR20180010890A (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
JP6508333B2 (ja) 電子回路モジュール
US11877392B2 (en) Flexible wiring board, module, and electronic device
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
KR102605794B1 (ko) 배선 회로 기판, 및 촬상 장치
JP2018190972A (ja) フレキシブル配線回路基板および撮像装置
US8426739B2 (en) Printed circuit board and method for manufacturing the same, and panel for manufacturing the printed circuit board
TWI658756B (zh) 電路板及光學裝置
JP2023041968A (ja) 撮像素子実装基板、その製造方法、および、実装基板集合体
JP2019068032A (ja) 撮像素子実装基板、その製造方法、および、実装基板集合体
US9793241B2 (en) Printed wiring board
WO2018199017A1 (ja) 配線回路基板、および、撮像装置
KR20150107141A (ko) 인쇄회로기판 및 그의 제조 방법
JP5184578B2 (ja) プリント配線基板
JP7459492B2 (ja) 配線基板
WO2022168478A1 (ja) モジュール
US20230319996A1 (en) Electronic module and apparatus
CN110650584B (zh) 柔性电路板及其制作方法
JP2008235551A (ja) 回路基板およびこれを用いた電子装置
WO2018199128A1 (ja) フレキシブル配線回路基板および撮像装置
KR20220163913A (ko) 회로기판
CN112638054A (zh) 线路板的制作方法
KR20220041373A (ko) 연성 회로 기판 및 그 제조 방법
KR20220118417A (ko) 배선 회로 기판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant