TW201843821A - 配線電路基板及攝像裝置 - Google Patents

配線電路基板及攝像裝置 Download PDF

Info

Publication number
TW201843821A
TW201843821A TW107114196A TW107114196A TW201843821A TW 201843821 A TW201843821 A TW 201843821A TW 107114196 A TW107114196 A TW 107114196A TW 107114196 A TW107114196 A TW 107114196A TW 201843821 A TW201843821 A TW 201843821A
Authority
TW
Taiwan
Prior art keywords
terminal
insulating layer
imaging element
wiring
thickness direction
Prior art date
Application number
TW107114196A
Other languages
English (en)
Other versions
TWI762626B (zh
Inventor
高倉隼人
若木秀一
柴田周作
河邨良広
伊藤正樹
Original Assignee
日商日東電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日東電工股份有限公司 filed Critical 日商日東電工股份有限公司
Publication of TW201843821A publication Critical patent/TW201843821A/zh
Application granted granted Critical
Publication of TWI762626B publication Critical patent/TWI762626B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Light Receiving Elements (AREA)

Abstract

本發明之配線電路基板具備第1絕緣層、端子、配置於端子之厚度方向一側之第2絕緣層、及與端子於與厚度方向交叉之方向連接之配線。第1絕緣層具有於厚度方向貫通且開口截面面積隨著朝向厚度方向一側而變寬之開口部。端子具有與形成開口部之第1絕緣層之內側面接觸之周緣部、及與周緣部一體地配置於周緣部之內側之實心部。周緣部及實心部填充開口部之全部。

Description

配線電路基板及攝像裝置
本發明係關於一種配線電路基板及攝像裝置。
以往，搭載於行動電話等之相機模組等攝像裝置一般具備：光學透鏡；收容及保持光學透鏡之殼體；CMOS(complementary metal oxide，互補金氧半導體)感測器或CCD(Charge Coupled Device，電荷耦合器件)感測器等攝像元件；及用以安裝攝像元件並與外部配線電性連接之攝像元件安裝基板。於攝像元件安裝基板之大致中央部之上安裝有攝像元件，以包圍攝像元件之方式於攝像元件安裝基板之周端部之上配置有殼體。於專利文獻1中，揭示有此種基板。 [先前技術文獻] [專利文獻]
專利文獻1：日本專利特開2005-210628號公報
[發明所欲解決之問題]
用於行動電話等之攝像裝置隨著行動電話之小型化之要求而被要求更進一步之薄型化(低矮化)。作為攝像裝置之低矮化之手段之一，可列舉攝像元件安裝基板之薄型化。
且說，攝像元件安裝基板一般使用有利用金屬板等對背面整面進行補強之剛性型配線電路基板、及未利用金屬板對下表面整體進行補強之較薄之可撓型配線電路基板(FPC)之兩種。
FPC因不利用金屬板進行補強，故可較剛性型配線電路基板更薄型化。然而，FPC因係薄膜，故於FPC之上表面或下表面形成有由配線或端子等導體圖案引起之凹凸。又，FPC具有可撓性。因此，於將攝像元件等電子元件之複數個端子安裝於FPC之各端子時，存在一部分端子區域於厚度方向變形而凹陷之情形。若如此，則攝像元件會傾斜，因此，產生攝像元件之安裝精度下降之不良情況。
又，因於安裝時會對端子施加厚度方向之壓力，故若端子較細或較薄，則存在端子破損之情形。
本發明之目的在於提供一種電子元件之安裝精度良好且能夠抑制端子之破損之配線電路基板及攝像裝置。 [解決問題之技術手段]
本發明[1]包含配線電路基板，該配線電路基板具備第1絕緣層、端子、配置於上述端子之厚度方向一側之第2絕緣層、及與上述端子於與厚度方向交叉之方向連接之配線，上述第1絕緣層具有於厚度方向貫通且開口截面面積隨著朝向厚度方向一側而變寬之開口部，上述端子具有與形成上述開口部之上述第1絕緣層之內側面接觸之周緣部、及與上述周緣部一體地配置於上述周緣部之內側之實心部，上述周緣部及上述實心部填充上述開口部之全部。
根據該配線電路基板，端子填充第1絕緣層之開口部之全部，因此，供安裝攝像元件等電子元件之端子區域被實心部補強。因此，於在配線電路基板上安裝電子元件時，能夠抑制配線電路基板之端子區域於厚度方向變形，其結果，能夠將電子元件精度良好地安裝至配線電路基板。又，無需金屬支持板等支持基板，因此，能夠薄型化。
又，開口部之開口截面面積隨著朝向厚度方向一側而變寬，且於該開口部填充有端子。因此，端子具有截面面積隨著朝向厚度方向一側而變寬之寬幅形狀，從而具有充分之厚度。因此，端子能夠隨著朝向厚度方向一側而分散地承受安裝時來自厚度方向另一側之應力。由此，能夠抑制端子之破損。
本發明[2]具備如[1]中記載之配線電路基板，其中上述端子之厚度方向另一面與上述第1絕緣層之厚度方向另一面為大致同一平面。
根據該配線電路基板，能夠容易地自厚度方向另一側安裝電子元件，安裝性優異。
本發明[3]包含如[1]或2中記載之配線電路基板，其中於將上述端子於厚度方向投影時，與上述端子重疊之配線電路基板之厚度方向一面大致平坦。
根據該配線電路基板，於在配線電路基板上安裝電子元件時，能夠更確實地抑制配線電路基板之端子區域於厚度方向變形。
本發明[4]包含如[1]至[3]中任一項中記載之配線電路基板，其中上述端子具備與上述周緣部及上述實心部一體地配置於上述周緣部及上述實心部之厚度方向一側之配線連接部，上述配線之厚度方向一面與上述配線連接部之厚度方向一面為大致同一平面。
根據該配線電路基板，端子具備與配線之厚度方向一面成為同一平面之端子連接部，因此，端子區域藉由端子連接部更進一步補強。由此，能夠更進一步抑制端子區域於厚度方向變形。又，配線與配線連接部之厚度方向一面為大致同一平面，因此，能夠使配線電路基板之厚度方向一面更進一步平坦。由此，能夠更進一步抑制配線電路基板之變形。
本發明[5]包含如[1]至[4]中任一項中記載之配線電路基板，其中上述端子於在上述厚度方向投影時，具備包含於上述開口部之內側部、及自上述內側部向外側延伸之外側部，上述內側部之厚度方向一面與上述外側部之厚度方向一面為大致同一平面。
根據該配線電路基板，端子之內側部與外側部為大致同一平面，因此，能夠使配線電路基板之厚度方向一面更進一步平坦。由此，能夠更進一步抑制配線電路基板之變形。
本發明[6]包含如[1]至[5]中任一項中記載之配線電路基板，其中上述端子之厚度為30 μm以下。
根據該配線電路基板，能夠實現端子之薄膜化進而配線電路基板之薄膜化。
本發明[7]包含如[1]至[6]中任一項中記載之配線電路基板，其中上述端子進而具備配置於上述開口部內且自上述開口部之厚度方向另一面露出之鍍金層。
根據該配線電路基板，因於厚度方向另一面具備鍍金層，故端子之耐久性變得良好。又，因鍍金層具備良好之耐蝕刻性，故於藉由蝕刻等使端子之另一面露出之步驟中，能夠抑制蝕刻侵入至實心部內部。因此，能夠抑制端子之破損。進而，因鍍金層配置於開口部內，由此能夠抑制鍍金層自配線電路基板之厚度方向另一面突出，電子元件之安裝性優異。
本發明[8]包含如[1]至[7]中任一項中記載之配線電路基板，其進而具備配置於上述第2絕緣層之厚度方向一側之屏蔽層、及配置於上述屏蔽層之厚度方向一側之第3絕緣層。
根據該配線電路基板，能夠利用屏蔽層屏蔽自外部產生之電磁波，因此，能夠提昇攝像裝置之可靠性。
本發明[9]包含如[1]至[8]中任一項中記載之配線電路基板，其用於安裝攝像元件。
根據該配線電路基板，可用作攝像元件安裝用之配線電路基板。
本發明[10]包含一種攝像裝置，其具備如[1]至[9]中任一項中記載之配線電路基板、及安裝於上述配線電路基板之攝像元件。
根據該攝像裝置，具備上述配線電路基板及攝像元件，因此，於配線電路基板之端子區域可抑制厚度方向之變形。因此，攝像元件被精度良好地安裝於配線電路基板，且連接可靠性優異。又，無需金屬支持板等支持基板，因此，能夠薄型化。進而，可抑制端子之破損。 [發明之效果]
本發明之配線電路基板及攝像裝置之電子元件之安裝精度良好，且能夠抑制端子之破損。
於圖1中，紙面上下方向為前後方向(第1方向)，紙面上側為前側(第1方向一側)，紙面下側為後側(第1方向另一側)。紙面左右方向為左右方向(與第1方向正交之第2方向)，紙面左側為左側(第2方向一側)，紙面右側為右側(第2方向另一側)。紙面紙厚方向為上下方向(厚度方向，與第1方向及第2方向正交之第3方向)，紙面進深側為上側(厚度方向一側，第3方向一側)，紙面近前側為下側(厚度方向另一側，第3方向另一側)。具體而言，依據各圖之方向箭頭。
＜第1實施形態＞ 1.攝像元件安裝基板 參照圖1～圖3B，作為本發明之配線電路基板之一實施形態，對攝像元件安裝基板(以下，亦簡稱為安裝基板)之第1實施形態進行說明。
第1實施形態之安裝基板1係用以安裝攝像元件21(下述)之可撓性配線電路基板(FPC)，尚不具備攝像元件21。如圖1所示，安裝基板1具有於前後方向及左右方向(面方向)延伸之俯視大致矩形(長方形狀)之平板形狀(片形狀)。
如圖1所示，安裝基板1具備殼體配置部2及外部零件連接部3。
殼體配置部2係供配置殼體22(下述)及攝像元件21之部分。具體而言係如下部分，其於將殼體22配置於安裝基板1之情形時，於在厚度方向投影時與殼體22重疊。於殼體配置部2之大致中央部，配置有複數個用以與攝像元件21電性連接之攝像元件連接端子9(下述)。再者，殼體配置部2不具有下述金屬支持板。
外部零件連接部3係為殼體配置部2以外之區域、且用以與外部零件連接之部分。外部零件連接部3以外部零件連接部3之前端緣與殼體配置部2之後端緣連接之方式配置於殼體配置部2之後側。於外部零件連接部3之後端緣配置有複數個用以與外部零件電性連接之外部零件連接端子10(下述)。
如圖2所示，安裝基板1具備作為第1絕緣層之基底絕緣層4、導體圖案5、作為第2絕緣層之第1防護絕緣層6、屏蔽層7、及作為第3絕緣層之第2防護絕緣層8。較佳為安裝基板1僅由基底絕緣層4、導體圖案5、第1防護絕緣層6、屏蔽層7及第2防護絕緣層8所構成。
基底絕緣層4構成安裝基板1之外形，形成為仰視大致矩形狀。基底絕緣層4之下表面(厚度方向另一面)係以變得大致平坦之方式形成。於基底絕緣層4形成有複數個攝像元件開口部41(開口部)及複數個外部零件開口部42。
複數個攝像元件開口部41係用以使攝像元件連接端子9自下表面露出之開口部。複數個攝像元件開口部41以成為矩形框狀之方式相互隔開間隔地排列配置於殼體配置部2之中央部。攝像元件開口部41於厚度方向貫通基底絕緣層4，具有仰視大致圓形狀。攝像元件開口部41具有開口截面面積隨著朝向上側而變寬之形狀。即，攝像元件開口部41具有於側剖視時隨著朝向上側而變得寬幅之(隨著朝向下側而變得窄幅之)錐形形狀。攝像元件開口部41係自基底絕緣層4之內側面43區劃，基底絕緣層4之內側面43與攝像元件開口部41之下表面所成之角度於側剖視時，例如為100°以上，較佳為120°以上，又，例如為170°以下，較佳為160°以下。藉此，於下述製造方法中，能夠於攝像元件開口部41內均勻地形成金屬薄膜17，確實地形成錐形形狀之攝像元件連接端子9。
複數個外部零件開口部42係用以使外部零件連接端子10自下表面露出之開口部。外部零件開口部42於左右方向相互隔開間隔地排列配置於外部零件連接部3之後端緣。外部零件開口部42於厚度方向貫通基底絕緣層4，具有仰視大致矩形狀(長方形狀)。外部零件開口部42以於仰視時自外部零件連接部3之後端緣朝向前側延伸之方式形成。
基底絕緣層4係由絕緣性材料形成。作為絕緣性材料，例如可列舉聚醯亞胺樹脂、聚醯胺醯亞胺樹脂、丙烯酸系樹脂、聚醚腈樹脂、聚醚碸樹脂、聚對苯二甲酸乙二酯樹脂、聚萘二甲酸乙二酯樹脂、聚氯乙烯樹脂等合成樹脂等。較佳為基底絕緣層4係由聚醯亞胺樹脂形成。
基底絕緣層4之厚度T1 例如為1 μm以上，較佳為3 μm以上，更佳為5 μm以上，又，例如為30 μm以下，較佳為10 μm以下，更佳為8 μm以下。
導體圖案5係以與基底絕緣層4之上表面(厚度方向一面)接觸之方式設置於基底絕緣層4之上側。導體圖案5具備複數個攝像元件連接端子9(端子)、複數個外部零件連接端子10及複數個配線11。
複數個攝像元件連接端子9以成為矩形框狀之方式相互隔開間隔地排列配置於殼體配置部2之中央部。即，複數個攝像元件連接端子9以與要安裝之攝像元件21之複數個端子25(下述)對應之方式設置。又，複數個攝像元件連接端子9係與複數個攝像元件開口部41對應而設置。
攝像元件連接端子9具有剖視大致倒帽形狀，一體地具備端子連接部51及配置於其上之配線連接部52。
端子連接部51係與焊接凸塊26(下述)連接之部分，形成攝像元件連接端子9之下部。端子連接部51係配置於攝像元件開口部41之內部。
端子連接部51具有開口截面面積隨著朝向上側而變寬之形狀。即，端子連接部51具有於側剖視時隨著朝向上側而變得寬幅之(隨著朝向下側而變得窄幅之)錐形形狀。具體而言，端子連接部51具有仰視大致圓形狀，具有朝向上側擴徑之(朝向下側縮徑之)大致圓錐台形狀。端子連接部51如參照圖3A之假想線般，一體地具備周緣部53及配置於其內側之實心部54。
周緣部53與基底絕緣層4之形成攝像元件開口部41之內側面43接觸，構成端子連接部51之面方向上之外形。即，周緣部53具有空心之大致圓錐台形狀。
實心部54於周緣部53之內側與周緣部53一體地形成。即，實心部54之外周緣與周緣部53之內周緣連接。實心部54具有實心之大致圓錐台形狀。
如圖2所示，周緣部53及實心部54填充(填滿)攝像元件開口部41之全部。即，包括周緣部53及實心部54之端子連接部51之形狀與攝像元件開口部41之形狀一致，其厚度與基底絕緣層4之厚度相同。
又，端子連接部51之下表面(露出面)自攝像元件開口部41露出，以變得大致平坦之方式形成。具體而言，端子連接部51之下表面與基底絕緣層4之下表面為大致同一平面。即，於端子連接部51之下表面與基底絕緣層4之下表面完全不產生上下方向偏移(階差)或其階差於上下方向例如為2.0 μm以下，較佳為1.0 μm以下，更佳為0.5 μm以下。
配線連接部52係與連接配線12於面方向連接之部分，形成攝像元件連接端子9之上部。
配線連接部52具有仰視大致圓形狀之平板形狀，於在厚度方向投影時，包含端子連接部51。即，配線連接部52之周端緣相對於端子連接部51之周端緣，於面方向(前後方向及左右方向)位於外側。配線連接部52之內周部之下表面與端子連接部51之上表面於上下方向一體地連接。配線連接部52之外周部之下表面與基底絕緣層4之上表面接觸。
攝像元件連接端子9如參照圖3B之假想線般，於在上下方向投影時，一體地具備包含於攝像元件開口部41之最外形之內側部55與自內側部55向外側延伸之外側部56(凸緣部)。即，於攝像元件連接端子9中，端子連接部51及與端子連接部51於上下方向連接之配線連接部52之內周部與內側部55對應，與基底絕緣層4之上表面接觸之配線連接部52之周緣部與外側部56對應。
攝像元件連接端子9之上表面(即，配線連接部52之上表面)係以變得大致平坦之方式形成。具體而言，內側部55之上表面與外側部56之上表面為大致同一平面。即，於內側部55之上表面及外側部56之上表面，完全不產生上下方向偏移(階差)或其階差於上下方向上例如為2.0 μm以下，較佳為1.0 μm以下，更佳為0.5 μm以下。
再者，將於將安裝基板1於厚度方向投影時與攝像元件連接端子9重疊之俯視或仰視之區域設為端子區域14。
如圖1所示，複數個外部零件連接端子10於左右方向相互隔開間隔地排列配置於外部零件連接部3之後端緣。即，以與外部零件之複數個端子(未圖示)對應之方式設置。又，複數個外部零件連接端子10係與複數個外部零件開口部42對應而設置。外部零件連接端子10具有俯視大致矩形狀(長方形狀)。外部零件連接端子10係配置於外部零件開口部42內，其下表面自外部零件開口部42露出。
如圖2所示，複數個配線11具備複數個連接配線12及複數個接地配線13。
複數個連接配線12以與複數個攝像元件連接端子9及複數個外部零件連接端子10對應之方式設置。具體而言，連接配線12以將攝像元件連接端子9與外部零件連接端子10連接之方式與該等一體地形成。即，連接配線12之一端與攝像元件連接端子9之配線連接部52於面方向連接，連接配線12之另一端與外部零件連接端子10於面方向連接，而將該等電性連接。
連接配線12之上表面以與配線連接部52之上表面成為大致同一平面之方式形成。即，於連接配線12之上表面及配線連接部52之上表面，完全不產生上下方向偏移(階差)或其階差於上下方向上例如為2.0 μm以下，較佳為1.0 μm以下，更佳為0.5 μm以下。
複數個接地配線13係以與複數個連接配線12對應之方式設置。具體而言，複數個接地配線13以沿複數個連接配線12之方式設置。又，接地配線13之上表面與連接配線12之上表面為相同之上下方向位置，接地配線13之下表面與連接配線12之下表面為相同之上下方向位置。於接地配線13之一端，一體地連接有未圖示之接地端子。
作為導體圖案5(攝像元件連接端子9、外部零件連接端子、配線11)之材料，例如可列舉銅、銀、金、鎳或包含其等之合金、焊料等金屬材料。可較佳地列舉銅。
攝像元件連接端子9(端子連接部51及配線連接部52)及外部零件連接端子10之厚度T2 分別例如為2 μm以上，較佳為5 μm以上，更佳為7 μm以上，又，例如為30 μm以下，較佳為20 μm以下，更佳為15 μm以下。藉由將厚度T2 設為上述上限以下，而能夠實現安裝基板1之薄膜化。即，安裝基板1為薄膜，並且能夠抑制端子之破損。
配線11之厚度T3 例如為1 μm以上，較佳為3 μm以上，又，例如為15 μm以下，較佳為10 μm以下，更佳為8 μm以下，進而較佳為5 μm以下。
攝像元件連接端子9之寬度、即端子區域14之面方向長度L(直徑)例如為30 μm以上，較佳為50 μm以上，又，例如為500 μm以下，較佳為200 μm以下。
配線11之寬度例如為5 μm以上，較佳為10 μm以上，又，例如為100 μm以下，較佳為50 μm以下。
第1防護絕緣層6係以被覆導體圖案5之方式設置於基底絕緣層4及導體圖案5之上側。即，第1防護絕緣層6係以與自導體圖案5之上表面及側面及導體圖案5露出之基底絕緣層4之上表面接觸之方式配置。第1防護絕緣層6之下表面之上下方向位置與配線11之下表面之上下方向位置及基底絕緣層4之上表面之上下方向位置分別一致。第1防護絕緣層6之俯視外形除外部零件連接端子10之形成部分以外，以與基底絕緣層4相同之方式形成。
第1防護絕緣層6具有接地開口部61。接地開口部61係用以使接地配線13之上表面露出之開口部。接地開口部61以於在厚度方向投影時與接地配線13重疊之方式形成。接地開口部61於厚度方向貫通第1防護絕緣層6，具有仰視大致圓形狀。接地開口部61具有於側剖視時隨著朝向下側而變得窄幅之錐形形狀。
第1防護絕緣層6由與在基底絕緣層4中上述之絕緣性材料相同之絕緣性材料形成，較佳為由聚醯亞胺樹脂形成。
第1防護絕緣層6之厚度T4 例如為1 μm以上，較佳為2 μm以上，又，例如為30 μm以下，較佳為10 μm以下，更佳為5 μm以下。
屏蔽層7係以與第1防護絕緣層6之上表面接觸之方式配置於第1防護絕緣層6之上側。屏蔽層7係屏蔽來自外部之電磁波之層，形成為於面方向(前後方向及左右方向)延伸之片狀。
屏蔽層7與接地配線13電性連接。即，屏蔽層7於接地開口部61與接地配線13連接。具體而言，屏蔽層7於與接地配線13對向之部分具備於下側具有凸形狀且與接地配線13之上表面接觸之接觸部71。
接觸部71具備與接地配線13直接接觸之平坦部72、及以與平坦部72之周圍連接之方式一體地配置之傾斜部73。
平坦部72形成為於面方向延伸之平板狀。
傾斜部73於與上下方向及面方向交叉(傾斜)之傾斜方向延伸。
側剖視時，平坦部72與傾斜部73之角度例如為100°以上，較佳為120°以上，又，例如為170°以下，較佳為160°以下。藉此，能夠不斷線地藉由濺鍍等方法形成能夠與接地配線13接地之屏蔽層40，因此，能夠將屏蔽層40薄膜化。
藉此，屏蔽層7經由接地配線13而接地。
屏蔽層7包括導體，例如使用銅、鉻、鎳、金、銀、鉑、鈀、鈦、鉭、焊料、或該等之合金等金屬材料。可較佳地列舉銅。
屏蔽層7之厚度T5 例如為0.05 μm以上，較佳為0.1 μm以上，又，例如為3 μm以下，較佳為1 μm以下。
第2防護絕緣層8係以被覆屏蔽層7之整面之方式設置於屏蔽層7之上側。第2防護絕緣層8之外形係以與第1防護絕緣層6相同之方式形成。
第2防護絕緣層8之厚度T6 例如為1 μm以上，較佳為2 μm以上，又，例如為30 μm以下，較佳為10 μm以下，更佳為5 μm以下。
安裝基板1(尤其是端子區域14之安裝基板1)之總厚度T7 例如為7 μm以上，較佳為10 μm以上，又，例如為50 μm以下，較佳為30 μm以下。
又，於安裝基板1中，端子區域14之上表面14a係以其整面變得大致平坦之方式形成。具體而言，相對於將端子區域14之上表面14a之兩端(圖2之點A、B)連結之線，端子區域14之上表面14a之上下方向之偏移例如為3.0 μm以下，較佳為2.0 μm以下，更佳為1.0 μm以下，進而較佳為0.5 μm以下。尤其是，將端子區域14之上表面14a之兩端(圖2之點A、B)連結之線與實心部54之面方向中心之下表面(點C)之上下方向距離例如為3.0 μm以下，較佳為2.0 μm以下，更佳為1.0 μm以下，進而較佳為0.5 μm以下。
端子區域14之安裝基板1之總厚度之變化量例如為3.0 μm以下，較佳為2.0 μm以下，更佳為1.0 μm以下，進而較佳為0.5 μm以下。再者，變化量係以端子區域14之面方向端緣(圖2之點A、B)之厚度為基準。例如，兩端緣與其面方向中心點(圖2之點C)之厚度之差成為上述範圍。
2.攝像元件安裝基板之製造方法 如圖4A～圖5G所示，第1實施形態之安裝基板1例如藉由依序實施金屬支持板準備步驟、基底絕緣層形成步驟、金屬薄膜形成步驟、光阻形成步驟、導體圖案形成步驟、光阻、金屬薄膜去除步驟、第1防護絕緣層形成步驟、屏蔽層形成步驟、第2防護絕緣層形成步驟及金屬支持板去除步驟而獲得。
於金屬支持板準備步驟中，如圖4A所示，準備金屬支持板16。
金屬支持板16例如由不鏽鋼、42合金、鋁、銅合金等金屬材料形成。較佳為金屬支持板16由不鏽鋼形成。
金屬支持板16之厚度例如為5 μm以上，較佳為10 μm以上，例如為50 μm以下，較佳為30 μm以下。
金屬支持板16之上表面係以變得平坦(平滑)之方式形成。
於基底絕緣層形成步驟中，如圖4B所示，於金屬支持板16之上表面形成基底絕緣層4。即，於金屬支持板16之上表面形成具有開口部(攝像元件開口部41及外部零件開口部42)之基底絕緣層4。
具體而言，將感光性之絕緣性材料之清漆(例如，感光性聚醯亞胺)塗佈於金屬支持板16之上表面整面並使之乾燥，而形成基底皮膜(基底絕緣層)。其後，經由具有與開口部(攝像元件開口部41及外部零件開口部42)對應之圖案之光罩對基底皮膜進行曝光。錐形形狀可藉由利用曝光時之曝光間隙等調整光之平行度而形成。其後，使基底皮膜顯影，並視需要使之加熱硬化。
於金屬薄膜形成步驟中，如圖4C所示，於基底絕緣層4之上表面、以及自攝像元件開口部41及外部零件開口部42露出之金屬支持板16之上表面形成金屬薄膜17(種膜)。
作為金屬薄膜17，例如使用銅、鉻、鎳、鈦及其等之合金等金屬材料。就與基底絕緣層4之密接性之觀點而言，可較佳地列舉鉻。
金屬薄膜17例如為藉由對形成於金屬支持板16上之基底絕緣層4實施濺鍍、鍍覆等薄膜形成方法而形成。就密接性之觀點而言，較佳為藉由濺鍍形成金屬薄膜17(濺鍍膜)。
金屬薄膜17之厚度例如為10 nm以上，較佳為20 nm以上，又，例如為300 nm以下，較佳為150 nm以下。
於光阻形成步驟中，如圖4D所示，於金屬薄膜17上形成光阻18。即，形成具有與導體圖案5對應之開口部的光阻18。
具體而言，將乾膜光阻配置於金屬薄膜17之上表面整面。其後，經由具有與導體圖案5對應之圖案的光罩對乾膜光阻進行曝光。其後，使乾膜光阻顯影，並視需要使之加熱硬化，藉此，使光阻18形成為抗鍍覆層。
藉此，使與導體圖案5對應之部分之金屬薄膜17自光阻18露出。
於導體圖案形成步驟中，如圖4E所示，於自光阻18露出之金屬薄膜17之表面，形成導體圖案5。
具體而言，例如實施自金屬薄膜17進行饋電之電解鍍覆。
此時，採用灌孔鍍覆法。具體而言，例如使用含有抑制鍍覆成長之抑制劑、及促進鍍覆成長之促進劑的鍍覆浴(較佳為硫酸銅鍍覆浴)。
藉此，抑制自位於基底絕緣層4之上表面之金屬薄膜17(於配線11成長之金屬薄膜17)之鍍覆層19之成長，並且促進位於攝像元件開口部41內部之金屬薄膜17(於攝像元件連接端子9成長之金屬薄膜17)之鍍覆層19之成長。因此，以填充攝像元件開口部41之全部之方式形成鍍覆層19。即，於攝像元件開口部41，形成一體地具備周緣部53及實心部54之端子連接部51，進而於其上部一體地形成配線連接部52。又，配線連接部52之上表面以與配線11之上表面成為同一平面之方式形成。其結果，形成具有攝像元件連接端子9、外部零件連接端子10及配線11之導體圖案5。
再者，與導體圖案5對應之金屬薄膜17與藉由電解鍍覆所成之鍍覆層19一體化，與鍍覆層19一起形成導體圖案5。即，於圖4D～圖5H中，攝像元件連接端子9及配線11係以分別成為鍍覆層19及金屬薄膜17之2層之方式圖示，但該等於鍍覆層19之材料與金屬薄膜17之材料相同之情形時，亦可完全一體化而成為一層(參照圖2)。
於光阻、金屬薄膜去除步驟中，如圖5F所示，將光阻18及金屬薄膜17去除。
具體而言，首先，將殘留之光阻18去除。例如，藉由濕式蝕刻去除。其後，將與殘留之光阻18對向之金屬薄膜17去除。例如，藉由剝離或濕式蝕刻去除。
第1防護絕緣層形成步驟係如圖5G所示般，於導體圖案5及基底絕緣層4之上表面配置第1防護絕緣層6。
此時，以導體圖案5之接地配線13之上表面露出之方式形成具有接地開口部61之第1防護絕緣層6。又，以接地開口部61於側剖視時成為隨著朝向下側而變得窄幅之錐形形狀之方式形成第1防護絕緣層6。
具體而言，例如與基底絕緣層形成步驟同樣地實施。
於屏蔽層形成步驟中，如圖5H所示，於第1防護絕緣層6上形成屏蔽層7。
屏蔽層7之形成例如可列舉電解鍍覆、無電解鍍覆等鍍覆法，例如可列舉濺鍍法、蒸鍍法、離子鍍覆法，例如可列舉利用導電膏之塗佈法。就薄膜化之觀點而言，可較佳地列舉濺鍍、蒸鍍法，可更佳地列舉濺鍍。
第2防護絕緣層形成步驟係如圖5I所示般，於屏蔽層7之上表面配置第2防護絕緣層8。
具體而言，於屏蔽層7之上表面整面形成第2防護絕緣層8。
具體而言，與基底絕緣層形成步驟同樣地實施。
藉此，以支持於金屬支持板16之狀態獲得具備基底絕緣層4、導體圖案5、第1防護絕緣層6、屏蔽層7、及第2防護絕緣層8之安裝基板1。
於金屬支持板去除步驟中，如圖5J所示，將金屬支持板16去除。
作為去除方法，例如可列舉將金屬支持板16自安裝基板1之下表面剝離之方法、藉由濕式蝕刻對金屬支持板16進行處理之方法等。
藉此，獲得具備基底絕緣層4、導體圖案5、第1防護絕緣層6、屏蔽層7、及第2防護絕緣層8之安裝基板1。
此種安裝基板1例如用於用以安裝攝像元件之配線電路基板。即，安裝基板1用於相機模組等攝像裝置。
3.攝像裝置 參照圖6對具備第1實施形態之安裝基板1的攝像裝置20進行說明。
攝像裝置20具備安裝基板1、攝像元件21、殼體22、光學透鏡23及濾光片24。
安裝基板1係與圖2之狀態上下反轉而使用。即，安裝基板1係以使基底絕緣層4為上側且使第2防護絕緣層8為下側之方式配置。
攝像元件21係將光轉換為電氣信號之半導體元件，例如可列舉CMOS感測器、CCD感測器等固體攝像元件。
攝像元件21形成為俯視大致矩形之平板形狀，具備未圖示之Si基板等矽、配置於其上之光電二極體(光電轉換元件)及彩色濾光片。於攝像元件21之下表面，設置有複數個與安裝基板1之攝像元件連接端子9對應之端子25。
攝像元件21之厚度例如為10 μm以上，較佳為50 μm以上，又，例如為1000 μm以下，較佳為500 μm以下。
攝像元件21係安裝於安裝基板1。即，攝像元件21之端子25係經由對應之安裝基板1之攝像元件連接端子9、及焊接凸塊26等而進行覆晶安裝。藉此，攝像元件21配置於安裝基板1之殼體配置部2之中央部，而與安裝基板1之攝像元件連接端子9及外部零件連接端子10電性連接。
攝像元件21係安裝於安裝基板1，藉此，構成攝像單元27。即，攝像單元27具備安裝基板1及安裝於其上之攝像元件21。
殼體22係以與攝像元件21隔開間隔地將之包圍之方式配置於安裝基板1之殼體配置部2。殼體22具有俯視大致矩形狀之筒狀。於殼體22之上端設置有用以固定光學透鏡23之固定部。
光學透鏡23係與安裝基板1及攝像元件21隔開間隔地配置於安裝基板1之上側。光學透鏡23形成為俯視大致圓形狀，以來自外部之光到達至攝像元件21之方式藉由固定部固定。
濾光片24係於攝像元件21及光學透鏡23之上下方向中央，以與該等隔開間隔之方式配置，並固定於殼體22。
而且，該安裝基板1具備基底絕緣層4、攝像元件連接端子9、第1防護絕緣層6、及連接配線12。基底絕緣層4具有於上下方向貫通且開口截面面積隨著朝向上側而變寬之攝像元件開口部41。攝像元件連接端子9具有與攝像元件開口部41之內側面43接觸之周緣部53、及與周緣部53一體地配置於周緣部53之內側之實心部54。又，周緣部53及實心部54填充攝像元件開口部41之全部。
因此，供安裝攝像元件21之端子區域14藉由實心部54補強。因此，於將安裝基板1上下反轉而將攝像元件21自上安裝於安裝基板1時，能夠抑制安裝基板1之端子區域14向下側變形(參照圖7)。其結果，能夠抑制攝像元件21相對於安裝基板1傾斜，從而能夠精度良好地安裝攝像元件21。又，無需金屬支持板16等支持基板，因此，能夠薄型化。
再者，例如，如圖8A所示，於如具備周緣部53但不具備實心部54之安裝基板，更具體而言於無實心部54且周緣部53於下端部以將攝像元件開口部41封閉之方式連續之安裝基板中，於端子區域14之上表面14a形成凹部15。若如圖8B所示將該安裝基板上下反轉而將攝像元件21自上側安裝於安裝基板，則由於其安裝時向下側之應力及凹部15之存在，而使端子區域14部分地向下側變形。其結果，攝像元件21傾斜，安裝精度下降。
又，如圖9A所示，於先前之覆蓋層接著型之安裝基板、即具有基底絕緣層4、導體圖案5、接著劑層30、及第1防護絕緣層6之安裝基板中，攝像元件連接端子9係配置於攝像元件開口部41內部，位於較第1防護絕緣層6之上表面更靠下側。如圖9B所示，若欲於該安裝基板安裝攝像元件21，則要於攝像元件開口部41之內部配置焊接凸塊26，因此，必須增大焊接凸塊26之體積(量)，因此，各焊接凸塊26之形狀或大小之偏差會變大。其結果，會產生攝像元件21傾斜而使安裝精度下降之情形。
再者，於圖7～圖9B中，為了容易理解作用效果，對攝像元件21之大小、各端子之數量或大小等作了變更。
又，關於攝像元件開口部41，開口截面面積隨著朝向上側而變寬，且於該攝像元件開口部41填充有攝像元件連接端子9。因此，攝像元件連接端子9具有截面面積隨著朝向上側而變寬之寬幅形狀，從而具有充分之厚度。因此，於將安裝基板1上下反轉而將攝像元件21自上安裝於安裝基板1時，攝像元件連接端子9能夠隨著朝向下側而分散地承受自上側朝向下側之應力(參照圖7)。由此，能夠抑制攝像元件連接端子9之破損。
又，如圖2所示，攝像元件開口部41之開口面積隨著朝向上側而變寬，即，開口面積隨著朝向下側而變小。因此，能夠縮小自攝像元件開口部41露出之端子連接部51之面積(露出面積)。由此，於形成複數個攝像元件連接端子9之情形時，能夠減小各攝像元件連接端子9間之露出面積之絕對值之偏差的差。其結果，能夠減小因攝像元件21與端子25之接觸面積之偏差引起之導通性之偏差。
又，如圖2所示，於安裝基板1中，攝像元件連接端子9之下表面、即端子連接部51之下表面與基底絕緣層4之下表面為大致同一平面。因此，如圖7所示，於將安裝基板1上下反轉而自安裝基板1之上側安裝攝像元件21時，能夠抑制攝像元件21或焊接凸塊26碰撞至端子區域14之下表面14b(於安裝時為上側)之周邊之基底絕緣層4。因此，能夠容易地將攝像元件21安裝於安裝基板1。
又，如圖2所示，於安裝基板1中，端子區域14之上表面14a大致平坦。因此，如圖7所示，於安裝時，端子區域14之上表面14a(於圖7中相當於下表面)能夠容易地整體上與載置台(未圖示)接觸，而能夠以上表面14a支持端子區域14。其結果，能夠更確實地抑制於端子區域14內於上下方向變形。
再者，於安裝基板1之上表面，作為端子區域14以外之區域，於複數個端子區域14之間存在區域外凹部(圖2中所示之符號80)，但尤其重要的是，端子區域14之上表面14a大致平坦。其原因在於：如圖7所示，於安裝攝像元件21時，來自攝像元件21之壓力起作用之區域實質上僅為端子區域14。即，於區域外凹部80，壓力幾乎不起作用，因此，即便存在區域外凹部80，亦認為實質上不存在安裝基板1之端子區域14進而安裝基板1整體於上下方向變形之影響。
又，如圖2所示，於安裝基板1中，攝像元件連接端子9具備與周緣部53及實心部54一體地配置於周緣部53及實心部54之上側之配線連接部52。又，安裝基板1具備連接配線12，連接配線12之上表面與配線連接部52之上表面為大致同一平面。
因此，能夠利用配線連接部52更進一步補強端子區域14。由此，能夠更進一步抑制端子區域14於上下方向變形。又，連接配線12與配線連接部52之上表面為大致同一平面，因此，能夠使安裝基板1之上表面(與連接配線12對應之區域及與配線連接52對應之區域)更進一步平坦。由此，能夠更進一步抑制安裝基板1整體於上下方向變形。
又，於安裝基板1中，攝像元件連接端子9於在上下方向投影時具備內側部55及外側部56。又，內側部55之上表面與外側部56之上表面為大致同一平面。
因此，能夠使端子區域14之上表面14a更進一步平坦。由此，能夠更進一步抑制端子區域14內之上下方向之變形。
又，安裝基板1進而具備配置於第1防護絕緣層6之上表面之屏蔽層7、及配置於屏蔽層7之上表面之第2防護絕緣層8。因此，能夠利用屏蔽層7屏蔽自外部產生之電磁波，因此，能夠提昇攝像裝置20之可靠性。
又，配線11具備連接配線12及接地配線13，屏蔽層7與接地配線13電性連接。因此，於基底絕緣層4之上表面，即於與連接配線12相同之上下方向位置，配置有接地配線13。由此，無須另外設置用以設置接地配線13之層。其結果，能夠實現安裝基板1之薄膜化。
又，安裝基板1係各層(基底絕緣層4、導體圖案5、第1防護絕緣層6、屏蔽層7及第2防護絕緣層8)直接接觸之無接著劑之安裝基板。因此，能夠實現薄型化(低矮化)。並且因無需丙烯酸系接著劑等之接著劑層30，故能夠抑制因濕熱引起之接著劑層30之劣化，耐濕熱性優異。
根據該安裝基板1之製造方法，能夠製造安裝精度良好之安裝基板1。
又，該製造方法具備金屬支持板準備步驟、基底絕緣層形成步驟、金屬薄膜形成步驟、光阻形成步驟、導體圖案形成步驟、光阻/金屬薄膜去除步驟、第1防護絕緣層形成步驟、屏蔽層形成步驟、第2防護絕緣層形成步驟及金屬支持板去除步驟。
因此，因於較硬之金屬支持板16之上製造安裝基板1，故容易操作。又，即便使基底絕緣層4之厚度較薄，因金屬支持板16支持基底絕緣層4，故亦能夠於基底絕緣層4之上確實地配置於配線11或第1防護絕緣層6等。其結果，能夠實現基底絕緣層4之薄膜化進而實現安裝基板1之薄型化。
又，若使用感光性之絕緣性材料形成基底絕緣層4、第1防護絕緣層6及第2防護絕緣層8，則於基底絕緣層4、導體圖案5、第1防護絕緣層6、屏蔽層7及第2防護絕緣層8之各者之間，能夠將該等積層而無需接著劑層30。因此，能夠實現耐熱性之提昇及更進一步之薄膜化。
根據該攝像裝置20，可抑制於安裝基板1之端子區域14向下側之變形。因此，攝像元件21被精度良好地安裝於安裝基板1，連接可靠性優異。又，無需金屬支持板16等支持基板，因此，能夠薄型化。
4.變化例 參照圖10～圖11，對第1實施形態之安裝基板1之變化例進行說明。再者，於變化例中，對與上述圖2所示之實施形態相同之構件標附相同之符號，並省略其說明。
(1)於圖2所示之實施形態中，端子區域14之上表面14a係以其整面變得大致平坦之方式形成，但，例如，如圖10所示般，亦可端子區域14之上表面14a之一部分形成微小凹部81，而並不變得大致平坦。
於該情形時，內側部55之上表面不與外側部56之上表面成為大致同一平面，位於較外側部56之上表面更靠下側。微小凹部81之深度淺於區域外凹部80之深度。即，微小凹部81之底部位於較區域外凹部80之底部更靠上側。
圖10所示之實施形態亦發揮與圖2所示之實施形態相同之作用效果。
就能夠更確實地抑制安裝基板1之端子區域14之變形之觀點而言，可列舉圖2所示之實施形態。
(2)於圖2所示之實施形態中，安裝基板1具備基底絕緣層4、導體圖案5、第1防護絕緣層6、屏蔽層7、及第2防護絕緣層8。但，例如，如圖11所示般，安裝基板1亦可不具備屏蔽層7及第2防護絕緣層8。
圖11所示之安裝基板1較佳為僅由基底絕緣層4、導體圖案5及第1防護絕緣層6所構成。此時，第1防護絕緣層6係配置於導體圖案5之上表面整面及自導體圖案5露出之基底絕緣層4之上表面整面。
圖11所示之實施形態亦發揮與圖2所示之實施形態相同之作用效果。
就能夠利用屏蔽層7屏蔽自外部產生之電磁波而提昇作為攝像裝置之可靠性之觀點而言，可較佳地列舉圖2所示之實施形態。
(3)於圖2所示之安裝基板1中，導體圖案5(攝像元件連接端子9、外部零件連接端子10、配線11)分別與鍍覆層19之材料及金屬薄膜17之材料一體化而構成一層。但，例如，如圖5J所示，亦可鍍覆層19之材料與金屬薄膜17之材料不同，導體圖案5具備鍍覆層19及金屬薄膜17之2層構造。較佳為鍍覆層19由銅構成，金屬薄膜17由鉻構成。於該情形時，於攝像元件連接端子9中，周緣部53具備配置於面方向外側之鉻金屬薄膜及配置於其內側之銅金屬部。實心部54具備配置於下側之鉻金屬薄膜及配置於其上側之銅金屬部。
(4)於圖2所示之實施形態中，具備屏蔽層17。但，例如，屏蔽層17亦可為配線及端子等之第2導體層，但未圖示。第2導體層之厚度例如為1 μm以上，較佳為3 μm以上，又，例如為15 μm以下，較佳為10 μm以下，更佳為8 μm以下，進而較佳為5 μm以下。亦可不與接地配線13電性連接。第2導體層較佳為可藉由電解鍍覆等鍍覆法形成。
(5)於圖2所示之實施形態中，配線11具備接地配線13。但，例如，亦可不具備接地配線13，但未圖示。即，配線11亦可僅由連接配線12所構成。
(6)於具備圖2所示之安裝基板1之攝像裝置20中，攝像元件21係覆晶安裝於安裝基板1。但，例如，攝像元件21亦可藉由打線接合安裝於安裝基板1，但未圖示。
＜第2實施形態＞ 1.攝像元件安裝基板 參照圖12，作為本發明之配線電路基板之一實施形態，對安裝基板之第2實施形態進行說明。再者，於第2實施形態之安裝基板1中，對與上述圖2所示之第1實施形態相同之構件標附相同之符號，並省略其說明。
於第1實施形態中，攝像元件連接端子9不具備鍍金層。但，例如，於第2實施形態中，如圖12所示，攝像元件連接端子9具備鍍金層57。
於第2實施形態之安裝基板1中，攝像元件連接端子9具備端子連接部51、及配置於其上之配線連接部52。
端子連接部51具備鍍金層57、及配置於鍍金層57之上側之填充部58。
鍍金層57係配置於攝像元件開口部41內，形成端子連接部51之最下部。鍍金層57之下表面(露出面)自攝像元件開口部41露出，與基底絕緣層4之下表面成為大致同一平面。
鍍金層57之厚度例如為10 nm以上，較佳為20 nm以上，又，例如為500 nm以下，較佳為300 nm以下，更佳為150 nm以下。
填充部58係以與鍍金層57之上表面接觸之方式設置於鍍金層57之上側。填充部58之上表面與基底絕緣層4之上表面為大致同一平面。即，於填充部58之上表面及基底絕緣層4之上表面，完全不產生上下方向偏移(階差)或其階差於上下方向上例如為2.0 μm以下，較佳為1.0 μm以下，更佳為0.5 μm以下。
填充部58之材料可較佳地列舉銅、鎳。於填充部58之材料為銅之情形時，攝像元件連接端子9之導電性優異。於填充部58之材料為鎳之情形時，攝像元件連接端子9之硬度優異，能夠更進一步抑制攝像元件連接端子9之破損。
填充部58之厚度例如為1 μm以上，較佳為3 μm以上，又，例如，30 μm以下，較佳為10 μm以下。
鍍金層57及填充部58填充攝像元件開口部41之全部。
再者，於第2實施形態中，亦於端子連接部51，如參照圖13A之假想線般，具備周緣部53、及配置於其內側之實心部54，周緣部53及實心部54填充攝像元件開口部41之全部。具體而言，填充攝像元件開口部41之周緣部53及實心部54係由鍍金層57及填充部58所構成，鍍金層57之面方向周緣部及填充部58之面方向周緣部與端子連接部51之周緣部53對應，鍍金層57之面方向內側部及填充部58之面方向內側部與端子連接部51之實心部54對應。
配線連接部52具備金屬薄膜17、及配置於其上側之配線連接本體部59。
金屬薄膜17係為於第1實施形態中所述之金屬薄膜17。
金屬薄膜17之內周部之下表面與端子連接部51(填充部58)之上表面於上下方向上連接，金屬薄膜17之外周部之下表面與基底絕緣層4之上表面接觸。
配線連接本體部59於在厚度方向投影時與金屬薄膜17一致。
配線連接本體部59之厚度例如為1 μm以上，較佳為3 μm以上，又，例如為15 μm以下，較佳為10 μm以下，更佳為8 μm以下。
配線連接本體部59之材料可列舉導體圖案5之材料，就導電性之觀點而言，可較佳地列舉銅。
攝像元件連接端子9自下依序具備鍍金層57、填充部58、金屬薄膜17及配線連接本體部59。
再者，與第1實施形態同樣地，攝像元件連接端子9如參照圖13B之假想線般，於在上下方向投影時一體地具備包含於攝像元件開口部41之最外形之內側部55、及自內側部55向外側延伸之外側部56(凸緣部)。即，於攝像元件連接端子9中，端子連接部51(鍍金層57及填充部58)、及與端子連接部51於上下方向連接之配線連接部52(金屬薄膜17及配線連接本體部59)之內周部與內側部55對應，與基底絕緣層4之上表面接觸配線連接部52之周緣部與外側部56對應。
又，與第1實施形態同樣地，端子連接部51之下表面(露出面)、即鍍金層57之下表面與基底絕緣層4之下表面為大致同一平面，於攝像元件連接端子9中，內側部55之上表面與外側部56之上表面為大致同一平面。
如圖12所示，複數個配線11具備複數個連接配線12及複數個接地配線13。該等複數個配線11分別於其最下部具備金屬薄膜17。即，複數個配線11(連接配線12、接地配線13)具備金屬薄膜17、及配置於其上側之配線本體部60。
配線本體部60之厚度與配線連接本體部59之厚度相同，例如為1 μm以上，較佳為3 μm以上，又，例如為15 μm以下，較佳為10 μm以下，更佳為8 μm以下。
再者，與第1實施形態同樣地，連接配線12之上表面與配線連接部52之上表面為同一平面。又，端子區域14之上表面14a大致平坦。
2.攝像元件安裝基板之製造方法 如圖14A～圖15J所示，第2實施形態之安裝基板1例如藉由依序實施金屬支持板準備步驟、基底絕緣層形成步驟、鍍金層形成步驟、填充部形成步驟、金屬薄膜形成步驟、光阻形成步驟、導體圖案形成步驟、光阻、金屬薄膜去除步驟、第1防護絕緣層形成步驟、屏蔽層形成步驟、第2防護絕緣層形成步驟及金屬支持板去除步驟而獲得。省略與第1實施形態相同之步驟。
於金屬支持板準備步驟中，如參照圖4A般，準備金屬支持板16。又，於基底絕緣層形成步驟中，如參照圖4B般，於金屬支持板16之上表面形成基底絕緣層4。該等步驟係與第1實施形態相同。
於鍍金層形成步驟中，如圖14A所示，於自攝像元件開口部41露出之金屬支持板16之上表面形成鍍金層57。
於鍍金層形成步驟中，例如使用電解鍍覆、無電解鍍覆等鍍覆法。可較佳地列舉電解鍍覆。於該情形時，於鍍金浴中浸漬形成有基底絕緣層4之金屬支持板16，繼而，使用未圖示之饋電部，經由金屬支持板16，對自基底絕緣層4之攝像元件開口部41露出之金屬支持板16之上表面進行饋電。
於填充部形成步驟中，如圖14B所示，於鍍金層57之上表面形成填充部58。
於填充部形成步驟中，例如使用電解鍍覆、無電解鍍覆等鍍覆法。可較佳地列舉電解鍍覆。例如，於所需之鍍覆浴(例如，銅鍍覆浴、鎳鍍覆浴)中浸漬形成有鍍金層57之金屬支持板16，繼而，使用未圖示之饋電部，經由金屬支持板16及鍍金層57，對鍍金層57之上表面進行饋電。於填充部形成步驟中，實施饋電直至填充部58之上表面與基底絕緣層4之上表面成為大致同一平面為止。
藉此，於攝像元件開口部41，形成具備鍍金層57及填充部58(即，周緣部53及實心部54)之端子連接部51。
於金屬薄膜形成步驟中，如圖14C所示，於基底絕緣層4之上表面、填充部58之上表面及外自部零件開口部42露出之金屬支持板16之上表面形成金屬薄膜17(種膜)。
金屬薄膜形成步驟係與第1實施形態相同。作為金屬薄膜17，就與基底絕緣層4之密接性而言，可較佳地列舉鉻。又，較佳為藉由濺鍍形成金屬薄膜17(濺鍍膜)。
於光阻形成步驟中，如圖14D所示，於金屬薄膜17形成光阻18。該步驟係與第1實施形態相同。
於導體圖案形成步驟中，如圖14E所示，於自光阻18露出之金屬薄膜17之上表面形成導體圖案5。
具體而言，導體圖案形成步驟例如實施自金屬薄膜17進行饋電之電解鍍覆。於第2實施形態中，電解鍍覆係採用非灌孔鍍覆法之一般之鍍覆法。
藉此，自金屬薄膜17成長鍍覆層19(配線連接本體部59及配線本體部60)，而形成配線連接部52及配線11。此時，配線連接本體部59之上表面係以與配線本體部60之上表面成為同一平面之方式形成。
其結果，形成具有攝像元件連接端子9、外部零件連接端子10及配線11之導體圖案5。
於光阻、金屬薄膜去除步驟中，如圖15F所示，將光阻18及金屬薄膜17去除。
第1防護絕緣層形成步驟係如圖15G所示般，於導體圖案5及基底絕緣層4之上表面配置第1防護絕緣層6。
於屏蔽層形成步驟中，如圖15H所示，於第1防護絕緣層6上形成屏蔽層7。
第2防護絕緣層形成步驟係如圖15I所示般，於屏蔽層7之上表面配置第2防護絕緣層8。
於金屬支持板去除步驟中，如圖15J所示，將金屬支持板16去除。
該等圖15F～圖15J所示之步驟係與第1實施形態相同。
藉此，獲得具備基底絕緣層4、導體圖案5、第1防護絕緣層6、屏蔽層7、及第2防護絕緣層8之安裝基板1。
3.攝像裝置 具備第2實施形態之安裝基板1之攝像裝置20係如參照圖6般，與具備第1實施形態之安裝基板1之攝像裝置20相同。
而且，第2實施形態之安裝基板1亦發揮與第1實施形態之安裝基板1相同之作用效果。
又，於第2實施形態中，攝像元件連接端子9係配置於攝像元件開口部41內，進而具備自其下表面露出之鍍金層57。
因此，攝像元件連接端子9之耐久性變得良好。又，鍍金層57具備良好之耐蝕刻性，因此，能夠確實地形成攝像元件連接端子9。具體而言，於金屬支持板去除步驟中，即，於對金屬支持板16進行蝕刻而使攝像元件連接端子9之下表面露出之步驟中，能夠抑制蝕刻至填充部58(實心部54)內部，從而能夠抑制填充部58之侵蝕。
進而，鍍金層57係配置於攝像元件開口部41內，因此，能夠抑制鍍金層57於安裝基板1之下表面突出。具體而言，鍍金層57與基底絕緣層4之下表面成為大致同一平面，能夠使安裝基板1之端子區域14之下表面14b平坦。由此，攝像元件21之安裝性優異。
4.變化例 參照圖16～圖17，對第2實施形態之安裝基板1之變化例進行說明。再者，於變化例中，對與上述圖2、圖12等所示之實施形態相同之構件標附相同之符號，並省略其說明。
(1)於圖12所示之實施形態中，端子區域14之上表面14a係以其整面變得大致平坦之方式形成。但，例如，如圖16所示般，亦可端子區域14之上表面14a之一部分形成微小凹部81，而不變得大致平坦。
於該情形時，內側部55之上表面不與外側部56之上表面成為大致同一平面，而位於較外側部56之上表面更靠下側。微小凹部81之深度淺於區域外凹部80之深度。即，微小凹部81之底部位於較區域外凹部80之底部更靠上側。
再者，填充攝像元件開口部41之周緣部53及實心部54係由鍍金層57、填充部58、金屬薄膜17、及配線連接部52之下部構成。
圖16所示之實施形態亦發揮與圖12所示之實施形態相同之作用效果。
就能夠更確實地抑制安裝基板1之端子區域14之變形之觀點而言，可列舉圖12所示之實施形態。
(2)於圖12所示之實施形態中，安裝基板1具備基底絕緣層4、導體圖案5、第1防護絕緣層6、屏蔽層7、及第2防護絕緣層8。但，例如，如圖17所示般，安裝基板1亦可不具備屏蔽層7及第2防護絕緣層8。
圖17所示之實施形態亦發揮與圖12所示之實施形態相同之作用效果。
就能夠利用屏蔽層7屏蔽自外部產生之電磁波而提昇作為攝像裝置20之可靠性之觀點而言，可較佳地列舉圖12所示之實施形態。
(3)於圖12所示之安裝基板1中，導體圖案5(攝像元件連接端子9、外部零件連接端子10、配線11)分別與覆層19之材料及金屬薄膜17之材料不同，具備鍍覆層19與金屬薄膜17之2層構造(具體而言，金屬薄膜17與配線連接本體部59之2層構造、金屬薄膜17與配線本體部60之2層構造)。但，例如，導體圖案5亦可為鍍覆層19之材料與金屬薄膜17之材料相同(例如銅)而完全一體化從而成為一層，但未圖示。
又，於攝像元件連接端子9中，填充部58、金屬薄膜17及配線連接本體部59包括相同之材料(例如銅)，包括該等之部分亦可完全一體化而成為一層。
(4)於圖12所示之實施形態中，具備屏蔽層17。但，例如，屏蔽層17亦可為配線、端子等第2導體層(上述)，但未圖示。
(5)於圖12所示之安裝基板1中，配線11具備接地配線13。但，例如，亦可不具備接地配線13，但未圖示。
＜配線電路基板之其他實施形態＞ 於圖1～圖17所示之實施形態中，作為配線電路基板，例示了用以安裝攝像元件之攝像元件安裝基板1，但並不限定於該用途，本發明之配線電路基板可用作用以安裝攝像元件以外之電子元件(例如，壓電元件、發光元件)的配線電路基板。
再者，上述發明係作為本發明之例示之實施形態進行提供，但僅為例示，不可進行限定性之解釋。本技術領域技術人員明白，本發明之變化例包含於下述專利申請範圍。 [產業上之可利用性]
本發明之配線電路基板可應用於各種工業製品，例如，可較佳地用於相機模組等攝像裝置。
1‧‧‧安裝基板
2‧‧‧殼體配置部
3‧‧‧外部零件連接部
4‧‧‧基底絕緣層
5‧‧‧導體圖案
6‧‧‧第1防護絕緣層
7‧‧‧屏蔽層
8‧‧‧第2防護絕緣層
9‧‧‧攝像元件連接端子
10‧‧‧外部零件連接端子
11‧‧‧配線
12‧‧‧連接配線
13‧‧‧接地配線
14‧‧‧端子區域
14a‧‧‧端子區域之上表面
14b‧‧‧下表面
15‧‧‧凹部
16‧‧‧金屬支持板
17‧‧‧金屬薄膜
18‧‧‧光阻
19‧‧‧鍍覆層
20‧‧‧攝像裝置
21‧‧‧攝像元件
22‧‧‧殼體
23‧‧‧光學透鏡
24‧‧‧濾光片
25‧‧‧端子
26‧‧‧焊接凸塊
27‧‧‧攝像單元
30‧‧‧接著劑層
41‧‧‧攝像元件開口部
42‧‧‧外部零件開口部
43‧‧‧內側面
51‧‧‧端子連接部
52‧‧‧配線連接部
53‧‧‧周緣部
54‧‧‧實心部
55‧‧‧內側部
56‧‧‧外側部
57‧‧‧鍍金層
58‧‧‧填充部
59‧‧‧配線連接本體部
60‧‧‧配線本體部
61‧‧‧接地開口部
71‧‧‧接觸部
72‧‧‧平坦部
73‧‧‧傾斜部
80‧‧‧區域外凹部
81‧‧‧微小凹部
A‧‧‧ 點
B‧‧‧點
C‧‧‧點
L‧‧‧面方向長度
T1‧‧‧厚度
T2‧‧‧厚度
T3‧‧‧厚度
T4‧‧‧厚度
T5‧‧‧厚度
T6‧‧‧厚度
T7‧‧‧總厚度
圖1表示本發明之攝像元件安裝基板之第1實施形態之仰視圖。 圖2表示圖1所示之攝像元件安裝基板之A-A剖視圖。 圖3A～圖3B表示僅圖2所示之攝像元件安裝基板之攝像元件連接端子之剖視圖，圖3A表示於攝像元件連接端子之端子連接部中以假想線表示周緣部及實心部之圖，圖3B表示於攝像元件連接端子中以假想線表示內側部及外側部之圖。 圖4A～圖4E表示圖1所示之攝像元件安裝基板之製造步驟圖，圖4A表示金屬支持板準備步驟，圖4B表示基底絕緣層形成步驟，圖4C表示金屬薄膜形成步驟，圖4D表示光阻形成步驟，圖4E表示導體圖案形成步驟。 圖5F～圖5J繼圖4表示圖1所示之攝像元件安裝基板之製造步驟圖，圖5F表示光阻、金屬薄膜去除步驟，圖5G表示第1防護絕緣層形成步驟，圖5H表示屏蔽層形成步驟，圖5I表示第2防護絕緣層形成步驟，圖5J表示金屬支持板去除步驟。 圖6表示具備圖1所示之攝像元件安裝基板之攝像裝置。 圖7表示於圖1所示之攝像元件安裝基板安裝攝像元件時之模式圖。 圖8A～圖8B表示於在攝像元件開口部未填充實心部之攝像元件安裝基板安裝攝像元件時之模式圖，圖8A表示安裝前之攝像元件安裝基板，圖8B表示安裝後之攝像裝置。 圖9A～圖9B表示於覆蓋層接著型之攝像元件安裝基板安裝攝像元件時之模式圖，圖9A表示安裝前之攝像元件安裝基板，圖9B表示安裝後之攝像裝置。 圖10表示本發明之攝像元件安裝基板之第1實施形態之變化例(於上表面形成有微小凹部之形態)之剖視圖。 圖11表示本發明之攝像元件安裝基板之第1實施形態之變化例(不具備屏蔽層及第2防護絕緣層之形態)之剖視圖。 圖12表示本發明之攝像元件安裝基板之第2實施形態之側剖視圖。 圖13A～圖13B表示僅圖12所示之攝像元件安裝基板之攝像元件連接端子之剖視圖，圖13A表示於攝像元件連接端子之端子連接部中以假想線表示周緣部及實心部之圖，圖13B表示於攝像元件連接端子中以假想線表示內側部及外側部之圖。 圖14A～圖14E表示圖12所示之攝像元件安裝基板之製造步驟圖，圖14A表示鍍金層形成步驟，圖14B表示填充部形成步驟，圖14C表示金屬薄膜形成步驟，圖14D表示光阻形成步驟，圖14E表示導體圖案形成步驟。 圖15F～圖15J繼圖14表示圖12所示之攝像元件安裝基板之製造步驟圖，圖15F表示光阻、金屬薄膜去除步驟，圖15G表示第1防護絕緣層形成步驟，圖15H表示屏蔽層形成步驟，圖15I表示第2防護絕緣層形成步驟，圖15J表示金屬支持板去除步驟。 圖16表示本發明之攝像元件安裝基板之第2實施形態之變化例(不具備屏蔽層及第2防護絕緣層之形態)之剖視圖。 圖17表示本發明之攝像元件安裝基板之第2實施形態之變化例(不具備屏蔽層及第2防護絕緣層之形態)。

Claims (10)

  1. 一種配線電路基板，其特徵在於具備： 第1絕緣層； 端子； 第2絕緣層，其配置於上述端子之厚度方向一側；及 配線，其與上述端子於與厚度方向交叉之方向連接；且 上述第1絕緣層具有於厚度方向貫通且開口截面面積隨著朝向厚度方向一側而變寬之開口部， 上述端子具有： 周緣部，其與形成上述開口部之上述第1絕緣層之內側面接觸；及 實心部，其與上述周緣部一體地配置於上述周緣部之內側；且 上述周緣部及上述實心部填充上述開口部之全部。
  2. 如請求項1之配線電路基板，其中上述端子之厚度方向另一面與上述第1絕緣層之厚度方向另一面為大致同一平面。
  3. 如請求項1之配線電路基板，其中於將上述端子於厚度方向投影時，與上述端子重疊之配線電路基板之厚度方向一面大致平坦。
  4. 如請求項1之配線電路基板，其中 上述端子具備與上述周緣部及上述實心部一體地配置於上述周緣部及上述實心部之厚度方向一側之配線連接部，且 上述配線之厚度方向一面與上述配線連接部之厚度方向一面為大致同一平面。
  5. 如請求項1之配線電路基板，其中上述端子， 於在上述厚度方向投影時，具備包含於上述開口部之內側部、及 自上述內側部向外側延伸之外側部，且 上述內側部之厚度方向一面與上述外側部之厚度方向一面為大致同一平面。
  6. 如請求項1之配線電路基板，其中上述端子之厚度為30 μm以下。
  7. 如請求項1之配線電路基板，其中上述端子進而具備配置於上述開口部內且自上述開口部之厚度方向另一面露出之鍍金層。
  8. 如請求項1之配線電路基板，其進而具備： 屏蔽層，其配置於上述第2絕緣層之厚度方向一側；及 第3絕緣層，其配置於上述屏蔽層之厚度方向一側。
  9. 如請求項1之配線電路基板，其用於安裝攝像元件。
  10. 一種攝像裝置，其特徵在於具備： 如請求項1之配線電路基板；及 攝像元件，其安裝於上述配線電路基板。
TW107114196A 2017-04-28 2018-04-26 配線電路基板及攝像裝置 TWI762626B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017-090149 2017-04-28
JP2017090149 2017-04-28
JP2017-191030 2017-09-29
JP2017191030A JP7105549B2 (ja) 2017-04-28 2017-09-29 配線回路基板、および、撮像装置

Publications (2)

Publication Number Publication Date
TW201843821A true TW201843821A (zh) 2018-12-16
TWI762626B TWI762626B (zh) 2022-05-01

Family

ID=64478735

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107114196A TWI762626B (zh) 2017-04-28 2018-04-26 配線電路基板及攝像裝置

Country Status (5)

Country Link
US (1) US11183448B2 (zh)
JP (1) JP7105549B2 (zh)
KR (1) KR102605794B1 (zh)
CN (1) CN110574165B (zh)
TW (1) TWI762626B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021097233A (ja) * 2019-12-18 2021-06-24 日東電工株式会社 配線回路基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2631548B2 (ja) 1989-03-15 1997-07-16 日本シイエムケイ株式会社 シールド層を備えるプリント配線板
JPH04241496A (ja) * 1991-01-16 1992-08-28 Tatsuta Electric Wire & Cable Co Ltd プリント配線基板
JP2004221388A (ja) * 2003-01-16 2004-08-05 Murata Mfg Co Ltd 電子部品搭載用多層基板及びその製造方法
JP2005210628A (ja) * 2004-01-26 2005-08-04 Mitsui Chemicals Inc 撮像装置用半導体搭載用基板と撮像装置
JP3987521B2 (ja) 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
JP5223361B2 (ja) * 2008-02-06 2013-06-26 株式会社村田製作所 配線基板の製造方法
JP5397744B2 (ja) * 2009-01-23 2014-01-22 日立金属株式会社 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
JP2013070249A (ja) * 2011-09-22 2013-04-18 Kyocera Corp イメージセンサ
JP5868274B2 (ja) * 2012-06-29 2016-02-24 京セラサーキットソリューションズ株式会社 配線基板およびそれを用いた電子装置
JP2014187261A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 固体撮像装置
EP3065514A4 (en) * 2013-10-30 2017-04-26 Kyocera Corporation Wiring board and mounting structure using same
CN107251661B (zh) 2015-02-23 2021-01-12 凸版印刷株式会社 印刷配线板及其制造方法
JP2018032660A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2018032659A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP6818534B2 (ja) * 2016-12-13 2021-01-20 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
US10398037B2 (en) * 2017-02-20 2019-08-27 Canon Kabushiki Kaisha Printed circuit board and electronic device

Also Published As

Publication number Publication date
JP7105549B2 (ja) 2022-07-25
TWI762626B (zh) 2022-05-01
US20200075474A1 (en) 2020-03-05
CN110574165B (zh) 2023-08-29
KR102605794B1 (ko) 2023-11-23
CN110574165A (zh) 2019-12-13
KR20200002849A (ko) 2020-01-08
JP2018190950A (ja) 2018-11-29
US11183448B2 (en) 2021-11-23

Similar Documents

Publication Publication Date Title
KR102515701B1 (ko) 촬상 소자 실장 기판, 그 제조 방법 및 실장 기판 집합체
TWI760484B (zh) 可撓配線電路基板及攝像裝置
TW201843821A (zh) 配線電路基板及攝像裝置
JP6131308B2 (ja) カメラモジュール及びその製造方法
JP2023041968A (ja) 撮像素子実装基板、その製造方法、および、実装基板集合体
CN111164957B (zh) 基板层叠体和拍摄装置
JP2010238888A (ja) 固体撮像装置
WO2018199017A1 (ja) 配線回路基板、および、撮像装置
US10178768B2 (en) Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component
JP2006129255A (ja) 回路モジュール
CN111226509B (zh) 基板集合体片材
WO2018199128A1 (ja) フレキシブル配線回路基板および撮像装置
TW202133696A (zh) 配線電路基板
JP2008235551A (ja) 回路基板およびこれを用いた電子装置
JP7481794B2 (ja) ロール体
CN112638054A (zh) 线路板的制作方法
KR20090118255A (ko) 인쇄회로기판