CN110574165A - 布线电路基板和拍摄装置 - Google Patents

布线电路基板和拍摄装置 Download PDF

Info

Publication number
CN110574165A
CN110574165A CN201880028019.3A CN201880028019A CN110574165A CN 110574165 A CN110574165 A CN 110574165A CN 201880028019 A CN201880028019 A CN 201880028019A CN 110574165 A CN110574165 A CN 110574165A
Authority
CN
China
Prior art keywords
terminal
thickness direction
circuit board
layer
imaging element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880028019.3A
Other languages
English (en)
Other versions
CN110574165B (zh
Inventor
高仓隼人
若木秀一
柴田周作
河邨良广
伊藤正树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority claimed from PCT/JP2018/016447 external-priority patent/WO2018199017A1/ja
Publication of CN110574165A publication Critical patent/CN110574165A/zh
Application granted granted Critical
Publication of CN110574165B publication Critical patent/CN110574165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

布线电路基板包括：第1绝缘层；端子；第2绝缘层，其配置于端子的厚度方向一侧；以及布线，其在与厚度方向交叉的方向上与端子连续。第1绝缘层具有开口部，该开口部在厚度方向上贯穿第1绝缘层，且随着朝向厚度方向一侧去而开口截面积扩大。端子具有：周缘部，其与第1绝缘层的形成开口部的内侧面相接触；以及实心部，其与周缘部呈一体地配置于周缘部的内侧，周缘部和实心部填充整个开口部。

Description

布线电路基板和拍摄装置
技术领域
本发明涉及布线电路基板和拍摄装置。
背景技术
以往，搭载于移动电话等的照相机组件等拍摄装置通常包括：光学透镜；壳体，其容纳和保持光学透镜；CMOS传感器、CCD传感器等拍摄元件；以及拍摄元件安装基板，在该拍摄元件安装基板安装拍摄元件，该拍摄元件安装基板用于电连接于外部布线。在拍摄元件安装基板的大致中央部之上安装有拍摄元件，在拍摄元件安装基板的周端部之上，以包围拍摄元件的方式配置有壳体。在专利文献1中，公开了这样的基板。
现有技术文献
专利文献
专利文献1：日本特开2005－210628号公报
发明内容
发明要解决的问题
对于移动电话等所使用的拍摄装置，随着移动电话的小型化的要求，谋求该拍摄装置更进一步的薄型化(低矮化)。作为拍摄装置的低矮化的方法之一，可列举出拍摄元件安装基板的薄型化。
另外，作为拍摄元件安装基板，通常，使用整个背面被金属板等加强了的刚性型布线电路基板和下表面整体未被金属板加强的较薄的柔性型布线电路基板(FPC)这两种。
由于FPC未被金属板加强，因此，与刚性型布线电路基板相比，能够薄型化。然而，由于FPC为薄膜，因此，会在FPC的上表面或下表面形成由布线、端子等导体图案引起的凹凸。另外，FPC具有挠性。因而，存在如下情况，即，在将拍摄元件等电子元件的多个端子安装于FPC的各端子时，一部分的端子区域在厚度方向上变形而凹陷。那样一来，拍摄元件会倾斜，因此产生拍摄元件的安装精度降低这样的不良。
另外，在安装时，厚度方向的压力作用于端子，因此，若端子较细或较薄，则存在端子破损的情况。
本发明提供电子元件的安装精度良好且能够抑制端子的破损布线电路基板和拍摄装置。
用于解决问题的方案
本发明(1)包含一种布线电路基板，其中，该布线电路基板包括：第1绝缘层；端子；第2绝缘层，其配置于所述端子的厚度方向一侧；以及布线，其在与厚度方向交叉的方向上与所述端子连续，所述第1绝缘层具有开口部，该开口部在厚度方向上贯穿所述第1绝缘层，且随着朝向厚度方向一侧去而开口截面积扩大，所述端子具有：周缘部，其与所述第1绝缘层的形成所述开口部的内侧面相接触；以及实心部，其与所述周缘部呈一体地配置于所述周缘部的内侧，所述周缘部和所述实心部填充整个所述开口部。
根据该布线电路基板，由于端子填充整个第1绝缘层的开口部，因此，供拍摄元件等电子元件安装的端子区域被实心部加强。因而，能够抑制在将电子元件安装于布线电路基板时布线电路基板的端子区域在厚度方向上变形，其结果，能够将电子元件精度良好地安装于布线电路基板。另外，由于不需要金属支承板等支承基板，因此能够薄型化。
另外，随着朝向厚度方向一侧去，开口部的开口截面积扩大，在该开口部填充有端子。因此，端子具有随着朝向厚度方向一侧去而截面积扩大的宽幅形状，具有充分的厚度。因此，端子能够一边使安装时的来自厚度方向另一侧的应力随着朝向厚度方向一侧去而分散一边承受该应力。因此，能够抑制端子的破损。
本发明(2)包括(1)所述的布线电路基板，其中，所述端子的厚度方向另一侧的面与所述第1绝缘层的厚度方向另一侧的面大致平齐。
根据该布线电路基板，能够自厚度方向另一侧容易地安装电子元件，安装性优异。
本发明(3)包含(1)或(2)所述的布线电路基板，其中，在沿厚度方向对所述端子进行投影时，与所述端子重叠的布线电路基板的厚度方向一侧的面大致平坦。
根据该布线电路基板，在将电子元件安装于布线电路基板时，能够更可靠地抑制布线电路基板的端子区域在厚度方向上变形。
本发明(4)包含(1)～(3)中任一项所述的布线电路基板，其中，所述端子在所述周缘部的厚度方向一侧和所述实心部的厚度方向一侧包括与所述周缘部和所述实心部呈一体地配置的布线连接部，所述布线的厚度方向一侧的面与所述布线连接部的厚度方向一侧的面大致平齐。
根据该布线电路基板，由于端子包括与布线的厚度方向一侧的面平齐的端子连接部，因此，端子区域被端子连接部更进一步加强。因此，能够更进一步抑制端子区域在厚度方向上变形。另外，由于布线的厚度方向一侧的面和布线连接部的厚度方向一侧的面大致平齐，因此能够使布线电路基板的厚度方向一侧的面更进一步平坦。因此，能够更进一步抑制布线电路基板的变形。
本发明(5)包含(1)～(4)中任一项所述的布线电路基板，其中，所述端子包括：内侧部，在沿所述厚度方向进行投影时，该内侧部包含于所述开口部；以及外侧部，其自所述内侧部向外侧延伸，所述内侧部的厚度方向一侧的面与所述外侧部的厚度方向一侧的面大致平齐。
根据该布线电路基板，由于端子的内侧部与外侧部大致平齐，因此能够使布线电路基板的厚度方向一侧的面更进一步平坦。因此，能够更进一步抑制布线电路基板的变形。
本发明(6)包含(1)～(5)中任一项所述的布线电路基板，其中，所述端子的厚度是30μm以下。
根据该布线电路基板，能够谋求端子的薄膜化，进而能够谋求布线电路基板的薄膜化。
本发明(7)包含(1)～(6)中任一项所述的布线电路基板，其中，所述端子还包括镀金层，该镀金层配置在所述开口部内且自所述开口部的厚度方向另一侧的面暴露。
根据该布线电路基板，由于在厚度方向另一侧的面具有镀金层，因此端子的耐久性良好。另外，由于镀金层具有良好的耐蚀刻性，因此，在利用蚀刻等使端子的另一侧的面暴露的工序中，能够抑制蚀刻向实心部内部侵入。因此，能够抑制端子的破损。并且，由于镀金层配置在开口部内，因此能够抑制镀金层自布线电路基板的厚度方向另一侧的面突出，电子元件的安装性优异。
本发明(8)包含(1)～(7)中任一项所述的布线电路基板，其中，该布线电路基板还包括：屏蔽层，其配置于所述第2绝缘层的厚度方向一侧；以及第3绝缘层，其配置于所述屏蔽层的厚度方向一侧。
根据该布线电路基板，由于能够利用屏蔽层来遮蔽自外部产生的电磁波，因此能够提高拍摄装置的可靠性。
本发明(9)包含(1)～(8)中任一项所述的布线电路基板，其中，该布线电路基板是为了安装拍摄元件而使用的。
根据该布线电路基板，能够用作拍摄元件安装用的布线电路基板。
本发明(10)包括一种拍摄装置，其中，该拍摄装置包括：(1)～(9)中任一项所述的布线电路基板；以及拍摄元件，其安装于所述布线电路基板。
根据该拍摄装置，由于包括上述布线电路基板和拍摄元件，因此在布线电路基板的端子区域中抑制了厚度方向上的变形。因此，拍摄元件精度良好地安装于布线电路基板，连接可靠性优异。另外，由于不需要金属支承板等支承基板，因此能够薄型化。并且，抑制了端子的破损。
发明的效果
对于本发明的布线电路基板和拍摄装置，电子元件的安装精度良好，能够抑制端子的破损。
附图说明
图1示出本发明的拍摄元件安装基板的第1实施方式的仰视图。
图2示出图1所示的拍摄元件安装基板的A－A剖视图。
图3A和图3B仅示出图2所示的拍摄元件安装基板的拍摄元件连接端子的剖视图，图3A表示用假想线示出拍摄元件连接端子的端子连接部中的周缘部和实心部的图，图3B表示用假想线示出拍摄元件连接端子中的内侧部和外侧部的图。
图4A～图4E示出图1所示的拍摄元件安装基板的制造工序图，图4A示出金属支承板准备工序，图4B示出基底绝缘层形成工序，图4C示出金属薄膜形成工序，图4D示出光致抗蚀剂形成工序，图4E示出导体图案形成工序。
图5F～图5J接着图4继续示出图1所示的拍摄元件安装基板的制造工程图，
图5F示出光致抗蚀剂·金属薄膜去除工序，图5G示出第1覆盖绝缘层形成工序，图5H示出屏蔽层形成工序，图5I示出第2覆盖绝缘层形成工序，图5J示出金属支承板去除工序。
图6示出包括图1所示的拍摄元件安装基板的拍摄装置。
图7示出将拍摄元件安装于图1所示的拍摄元件安装基板时的示意图。
图8A和图8B示出在将拍摄元件安装于在拍摄元件开口部未填充有实心部的拍摄元件实装基板时的示意图，图8A示出安装前的拍摄元件安装基板，
图8B示出安装后的拍摄装置。
图9A和图9B示出将拍摄元件安装于覆盖层粘接型拍摄元件安装基板时的示意图，图9A示出安装前的拍摄元件安装基板，图9B示出安装后的拍摄装置。
图10示出本发明的拍摄元件安装基板的第1实施方式的变形例(在上表面形成有微小凹部的形态)的剖视图。
图11示出本发明的拍摄元件安装基板的第1实施方式的变形例(不包括屏蔽层和第2覆盖绝缘层的形态)的剖视图。
图12示出本发明的拍摄元件安装基板的第2实施方式的侧剖视图。
图13A和图13B仅示出图12所示的拍摄元件安装基板的拍摄元件连接端子的剖视图，图13A表示用假想线示出拍摄元件连接端子的端子连接部中的周缘部和实心部的图，图13B表示用假想线示出拍摄元件连接端子中的内侧部和外侧部的图。
图14A～图14E示出图12所示的拍摄元件安装基板的制造工序图，图14A示出镀金层形成工序，图14B示出填充部形成工序，图14C示出金属薄膜形成工序，图14D示出光致抗蚀剂形成工序，图14E示出导体图案形成工序。
图15F～图15J接着图14继续示出图12所示的拍摄元件安装基板的制造工序图，图15F示出光致抗蚀剂·金属薄膜去除工序，图15G示出第1覆盖绝缘层形成工序，图15H示出屏蔽层形成工序，图15I示出第2覆盖绝缘层形成工序，图15J示出金属支承板去除工序。
图16示出本发明的拍摄元件安装基板的第2实施方式的变形例(不包括屏蔽层和第2覆盖绝缘层的形态)的剖视图。
图17示出本发明的拍摄元件安装基板的第2实施方式的变形例(不包括屏蔽层和第2覆盖绝缘层的形态)。
具体实施方式
在图1中，纸面上下方向为前后方向(第1方向)，其中，纸面上侧为前侧(第1方向的一侧)，纸面下侧为后侧(第1方向的另一侧)。纸面左右方向为左右方向(与第1方向正交的第2方向)，其中，纸面左侧为左侧(第2方向的一侧)，纸面右侧为右侧(第2方向的另一侧)。纸面纸厚方向为上下方向(厚度方向，与第1方向和第2方向正交的第3方向)，其中，纸面进深侧为上侧(厚度方向一侧，第3方向的一侧)，纸面近前侧为下侧(厚度方向另一侧，第3方向的另一侧)。具体而言，以各图的方向箭头为基准。
＜第1实施方式＞
1.拍摄元件安装基板
参照图1～图3B，作为本发明的布线电路基板的一个实施方式，说明拍摄元件安装基板(以下也简称作安装基板。)的第1实施方式。
第1实施方式的安装基板1是用于安装拍摄元件21(后述)的柔性布线电路基板(FPC)，第1实施方式的安装基板1还未设有拍摄元件21。如图1所示，安装基板1具有沿前后方向和左右方向(面方向)延伸的俯视呈大致矩形(长方形形状)的平板形状(片形状)。
如图1所示，安装基板1包括壳体配置部2和外部部件连接部3。
壳体配置部2是供壳体22(后述)、拍摄元件21配置的部分。具体而言，壳体配置部2是在壳体22配置于安装基板1的情况下在沿厚度方向进行投影时与壳体22重叠的部分。在壳体配置部2的大致中央部配置有多个用于与拍摄元件21电连接的拍摄元件连接端子9(后述)。此外，壳体配置部2不具有后述的金属支承板。
外部部件连接部3是壳体配置部2以外的区域，且是用于与外部部件相连接的部分。外部部件连接部3以外部部件连接部3的前端缘与壳体配置部2的后端缘相连续的方式配置于壳体配置部2的后侧。在外部部件连接部3的后端缘配置有多个用于与外部部件电连接的外部部件连接端子10(后述)。
如图2所示，安装基板1包括作为第1绝缘层的基底绝缘层4、导体图案5、作为第2绝缘层的第1覆盖绝缘层6、屏蔽层7、以及作为第3绝缘层的第2覆盖绝缘层8。优选的是，安装基板1仅由基底绝缘层4、导体图案5、第1覆盖绝缘层6、屏蔽层7以及第2覆盖绝缘层8构成。
基底绝缘层4构成安装基板1的外形，且形成为仰视呈大致矩形形状。基底绝缘层4的下表面(厚度方向另一侧的面)形成为大致平坦。在基底绝缘层4形成有多个拍摄元件开口部41(开口部)和多个外部部件开口部42。
多个拍摄元件开口部41是用于供拍摄元件连接端子9自下表面暴露的开口部。多个拍摄元件开口部41以成为矩形框状的方式相互隔开间隔地排列配置于壳体配置部2的中央部。拍摄元件开口部41在厚度方向上贯穿基底绝缘层4，且在仰视时具有大致圆形形状。拍摄元件开口部41具有随着朝向上侧去而开口截面积扩大的形状。即，拍摄元件开口部41在侧剖视时具有随着朝向上侧去而宽度变宽(随着朝向下侧去而宽度变窄)的锥形形状。拍摄元件开口部41由基底绝缘层4的内侧面43划分出来，在侧剖视时，基底绝缘层4的内侧面43与拍摄元件开口部41的下表面所成的角度例如为100°以上，优选为120°以上，并且例如为170°以下，优选为160°以下。由此，在后述的制造方法中，能够在拍摄元件开口部41内均匀地形成金属薄膜17，从而能够可靠地形成锥形形状的拍摄元件连接端子9。
多个外部部件开口部42是用于供外部部件连接端子10自下表面暴露的开口部。外部部件开口部42以在左右方向上相互隔开间隔的方式排列配置于外部部件连接部3的后端缘。外部部件开口部42在厚度方向上贯穿基底绝缘层4，在仰视时具有大致矩形形状(长方形形状)。外部部件开口部42形成为在仰视时自外部部件连接部3的后端缘朝向前侧延伸。
基底绝缘层4由绝缘性材料形成。作为绝缘性材料，可列举出例如聚酰亚胺树脂、聚酰胺酰亚胺树脂、丙烯酸树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲酸乙二醇酯树脂、聚萘二甲酸乙二酯树脂、聚氯乙烯树脂等合成树脂等。优选的是，基底绝缘层4由聚酰亚胺树脂形成。
基底绝缘层4的厚度T1例如为1μm以上，优选为3μm以上，更优选为5μm以上，并且例如为30μm以下，优选为10μm以下，更优选为8μm以下。
导体图案5以与基底绝缘层4的上表面(厚度方向一侧的面)相接触的方式设于基底绝缘层4的上侧。导体图案5包括多个拍摄元件连接端子9(端子)、多个外部部件连接端子10以及多个布线11。
多个拍摄元件连接端子9以成为矩形框状的方式相互隔开间隔地排列配置于壳体配置部2的中央部。即，多个拍摄元件连接端子9以与所安装的拍摄元件21的多个端子25(后述)相对应的方式设置。另外，多个拍摄元件连接端子9与多个拍摄元件开口部41相对应地设置。
拍摄元件连接端子9在剖视时具有大致倒置的帽子形状，呈一体地包括端子连接部51和配置在端子连接部51之上的布线连接部52。
端子连接部51是与焊料凸块26(后述)相连接的部分，且形成拍摄元件连接端子9的下部。端子连接部51配置于拍摄元件开口部41的内部。
端子连接部51具有随着朝向上侧去而开口截面积扩大的形状。即，端子连接部51在侧剖视时具有随着朝向上侧去而宽度变宽(随着朝向下侧去而宽度变窄)的锥形形状。具体而言，端子连接部51在仰视时具有大致圆形形状，且具有朝向上侧而扩径的(朝向下侧缩径的)大致圆台形状。如参照图3A的假想线那样，端子连接部51呈一体地包括成周缘部53和配置于周缘部53的内侧的实心部54。
周缘部53与基底绝缘层4的形成拍摄元件开口部41的内侧面43相接触，且构成端子连接部51的面方向上的外形。即，周缘部53具有中空的大致圆台形状。
实心部54在周缘部53的内侧与周缘部53呈一体地形成。即，实心部54的外周缘与周缘部53的内周缘相连续。实心部54具有实心的大致圆台形状。
如图2所示，周缘部53和实心部54填充(充满)整个拍摄元件开口部41。即，由周缘部53和实心部54形成的端子连接部51的形状与拍摄元件开口部41的形状一致，端子连接部51的厚度与基底绝缘层4的厚度相同。
另外，端子连接部51的下表面(暴露面)自拍摄元件开口部41暴露且形成为大致平坦。具体而言，端子连接部51的下表面与基底绝缘层4的下表面大致平齐。即，在端子连接部51的下表面和基底绝缘层4的下表面，完全未产生上下方向上的偏差(台阶)，或者该台阶在上下方向上例如为2.0μm以下，优选为1.0μm以下，更优选为0.5μm以下。
布线连接部52是在面方向上与连接布线12相连续的部分，且形成拍摄元件连接端子9的上部。
布线连接部52具有仰视呈大致圆形形状的平板形状，且在沿厚度方向进行投影时包含端子连接部51。即，布线连接部52的周端缘相对于端子连接部51的周端缘在面方向(前后方向和左右方向)上位于外侧。布线连接部52的内周部的下表面在上下方向上与端子连接部51的上表面呈一体地相连续。布线连接部52的外周部的下表面与基底绝缘层4的上表面相接触。
如参照图3B的假想线那样，在沿上下方向进行投影时，拍摄元件连接端子9一体地包括内侧部55和外侧部56(凸缘部)，该内侧部55包含于拍摄元件开口部41的最外形，该外侧部56自内侧部55向外侧延伸。即，在拍摄元件连接端子9，端子连接部51和布线连接部52的在上下方向上与端子连接部51相连续的内周部这两者与内侧部55相对应，布线连接部52的与基底绝缘层4的上表面相接触的周缘部与外侧部56相对应。
拍摄元件连接端子9的上表面(即，布线连接部52的上表面)以成为大致平坦的方式形成。具体而言，内侧部55的上表面与外侧部56的上表面大致平齐。即，在内侧部55的上表面和外侧部56的上表面，完全未产生上下方向上的偏差(台阶)，或者该台阶在上下方向上例如为2.0μm以下，优选为1.0μm以下，更优选为0.5μm以下。
此外，在沿厚度方向对安装基板1进行投影时，将安装基板1的与拍摄元件连接端子9重叠的俯视或仰视的区域称作端子区域14。
如图1所示，多个外部部件连接端子10以在左右方向上相互隔开间隔的方式排列配置于外部部件连接部3的后端缘。即，多个外部部件连接端子10以与外部部件的多个端子(未图示)相对应的方式设置。另外，多个外部部件连接端子10与多个外部部件开口部42相对应地设置。外部部件连接端子10在俯视时具有大致矩形形状(长方形形状)。外部部件连接端子10配置于外部部件开口部42内，外部部件连接端子10的下表面自外部部件开口部42暴露。
如图2所示，多个布线11包括多个连接布线12和多个接地布线13。
多个连接布线12以与多个拍摄元件连接端子9和多个外部部件连接端子10相对应的方式设置。具体而言，连接布线12以将拍摄元件连接端子9和外部部件连接端子10连接起来的方式与拍摄元件连接端子9和外部部件连接端子10呈一体地形成。即，连接布线12的一端在面方向上与拍摄元件连接端子9的布线连接部52相连续，连接布线12的另一端在面方向上与外部部件连接端子10相连续，从而将拍摄元件连接端子9和外部部件连接端子10电连接起来。
连接布线12的上表面以与布线连接部52的上表面成为大致平齐的方式形成。即，在连接布线12的上表面和布线连接部52的上表面，完全未产生上下方向上的偏差(台阶)，或者该台阶在上下方向上例如为2.0μm以下，优选为1.0μm以下，更优选为0.5μm以下。
多个接地布线13以与多个连接布线12相对应的方式设置。具体而言，多个接地布线13以沿着多个连接布线12的方式设置。另外，接地布线13的上表面在上下方向上位于与连接布线12的上表面相同的位置，接地布线13的下表面在上下方向上位于与连接布线12的下表面相同的位置。在接地布线13的一端一体地连接有未图示的接地端子。
作为导体图案5(拍摄元件连接端子9、外部部件连接端子、布线11)的材料，例如，可列举出铜、银、金、镍或包含它们的合金、软钎料等金属材料。优选列举出铜。
拍摄元件连接端子9(端子连接部51和布线连接部52)和外部部件连接端子10的厚度T2分别例如为2μm以上，优选为5μm以上，更优选为7μm以上，并且例如为30μm以下，优选为20μm以下，更优选为15μm以下。通过将厚度T2设为上述上限以下，能够谋求安装基板1的薄膜化。即，虽然安装基板1是薄膜，但能够抑制端子的破损。
布线11的厚度T3例如为1μm以上，优选为3μm以上，并且例如为15μm以下，优选为10μm以下，更优选为8μm以下，进一步优选为5μm以下。
拍摄元件连接端子9的宽度、即端子区域14的面方向长度L(直径)例如为30μm以上，优选为50μm以上，并且例如为500μm以下，优选为200μm以下。
布线11的宽度例如为5μm以上，优选为10μm以上，并且例如为100μm以下，优选为50μm以下。
第1覆盖绝缘层6以覆盖导体图案5的方式设于基底绝缘层4的上侧和导体图案5的上侧。即，第1覆盖绝缘层6以与导体图案5的上表面和侧面相接触且与基底绝缘层4的上表面的自导体图案5暴露的部分相接触的方式配置。第1覆盖绝缘层6的下表面的上下方向上的位置分别与布线11的下表面的上下方向上的位置和基底绝缘层4的上表面的上下方向上的位置一致。第1覆盖绝缘层6的俯视时的外形形成为，除了外部部件连接端子10的形成部分之外与基底绝缘层4相同。
第1覆盖绝缘层6具有接地开口部61。接地开口部61是用于供接地布线13的上表面暴露的开口部。接地开口部61形成为在沿厚度方向进行投影时与接地布线13重叠。接地开口部61在厚度方向上贯穿第1覆盖绝缘层6，且在仰视时具有大致圆形形状。接地开口部61在侧剖视时具有随着朝向下侧去而宽度变窄的锥形形状。
第1覆盖绝缘层6由与在基底绝缘层4中说明的绝缘性材料同样的绝缘性材料形成，优选由聚酰亚胺树脂形成。
第1覆盖绝缘层6的厚度T4例如为1μm以上，优选为2μm以上，并且例如为30μm以下，优选为10μm以下，更优选为5μm以下。
屏蔽层7以与第1覆盖绝缘层6的上表面相接触的方式配置于第1覆盖绝缘层6的上侧。屏蔽层7是屏蔽来自外部的电磁波的层，其形成为在面方向(前后方向和左右方向)上延伸的片状。
屏蔽层7与接地布线13电连接。即，屏蔽层7在接地开口部61与接地布线13相连续。具体而言，屏蔽层7在与接地布线13相对的部分包括接触部71，该接触部71具有向下侧凸的凸形状，且与接地布线13的上表面相接触。
接触部71包括与接地布线13直接接触的平坦部72和以与平坦部72的周围相连续的方式同平坦部72呈一体地配置的倾斜部73。
平坦部72形成为在面方向上延伸的平板状。
倾斜部73沿与上下方向和面方向交叉(倾斜)的倾斜方向延伸。
在侧剖视时，平坦部72与倾斜部73之间的角度例如为100°以上，优选为120°以上，并且例如为170°以下，优选为160°以下。由此，能够以溅射等方法来形成能够在不发生断线的情况下与接地布线13接地的屏蔽层40，因此能够使屏蔽层40薄膜化。
由此，屏蔽层7经由接地布线13接地。
屏蔽层7由导体形成，例如，使用铜、铬、镍、金、银、铂、钯、钛、钽、软钎料或它们的合金等金属材料。优选列举出铜。
屏蔽层7的厚度T5例如为0.05μm以上，优选为0.1μm以上，并且例如为3μm以下，优选为1μm以下。
第2覆盖绝缘层8以覆盖屏蔽层7的整个面的方式设于屏蔽层7的上侧。第2覆盖绝缘层8的外形形成为与第1覆盖绝缘层6的外形相同。
第2覆盖绝缘层8的厚度T6例如为1μm以上，优选为2μm以上，并且例如为30μm以下，优选为10μm以下，更优选为5μm以下。
安装基板1(特别是安装基板1的位于端子区域14的部分)的总厚度T7例如为7μm以上，优选为10μm以上，并且例如为50μm以下，优选为30μm以下。
另外，在安装基板1中，端子区域14的上表面14a的整个面形成为大致平坦。具体而言，端子区域14的上表面14a在上下方向上相对于将端子区域14的上表面14a的两端(图2的点A、B)连结起来的线的偏差例如为3.0μm以下，优选为2.0μm以下，更优选为1.0μm以下，进一步优选为0.5μm以下。特别是，将端子区域14的上表面14a的两端(图2的点A、B)连结起来的线与实心部54的面方向中心的下表面(点C)之间的上下方向上的距离例如为3.0μm以下，优选为2.0μm以下，更优选为1.0μm以下，进一步优选为0.5μm以下。
安装基板1的位于端子区域14的部分的总厚度的变化量例如为3.0μm以下，优选为2.0μm以下，更优选为1.0μm以下，进一步优选为0.5μm以下。此外，变化量以端子区域14的面方向端缘(图2的点A、B)的厚度为基准。例如，端子区域14的两端缘的厚度与其面方向中心点(图2的点C)的厚度的差在上述范围内。
2.拍摄元件安装基板的制造方法
如图4A～图5G所示，例如通过依次实施金属支承板准备工序、基底绝缘层形成工序、金属薄膜形成工序、光致抗蚀剂形成工序、导体图案形成工序、光致抗蚀剂·金属薄膜去除工序、第1覆盖绝缘层形成工序、屏蔽层形成工序、第2覆盖绝缘层形成工序以及金属支承板去除工序而得到第1实施方式的安装基板1。
在金属支承板准备工序中，如图4A所示，准备金属支承板16。
金属支承板16例如由不锈钢、42合金、铝、铜合金等金属材料形成。优选的是，金属支承板16由不锈钢形成。
金属支承板16的厚度例如为5μm以上，优选为10μm以上，例如，50μm以下，优选为30μm以下。
金属支承板16的上表面形成为平坦(平滑)。
在基底绝缘层形成工序中，如图4B所示，将基底绝缘层4形成于金属支承板16的上表面。即，将具有开口部(拍摄元件开口部41和外部部件开口部42)的基底绝缘层4形成于金属支承板16的上表面。
具体而言，将感光性的绝缘性材料的清漆(例如感光性聚酰亚胺)涂敷于金属支承板16的整个上表面并使其干燥，形成基底覆膜(基底绝缘层)。之后，隔着具有与开口部(拍摄元件开口部41和外部部件开口部42)相对应的图案的光掩模对基底覆膜进行曝光。能够通过利用曝光时的曝光间隙等来对光的平行度进行调整从而形成锥形形状。之后，对基底覆膜进行显影，并根据需要对基底覆膜进行加热固化。
在金属薄膜形成工序中，如图4C所示，在基底绝缘层4的上表面以及金属支承板16的上表面的自拍摄元件开口部41和外部部件开口部42暴露的部分形成金属薄膜17(种膜)。
作为金属薄膜17，例如使用铜、铬、镍、钛以及它们的合金等金属材料。从与基底绝缘层4之间的密合性的观点出发，优选列举出铬。
例如通过对在金属支承板16之上形成的基底绝缘层4实施溅射、镀敷等薄膜形成方法而形成金属薄膜17。从密合性的观点出发，优选利用溅射来形成金属薄膜17(溅射膜)。
金属薄膜17的厚度例如为10nm以上，优选为20nm以上，并且例如为300nm以下，优选为150nm以下。
在光致抗蚀剂形成工序中，如图4D所示，在金属薄膜17形成光致抗蚀剂18。即，形成具有与导体图案5相对应的开口部的光致抗蚀剂18。
具体而言，将干膜抗蚀剂配置于金属薄膜17的整个上表面。之后，隔着具有与导体图案5相对应的图案的光掩模对干膜抗蚀剂进行曝光。之后，对干膜抗蚀剂进行显影，并根据需要对显影后的干膜抗蚀剂进行加热固化，由此形成光致抗蚀剂18作为镀敷抗蚀剂。
由此，使金属薄膜17的与导体图案5相对应的部分自光致抗蚀剂18暴露。
在导体图案形成工序中，如图4E所示，在金属薄膜17的表面的自光致抗蚀剂18暴露的部分形成导体图案5。
具体而言，例如实施从金属薄膜17供电的电解镀。
此时，采用填孔镀敷法。具体而言，例如，使用含有抑制镀敷成长的抑制剂和促进镀敷成长的促进剂的镀浴(优选为硫酸铜镀浴)。
由此，镀层19自金属薄膜17的位于基底绝缘层4的上表面的部分(金属薄膜17的之后成长为布线11的部分)的成长被抑制，且金属薄膜17的位于拍摄元件开口部41内部的部分(金属薄膜17的之后成为为拍摄元件连接端子9的部分)的镀层19的成长得到促进。因此，以填充整个拍摄元件开口部41的方式形成镀层19。即，在拍摄元件开口部41，形成一体地包括周缘部53和实心部54的端子连接部51，并且，在端子连接部51的上部一体地形成布线连接部52。另外，布线连接部52的上表面形成为与布线11的上表面平齐。其结果，形成具有拍摄元件连接端子9、外部部件连接端子10以及布线11的导体图案5。
此外，与导体图案5相对应的金属薄膜17与电解镀而成的镀层19一体化，且与镀层19一起形成导体图案5。即，在图4D～图5H中，对于拍摄元件连接端子9和布线11，分别图示出镀层19和金属薄膜17这两层，但在镀层19的材料和金属薄膜17的材料相同的情况下，镀层19和金属薄膜17也可以完全一体化而成为一层(参照图2)。
在光致抗蚀剂·金属薄膜去除工序中，如图5F所示，去除光致抗蚀剂18和金属薄膜17。
具体而言，首先，去除残留的光致抗蚀剂18。例如，利用湿蚀刻进行去除。之后，去除金属薄膜17的与残留的光致抗蚀剂18相对的部分。例如，通过剥离或湿蚀刻进行去除。
在第1覆盖绝缘层形成工序中，如图5G所示，在导体图案5的上表面和基底绝缘层4的上表面配置第1覆盖绝缘层6。
此时，以使导体图案5的接地布线13的上表面暴露的方式形成具有接地开口部61的第1覆盖绝缘层6。另外，以接地开口部61在侧剖视时成为随着朝向下侧去而宽度变窄的锥形形状的方式形成第1覆盖绝缘层6。
具体而言，例如，与基底绝缘层形成工序同样地实施第1覆盖绝缘层形成工序。
在屏蔽层形成工序中，如图5H所示，在第1覆盖绝缘层6之上形成屏蔽层7。
对于屏蔽层7的形成，可列举出例如电解镀、化学镀等镀敷法，例如溅射法、蒸镀法、离子镀法，例如基于导电糊剂的涂敷法。从薄膜化的观点出发，优选列举出溅射、蒸镀法，更优选列举出溅射。
在第2覆盖绝缘层形成工序中，如图5I所示，在屏蔽层7的上表面配置第2覆盖绝缘层8。
具体而言，在屏蔽层7的整个上表面形成第2覆盖绝缘层8。
具体而言，与基底绝缘层形成工序同样地实施第2覆盖绝缘层形成工序。
由此，以支承于金属支承板16的状态获得包括基底绝缘层4、导体图案5、第1覆盖绝缘层6、屏蔽层7、第2覆盖绝缘层8的安装基板1。
在金属支承板去除工序中，如图5J所示，去除金属支承板16。
作为去除方法，例如，可列举出自安装基板1的下表面剥离金属支承板16的方法、利用湿蚀刻对金属支承板16进行处理的方法等。
由此，获得包括基底绝缘层4、导体图案5、第1覆盖绝缘层6、屏蔽层7、第2覆盖绝缘层8的安装基板1。
这样的安装基板1例如使用于用于安装拍摄元件的布线电路基板。即，安装基板1使用于照相机组件等拍摄装置。
3.拍摄装置
参照图6说明包括第1实施方式的安装基板1的拍摄装置20。
拍摄装置20包括安装基板1、拍摄元件21、壳体22、光学透镜23以及滤光器24。
安装基板1相对于图2的状态上下翻转来使用。即，安装基板1以基底绝缘层4为上侧且第2覆盖绝缘层8为下侧的方式配置。
拍摄元件21是将光转换为电信号的半导体元件，例如，可列举出CMOS传感器、CCD传感器等固态拍摄元件。
拍摄元件21形成为俯视呈大致矩形的平板形状，虽未图示，但包括Si基板等硅、配置在Si基板之上的光电二极管(光电转换元件)以及滤色器。在拍摄元件21的下表面设有与安装基板1的拍摄元件连接端子9相对应的多个端子25。
拍摄元件21的厚度例如为10μm以上，优选为50μm以上，并且例如为1000μm以下，优选为500μm以下。
拍摄元件21安装于安装基板1。即，拍摄元件21的端子25借助焊料凸块26等倒装安装于安装基板1的对应的拍摄元件连接端子9。由此，拍摄元件21配置于安装基板1的壳体配置部2的中央部，且与安装基板1的拍摄元件连接端子9和外部部件连接端子10电连接。
拍摄元件21安装于安装基板1而构成拍摄单元27。即，拍摄单元27包括安装基板1和安装于安装基板1的拍摄元件21。
壳体22以与拍摄元件21隔开间隔且包围拍摄元件21的方式配置于安装基板1的壳体配置部2。壳体22具有俯视呈大致矩形形状的筒状。在壳体22的上端设有用于固定光学透镜23的固定部。
光学透镜23以与安装基板1和拍摄元件21隔开间隔的方式配置于安装基板1的上侧。光学透镜23形成为俯视呈大致圆形形状，且以使来自外部的光到达拍摄元件21的方式由固定部固定。
滤光器24以与拍摄元件21和光学透镜23隔开间隔的方式配置于拍摄元件21和光学透镜23这两者的上下方向中央，且固定于壳体22。
并且，该安装基板1包括基底绝缘层4、拍摄元件连接端子9、第1覆盖绝缘层6、连接布线12。基底绝缘层4具有拍摄元件开口部41，该拍摄元件开口部41在上下方向上贯穿基底绝缘层4，且随着朝向上侧去而开口截面积扩大。拍摄元件连接端子9具有与拍摄元件开口部41的内侧面43接触的周缘部53和与周缘部53呈一体地配置于周缘部53的内侧的实心部54。另外，周缘部53和实心部54填充整个拍摄元件开口部41。
因此，供拍摄元件21安装的端子区域14被实心部54加强。因而，能够抑制在将安装基板1上下翻转后将拍摄元件21自上方安装于安装基板1时安装基板1的端子区域14向下侧变形(参照图7)。其结果，能够抑制拍摄元件21相对于安装基板1倾斜，能够精度良好地安装拍摄元件21。另外，由于不需要金属支承板16等支承基板，因此能够薄型化。
此外，例如，如图8A所示，在包括周缘部53但不包括实心部54的安装基板中，更具体而言，在没有实心部54且周缘部53以在下端部将拍摄元件开口部41封闭的方式相连续那样的安装基板中，在端子区域14的上表面14a形成凹部15。如图8B所示，当将该安装基板上下翻转后将拍摄元件21自上侧向安装基板时，由于该安装时的向下侧的应力和存在凹部15，所以端子区域14会局部地向下侧变形。其结果，拍摄元件21倾斜，安装精度降低。
另外，如图9A所示，在以往的覆盖层粘接型安装基板中、即在具有基底绝缘层4、导体图案5、粘接剂层30、第1覆盖绝缘层6的安装基板中，拍摄元件连接端子9配置于拍摄元件开口部41内部，且位于比第1覆盖绝缘层6的上表面靠下侧的位置。如图9B所示，当欲将拍摄元件21安装于该安装基板时，由于要向拍摄元件开口部41的内部配置焊料凸块26，因此需要增大焊料凸块26的体积(量)，因此，各焊料凸块26的形状、大小的偏差变大。其结果，产生拍摄元件21倾斜、安装精度降低的情况。
此外，在图7～图9B中，为了容易理解作用效果，改变了拍摄元件21的大小、各端子的数量、大小等。
另外，随着朝向上侧去，拍摄元件开口部41的开口截面积扩大，在该拍摄元件开口部41填充有拍摄元件连接端子9。因此，拍摄元件连接端子9具有随着朝向上侧去而截面积扩大的宽幅形状，具有充分的厚度。因此，在将安装基板1上下翻转后将拍摄元件21自上方安装于安装基板1时，拍摄元件连接端子9一边使自上侧朝向下侧的应力随着朝向下侧去而分散一边承受该应力(参照图7)。因此，能够抑制拍摄元件连接端子9的破损。
另外，如图2所示，拍摄元件开口部41随着朝向上侧去而开口面积扩大，即，随着朝向下侧去而开口面积变小。因此，能够减小端子连接部51的自拍摄元件开口部41暴露的面积(暴露面积)。因此，在形成有多个拍摄元件连接端子9的情况下，能够降低各拍摄元件连接端子9之间的暴露面积的绝对值的偏差的差。其结果，能够降低与拍摄元件21的端子25接触的接触面积的偏差所导致的导通性的偏差。
另外，在安装基板1中，如图2所示，拍摄元件连接端子9的下表面、即端子连接部51的下表面与基底绝缘层4的下表面大致平齐。因此，如图7所示，能够抑制在将安装基板1上下翻转后自安装基板1的上侧安装拍摄元件21时拍摄元件21、焊料凸块26与端子区域14的下表面14b(在安装时为上侧)的周边的基底绝缘层4碰撞。因而，能够将拍摄元件21容易地安装于安装基板1。
另外，在安装基板1中，如图2所示，端子区域14的上表面14a大致平坦。因而，如图7所示，在安装时，能够容易使端子区域14的上表面14a(在图7中相当于下表面)在整体上与载置台(未图示)接触，能够利用上表面14a来支承端子区域14。其结果，能够更可靠地抑制在端子区域14内在上下方向上变形。
此外，在安装基板1的上表面，作为除端子区域14以外的区域，在多个端子区域14之间存在区域外凹部(图2所示的附图标记80)，但特别重要的是，端子区域14的上表面14a大致平坦。其原因在于，如图7所示，在安装拍摄元件21时，作用有来自拍摄元件21的压力的区域实质上仅是端子区域14。即，认为，由于压力基本上不作用于区域外凹部80，因此，即使存在区域外凹部80，实质上也没有安装基板1的端子区域14、乃至安装基板1整体在上下方向上变形这样的影响。
另外，在安装基板1中，如图2所示，拍摄元件连接端子9在周缘部53以及实心部54的上侧包括与周缘部53和实心部54呈一体地配置的布线连接部52。另外，安装基板1包括连接布线12，连接布线12的上表面与布线连接部52的上表面大致平齐。
因此，能够利用布线连接部52来进一步加强端子区域14。因此，能够更进一步抑制端子区域14在上下方向上变形。另外，由于连接布线12和布线连接部52的上表面大致平齐，因此能够使安装基板1的上表面(与连接布线12相对应的区域和与布线连接52相对应的区域)更进一步平坦。因此，能够更进一步抑制安装基板1整体在上下方向上变形。
另外，在安装基板1中，在沿上下方向进行投影时，拍摄元件连接端子9包括内侧部55和外侧部56。另外，内侧部55的上表面与外侧部56的上表面大致平齐。
因此，能够使端子区域14的上表面14a更进一步平坦。因此，能够更进一步抑制端子区域14内的上下方向上的变形。
另外，安装基板1还包括配置于第1覆盖绝缘层6的上表面的屏蔽层7和配置于屏蔽层7的上表面的第2覆盖绝缘层8。因此，能够利用屏蔽层7来遮蔽自外部产生的电磁波，因此能够提高拍摄装置20的可靠性。
另外，布线11包括连接布线12和接地布线13，屏蔽层7与接地布线13电连接。因此，在基底绝缘层4的上表面、即在与连接布线12相同的上下方向位置配置有接地布线13。因此，不必额外设有用于设置接地布线13的层。其结果，能够谋求安装基板1的薄膜化。
另外，安装基板1是各层(基底绝缘层4、导体图案5、第1覆盖绝缘层6、屏蔽层7以及第2覆盖绝缘层8)直接接触的无粘接剂的安装基板。因此，能够谋求薄型化(低矮化)。与此同时，由于不需要丙烯酸粘接剂等的粘接剂层30，因此能够抑制湿热导致的粘接剂层30的劣化，耐湿热性优异。
根据该安装基板1的制造方法，能够制造安装精度良好的安装基板1。
另外，该制造方法包括金属支承板准备工序、基底绝缘层形成工序、金属薄膜形成工序、光致抗蚀剂形成工序、导体图案形成工序、光致抗蚀剂·金属薄膜去除工序、第1覆盖绝缘层形成工序、屏蔽层形成工序、第2覆盖绝缘层形成工序以及金属支承板去除工序。
因此，由于在较硬的金属支承板16之上制造安装基板1，因此容易处理。另外，即使使基底绝缘层4的厚度较薄，由于金属支承板16支承基底绝缘层4，因此也能够将布线11、第1覆盖绝缘层6等可靠地配置在基底绝缘层4之上。其结果，能够谋求基底绝缘层4的薄膜化、乃至安装基板1的薄型化。
另外，若使用感光性的绝缘性材料来形成基底绝缘层4、第1覆盖绝缘层6以及第2覆盖绝缘层8，则能够在基底绝缘层4、导体图案5、第1覆盖绝缘层6、屏蔽层7以及第2覆盖绝缘层8彼此之间不需要粘接剂层30就将它们层叠起来。因此，能够谋求耐热性的提高和更进一步的薄膜化。
根据该拍摄装置20，在安装基板1的端子区域14中抑制了向下侧的变形。因此，拍摄元件21精度良好地安装于安装基板1，连接可靠性优异。另外，由于不需要金属支承板16等支承基板，因此能够薄型化。
4.变形例
参照图10和图11来说明第1实施方式的安装基板1的变形例。此外，在变形例中，对于与上述图2所示的实施方式同样的构件标注同样的附图标记，并省略其说明。
(1)在图2所示的实施方式中，端子区域14的上表面14a的整个面形成为大致平坦，但也可以是，例如，如图10所示，端子区域14的上表面14a的局部形成微小凹部81，而未成为大致平坦。
在该情况下，内侧部55的上表面未与外侧部56的上表面大致平齐，而位于比外侧部56的上表面靠下侧的位置。微小凹部81的深度比区域外凹部80的深度浅。即，微小凹部81的底部位于比区域外凹部80的底部靠上侧的位置。
对于图10所示的实施方式，其也起到与图2所示的实施方式同样的作用效果。
从能够更可靠地抑制安装基板1的端子区域14的变形的观点出发，列举出图2所示的实施方式。
(2)在图2所示的实施方式中，安装基板1包括基底绝缘层4、导体图案5、第1覆盖绝缘层6、屏蔽层7、第2覆盖绝缘层8，但也可以是，例如，如图11所示，安装基板1不包括屏蔽层7和第2覆盖绝缘层8。
图11所示的安装基板1优选仅由基底绝缘层4、导体图案5以及第1覆盖绝缘层6构成。此时，第1覆盖绝缘层6配置于导体图案5的整个上表面和基底绝缘层4的上表面的自导体图案5暴露的整个部分。
对于图11所示的实施方式，其也起到与图2所示的实施方式同样的作用效果。
能够利用屏蔽层7来遮蔽自外部产生的电磁波，从提高作为拍摄装置的可靠性的观点出发，优选列举出图2所示的实施方式。
(3)在图2所示的安装基板1中，在导体图案5(拍摄元件连接端子9、外部部件连接端子10、布线11)中，均是镀层19的材料和金属薄膜17的材料一体化而构成了一层，但也可以是，例如，如图5J所示，镀层19的材料和金属薄膜17的材料分别不同，导体图案5包括镀层19和金属薄膜17的两层构造。优选的是，镀层19由铜构成，金属薄膜17由铬构成。在该情况下，在拍摄元件连接端子9，周缘部53包括配置于面方向外侧的铬金属薄膜和配置于铬金属薄膜的内侧的铜金属部。实心部54包括配置于下侧的铬金属薄膜和配置于铬金属薄膜的上侧的铜金属部。
(4)在图2所示的实施方式中，包括屏蔽层17，但虽未图示，例如也可以是，屏蔽层17是布线和端子等第2导体层。第2导体层的厚度例如为1μm以上，优选为3μm以上，并且例如为15μm以下，优选为10μm以下，更优选为8μm以下，进一步优选为5μm以下。第2导体层也可以不与接地布线13电连接。第2导体层能够优选由电解镀等镀敷法形成。
(5)在图2所示的实施方式中，布线11包括接地布线13，但虽未图示，例如也可以是，不包括接地布线13。即，布线11也能够仅由连接布线12构成。
(6)在包括图2所示的安装基板1的拍摄装置20中，拍摄元件21倒装安装于安装基板1，但虽未图示，例如也可以是，拍摄元件21通过引线接合而安装于安装基板1。
＜第2实施方式＞
1.拍摄元件安装基板
参照图12，作为本发明的布线电路基板的一个实施方式，说明安装基板的第2实施方式。此外，在第2实施方式的安装基板1中，对于与上述图2所示的第1实施方式相同的构件标注相同的附图标记，并省略其说明。
在第1实施方式中，拍摄元件连接端子9未包括镀金层，但例如，在第2实施方式中，如图12所示，拍摄元件连接端子9包括镀金层57。
在第2实施方式的安装基板1中，拍摄元件连接端子9包括端子连接部51和配置于端子连接部51之上的布线连接部52。
端子连接部51包括镀金层57和配置于镀金层57的上侧的填充部58。
镀金层57配置在拍摄元件开口部41内，且形成端子连接部51的最下部。镀金层57的下表面(暴露面)自拍摄元件开口部41暴露，且与基底绝缘层4的下表面大致平齐。
镀金层57的厚度例如为10nm以上，优选为20nm以上，并且例如为500nm以下，优选为300nm以下，更优选为150nm以下。
填充部58以与镀金层57的上表面相接触的方式设于镀金层57的上侧。填充部58的上表面与基底绝缘层4的上表面大致平齐。即，在填充部58的上表面和基底绝缘层4的上表面，完全未产生上下方向上的偏差(台阶)，或者该台阶在上下方向上例如为2.0μm以下，优选为1.0μm以下，更优选为0.5μm以下。
作为填充部58的材料，优选列举出铜、镍。在填充部58的材料是铜的情况下，拍摄元件连接端子9的导电性优异。在填充部58的材料是镍的情况下，拍摄元件连接端子9的硬度优异，能够更进一步抑制拍摄元件连接端子9的破损。
填充部58的厚度例如为1μm以上，优选为3μm以上，并且例如为30μm以下，优选为10μm以下。
镀金层57和填充部58填充整个拍摄元件开口部41。
此外，在第2实施方式中也是，在端子连接部51，如参照图13A的假想线那样，包括周缘部53和配置于周缘部53的内侧的实心部54，周缘部53和实心部54填充整个拍摄元件开口部41。具体而言，填充拍摄元件开口部41的周缘部53和实心部54由镀金层57和填充部58构成，镀金层57的面方向周缘部和填充部58的面方向周缘部与端子连接部51的周缘部53相对应，镀金层57的面方向内侧部和填充部58的面方向内侧部与端子连接部51的实心部54相对应。
布线连接部52包括金属薄膜17和配置于金属薄膜17的上侧的布线连接主体部59。
金属薄膜17在第1实施方式中是上述金属薄膜17。
金属薄膜17的内周部的下表面在上下方向上与端子连接部51(填充部58)的上表面相连续，金属薄膜17的外周部的下表面与基底绝缘层4的上表面相接触。
在沿厚度方向进行投影时，布线连接主体部59与金属薄膜17对齐。
布线连接主体部59的厚度例如为1μm以上，优选为3μm以上，并且例如为15μm以下，优选为10μm以下，更优选为8μm以下。
对于布线连接主体部59的材料，列举出导体图案5的材料，从导电性的观点出发，优选列举出铜。
拍摄元件连接端子9自下方起依次包括镀金层57、填充部58、金属薄膜17以及布线连接主体部59。
此外，与第1实施方式同样地，如参照图13B的假想线那样，在沿上下方向进行投影时，拍摄元件连接端子9一体地包括内侧部55和外侧部56(凸缘部)，该内侧部55包含于拍摄元件开口部41的最外形，该外侧部56自内侧部55向外侧延伸。即，在拍摄元件连接端子9，端子连接部51(镀金层57和填充部58)和在上下方向上与端子连接部51相连续的布线连接部52(金属薄膜17和布线连接主体部59)的内周部与内侧部55相对应，布线连接部52的与基底绝缘层4的上表面相接触的周缘部与外侧部56相对应。
另外，与第1实施方式同样地，端子连接部51的下表面(暴露面)、即镀金层57的下表面与基底绝缘层4的下表面大致平齐，在拍摄元件连接端子9，内侧部55的上表面与外侧部56的上表面大致平齐。
如图12所示，多个布线11包括多个连接布线12和多个接地布线13。所述多个布线11在各自的最下部包括金属薄膜17。即，多个布线11(连接布线12、接地布线13)包括金属薄膜17和配置于金属薄膜17的上侧的布线主体部60。
布线主体部60的厚度与布线连接主体部59的厚度相同，例如为1μm以上，优选为3μm以上，并且例如为15μm以下，优选为10μm以下，更优选为8μm以下。
此外，与第1实施方式同样地，连接布线12的上表面与布线连接部52的上表面平齐。另外，端子区域14的上表面14a大致平坦。
2.拍摄元件安装基板的制造方法
如图14A～图15J所示，例如通过依次实施金属支承板准备工序、基底绝缘层形成工序、镀金层形成工序、填充部形成工序、金属薄膜形成工序、光致抗蚀剂形成工序、导体图案形成工序、光致抗蚀剂·金属薄膜去除工序、第1覆盖绝缘层形成工序、屏蔽层形成工序、第2覆盖绝缘层形成工序以及金属支承板去除工序而得到第2实施方式的安装基板1。省略与第1实施方式同样的工序。
在金属支承板准备工序中，如参照图4A那样，准备金属支承板16。另外，在基底绝缘层形成工序中，如参照图4B那样，在金属支承板16的上表面形成基底绝缘层4。这些工序与第1实施方式同样。
在镀金层形成工序中，如图14A所示，在金属支承板16的上表面的自拍摄元件开口部41暴露的部分形成镀金层57。
在镀金层形成工序中，例如，使用电解镀、化学镀等镀敷法。优选列举出电解镀。在该情况下，将形成有基底绝缘层4的金属支承板16浸渍于镀金浴中，接着，使用未图示的供电部，经由金属支承板16对金属支承板16的上表面的自基底绝缘层4的拍摄元件开口部41暴露的部分供电。
在填充部形成工序中，如图14B所示，在镀金层57的上表面形成填充部58。
在填充部形成工序中，例如，使用电解镀、化学镀等镀敷法。优选列举出电解镀。例如，将形成有镀金层57的金属支承板16浸渍于期望的镀浴(例如镀铜浴、镀镍浴)中，接着，使用未图示的供电部，经由金属支承板16和镀金层57对镀金层57的上表面供电。在填充部形成工序中，实施供电直至填充部58的上表面与基底绝缘层4的上表面大致平齐为止。
由此，在拍摄元件开口部41，形成包括镀金层57和填充部58(即，周缘部53和实心部54)的端子连接部51。
在金属薄膜形成工序中，如图14C所示，在基底绝缘层4的上表面、填充部58的上表面以及金属支承板16的上表面的自外部部件开口部42暴露的部分形成金属薄膜17(种膜)。
金属薄膜形成工序与第1实施方式同样。作为金属薄膜17，从与基底绝缘层4之间的密合性出发，优选列举出铬。另外，优选利用溅射来形成金属薄膜17(溅射膜)。
在光致抗蚀剂形成工序中，如图14D所示，在金属薄膜17形成光致抗蚀剂18。该工序与第1实施方式同样。
在导体图案形成工序中，如图14E所示，在金属薄膜17的上表面的自光致抗蚀剂18暴露的部分形成导体图案5。
对于导体图案形成工序，具体而言，例如，实施自金属薄膜17供电的电解镀。在第2实施方式中，电解镀采用非填孔镀敷法的通常的镀敷法。
由此，镀层19(布线连接主体部59和布线主体部60)自金属薄膜17成长，形成布线连接部52和布线11。此时，布线连接主体部59的上表面形成为与布线主体部60的上表面平齐。
其结果，形成具有拍摄元件连接端子9、外部部件连接端子10以及布线11的导体图案5。
在光致抗蚀剂·金属薄膜去除工序中，如图15F所示，去除光致抗蚀剂18和金属薄膜17。
在第1覆盖绝缘层形成工序中，如图15G所示，在导体图案5的上表面和基底绝缘层4的上表面配置第1覆盖绝缘层6。
在屏蔽层形成工序中，如图15H所示，在第1覆盖绝缘层6之上形成屏蔽层7。
在第2覆盖绝缘层形成工序中，如图15I所示，在屏蔽层7的上表面配置第2覆盖绝缘层8。
在金属支承板去除工序中，如图15J所示，去除金属支承板16。
所述图15F～图15J所示的工序与第1实施方式同样。
由此，获得包括基底绝缘层4、导体图案5、第1覆盖绝缘层6、屏蔽层7、第2覆盖绝缘层8的安装基板1。
3.拍摄装置
如参照图6那样，包括第2实施方式的安装基板1的拍摄装置20与包括第1实施方式的安装基板1的拍摄装置20同样。
并且，对于第2实施方式的安装基板1，其也起到与第1实施方式的安装基板1同样的作用效果。
另外，在第2实施方式中，拍摄元件连接端子9还包括镀金层57，该镀金层57配置于拍摄元件开口部41内且自拍摄元件开口部41的下表面暴露。
因此，拍摄元件连接端子9的耐久性良好。另外，由于镀金层57具有良好的耐蚀刻性，因此能够可靠地形成拍摄元件连接端子9。具体而言，在金属支承板去除工序中，即，在对金属支承板16进行蚀刻而使拍摄元件连接端子9的下表面暴露的工序中，能够抑制蚀刻到填充部58(实心部54)内部，能够抑制填充部58的侵蚀。
并且，由于镀金层57配置在拍摄元件开口部41内，因此能够抑制镀金层57在安装基板1的下表面突出。具体而言，镀金层57与基底绝缘层4的下表面大致平齐，能够使安装基板1的端子区域14的下表面14b平坦。因此，拍摄元件21的安装性优异。
4.变形例
参照图16和图17说明第2实施方式的安装基板1的变形例。此外，在变形例中，对于与上述图2、图12等所示的实施方式同样的构件标注同样的附图标记，并省略其说明。
(1)在图12所示的实施方式中，端子区域14的上表面14a的整个面形成为大致平坦，但也可以是，例如，如图16所示，端子区域14的上表面14a的局部形成微小凹部81，而未成为大致平坦。
在该情况下，内侧部55的上表面未与外侧部56的上表面大致平齐，而位于比外侧部56的上表面靠下侧的位置。微小凹部81的深度比区域外凹部80的深度浅。即，微小凹部81的底部位于比区域外凹部80的底部靠上侧的位置。
此外，填充拍摄元件开口部41的周缘部53和实心部54由镀金层57、填充部58、金属薄膜17、布线连接部52的下部构成。
对于图16所示的实施方式，其也起到与图12所示的实施方式同样的作用效果。
从能够更可靠地抑制安装基板1的端子区域14的变形观点出发，列举出图12所示的实施方式。
(2)在图12所示的实施方式中，安装基板1包括基底绝缘层4、导体图案5、第1覆盖绝缘层6、屏蔽层7、第2覆盖绝缘层8，但也可以是，例如，如图17所示，安装基板1不包括屏蔽层7和第2覆盖绝缘层8。
对于图17所示的实施方式，其也起到与图12所示的实施方式同样的作用效果。
能够利用屏蔽层7来遮蔽自外部产生的电磁波，从提高作为拍摄装置20的可靠性的观点出发，优选列举出图12所示的实施方式。
(3)在图12所示的安装基板1中，在导体图案5(拍摄元件连接端子9、外部部件连接端子10、布线11)中，均是镀层19的材料和金属薄膜17的材料分别不同，具有镀层19和金属薄膜17的两层构造(具体而言，金属薄膜17和布线连接主体部59的两层构造、金属薄膜17和布线主体部60的两层构造)，但虽未图示，例如也可以是，在导体图案5中，镀层19的材料和金属薄膜17的材料相同(例如为铜)，且完全地一体化而成为一层。
另外，在拍摄元件连接端子9，也可以是，填充部58、金属薄膜17以及布线连接主体部59由相同的材料(例如铜)形成，由它们形成的部分完全地一体化而成为一层。
(4)在图12所示的实施方式中，包括屏蔽层17，但虽未图示，例如也可以是，屏蔽层17是布线、端子等第2导体层(上述)。
(5)在图12所示的安装基板1中，布线11包括接地布线13，但虽未图示，例如也可以是，不包括接地布线13。
＜布线电路基板的其他实施方式＞
在图1～图17所示的实施方式中，作为布线电路基板，例示了用于安装于拍摄元件的拍摄元件安装基板1，但并不限定于该用途，本发明的布线电路基板能够用作用于安装除拍摄元件以外的电子元件(例如压电元件、发光元件)的布线电路基板。
另外，上述发明作为本发明的例示的实施方式来提供，但这仅仅是例示，并不能限定性地进行解释。本领域的技术人员所能够明确的本发明的变形例包含于前述的权利要求书中。
产业上的可利用性
本发明的布线电路基板能够应用于各种工业产品，例如，能适当地使用于照相机组件等拍摄装置。
附图标记说明
1、安装基板；4、基底绝缘层；5、导体图案；6、第1覆盖绝缘层；7、屏蔽层；8、第2覆盖绝缘层；9、拍摄元件连接端子；12、连接布线；14、端子区域；14a、端子区域的上表面；20、拍摄装置；21、拍摄元件；41、拍摄元件开口部；43、内侧面；51、端子连接部；52、布线连接部；53、周缘部；54、实心部；55、内侧部；56、外侧部；57、镀金层。

Claims (10)

1.一种布线电路基板，其特征在于，
该布线电路基板包括：
第1绝缘层；
端子；
第2绝缘层，其配置于所述端子的厚度方向一侧；以及
布线，其在与厚度方向交叉的方向上与所述端子连续，
所述第1绝缘层具有开口部，该开口部在厚度方向上贯穿所述第1绝缘层，且随着朝向厚度方向一侧去而开口截面积扩大，
所述端子具有：
周缘部，其与所述第1绝缘层的形成所述开口部的内侧面相接触；以及
实心部，其与所述周缘部呈一体地配置于所述周缘部的内侧，
所述周缘部和所述实心部填充整个所述开口部。
2.根据权利要求1所述的布线电路基板，其特征在于，
所述端子的厚度方向另一侧的面与所述第1绝缘层的厚度方向另一侧的面大致平齐。
3.根据权利要求1所述的布线电路基板，其特征在于，
在沿厚度方向对所述端子进行投影时与所述端子重叠的布线电路基板的厚度方向一侧的面大致平坦。
4.根据权利要求1所述的布线电路基板，其特征在于，
所述端子在所述周缘部以及所述实心部的厚度方向一侧具备与所述周缘部和所述实心部呈一体地配置的布线连接部，
所述布线的厚度方向一侧的面与所述布线连接部的厚度方向一侧的面大致平齐。
5.根据权利要求1所述的布线电路基板，其特征在于，
所述端子包括：
内侧部，在沿所述厚度方向进行投影时，该内侧部包含于所述开口部；以及
外侧部，其自所述内侧部向外侧延伸，
所述内侧部的厚度方向一侧的面与所述外侧部的厚度方向一侧的面大致平齐。
6.根据权利要求1所述的布线电路基板，其特征在于，
所述端子的厚度是30μm以下。
7.根据权利要求1所述的布线电路基板，其特征在于，
所述端子还包括镀金层，该镀金层配置在所述开口部内且自所述开口部的厚度方向另一侧的面暴露。
8.根据权利要求1所述的布线电路基板，其特征在于，
该布线电路基板还包括：
屏蔽层，其配置于所述第2绝缘层的厚度方向一侧；以及
第3绝缘层，其配置于所述屏蔽层的厚度方向一侧。
9.根据权利要求1所述的布线电路基板，其特征在于，
该布线电路基板是为了安装拍摄元件而使用的。
10.一种拍摄装置，其特征在于，
该拍摄装置包括：
权利要求1所述的布线电路基板；以及
拍摄元件，其安装于所述布线电路基板。
CN201880028019.3A 2017-04-28 2018-04-23 布线电路基板和拍摄装置 Active CN110574165B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017090149 2017-04-28
JP2017-090149 2017-04-28
JP2017-191030 2017-09-29
JP2017191030A JP7105549B2 (ja) 2017-04-28 2017-09-29 配線回路基板、および、撮像装置
PCT/JP2018/016447 WO2018199017A1 (ja) 2017-04-28 2018-04-23 配線回路基板、および、撮像装置

Publications (2)

Publication Number Publication Date
CN110574165A true CN110574165A (zh) 2019-12-13
CN110574165B CN110574165B (zh) 2023-08-29

Family

ID=64478735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880028019.3A Active CN110574165B (zh) 2017-04-28 2018-04-23 布线电路基板和拍摄装置

Country Status (5)

Country Link
US (1) US11183448B2 (zh)
JP (1) JP7105549B2 (zh)
KR (1) KR102605794B1 (zh)
CN (1) CN110574165B (zh)
TW (1) TWI762626B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021097233A (ja) * 2019-12-18 2021-06-24 日東電工株式会社 配線回路基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294755A (en) * 1989-03-15 1994-03-15 Nippon Cmk Corp. Printed wiring board having shielding layer
JP2004221388A (ja) * 2003-01-16 2004-08-05 Murata Mfg Co Ltd 電子部品搭載用多層基板及びその製造方法
JP2005210628A (ja) * 2004-01-26 2005-08-04 Mitsui Chemicals Inc 撮像装置用半導体搭載用基板と撮像装置
JP2010171275A (ja) * 2009-01-23 2010-08-05 Hitachi Metals Ltd 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
US20160278214A1 (en) * 2013-10-30 2016-09-22 Kyocera Corporation Wiring board and mounting structure using the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04241496A (ja) * 1991-01-16 1992-08-28 Tatsuta Electric Wire & Cable Co Ltd プリント配線基板
JP3987521B2 (ja) 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
JP5223361B2 (ja) 2008-02-06 2013-06-26 株式会社村田製作所 配線基板の製造方法
JP2013070249A (ja) 2011-09-22 2013-04-18 Kyocera Corp イメージセンサ
JP5868274B2 (ja) 2012-06-29 2016-02-24 京セラサーキットソリューションズ株式会社 配線基板およびそれを用いた電子装置
JP2014187261A (ja) 2013-03-25 2014-10-02 Toshiba Corp 固体撮像装置
JP6870608B2 (ja) 2015-02-23 2021-05-12 凸版印刷株式会社 印刷配線板及びその製造方法
JP2018032660A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2018032659A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP6818534B2 (ja) * 2016-12-13 2021-01-20 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
US10398037B2 (en) * 2017-02-20 2019-08-27 Canon Kabushiki Kaisha Printed circuit board and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294755A (en) * 1989-03-15 1994-03-15 Nippon Cmk Corp. Printed wiring board having shielding layer
JP2004221388A (ja) * 2003-01-16 2004-08-05 Murata Mfg Co Ltd 電子部品搭載用多層基板及びその製造方法
JP2005210628A (ja) * 2004-01-26 2005-08-04 Mitsui Chemicals Inc 撮像装置用半導体搭載用基板と撮像装置
JP2010171275A (ja) * 2009-01-23 2010-08-05 Hitachi Metals Ltd 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
US20160278214A1 (en) * 2013-10-30 2016-09-22 Kyocera Corporation Wiring board and mounting structure using the same

Also Published As

Publication number Publication date
TWI762626B (zh) 2022-05-01
US20200075474A1 (en) 2020-03-05
KR20200002849A (ko) 2020-01-08
TW201843821A (zh) 2018-12-16
CN110574165B (zh) 2023-08-29
KR102605794B1 (ko) 2023-11-23
JP7105549B2 (ja) 2022-07-25
JP2018190950A (ja) 2018-11-29
US11183448B2 (en) 2021-11-23

Similar Documents

Publication Publication Date Title
US20080079829A1 (en) Camera module and method for manufacturing same
US20050270405A1 (en) Image pickup device and camera module
EP3706405B1 (en) Image capture module of electronic device
JP6508333B2 (ja) 電子回路モジュール
US20150264290A1 (en) Camera module
US11877392B2 (en) Flexible wiring board, module, and electronic device
US20100273288A1 (en) Imager device with electric connections to electrical device
CN110574165B (zh) 布线电路基板和拍摄装置
CN110494980B (zh) 摄像元件安装基板及其制造方法以及安装基板集合体
JP6576708B2 (ja) 固体撮像装置及びカメラモジュール
JP6131308B2 (ja) カメラモジュール及びその製造方法
JP2023041968A (ja) 撮像素子実装基板、その製造方法、および、実装基板集合体
CN111164957B (zh) 基板层叠体和拍摄装置
US10178768B2 (en) Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component
WO2018199017A1 (ja) 配線回路基板、および、撮像装置
JP2006129255A (ja) 回路モジュール
JP2010238888A (ja) 固体撮像装置
WO2018199128A1 (ja) フレキシブル配線回路基板および撮像装置
KR20110093452A (ko) 카메라 모듈과, 이의 제조 방법
CN114830838A (zh) 布线电路基板
JP2005175293A (ja) 撮像装置
JP2019073382A (ja) ロール体
JP2003273339A (ja) 撮像装置
JP2005303735A (ja) 撮像装置
JP2006216778A (ja) Ｉｃチップパッケージおよび撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant