KR20220163913A

KR20220163913A - 회로기판

Info

Publication number: KR20220163913A
Application number: KR1020220160048A
Authority: KR
Inventors: 황정호; 권순규; 이종호; 전재훈
Original assignee: 엘지이노텍 주식회사
Priority date: 2015-04-14
Filing date: 2022-11-25
Publication date: 2022-12-12
Also published as: KR102472433B1; KR20160122436A

Abstract

실시 예의 회로 기판은 개구부를 포함한 절연층; 상기 절연층의 상기 개구부에 적어도 일부가 매립된 제1 회로 패턴; 및 상기 제1 회로 패턴 상에 배치된 금속층을 포함하고, 상기 절연층의 상기 개구부를 구성하는 상기 절연층의 내측면과 상기 제1 회로 패턴 사이에 홈부가 구비되고, 상기 금속층은 상기 홈부를 채우고, 외부로 노출된다.

Description

회로기판{CIRCUIT BOARD}

본 발명의 실시 예는 회로기판에 관한 것이다.

인쇄회로기판(PCB: Printed Circuit Board)은 전기 절연 기판에 전도성 재료로 인쇄회로를 인쇄한 기판이다.

인쇄회로기판은 여러 종류의 소자를 평판 위에 밀집 탑재시키기 위하여 각 소자의 장착 위치를 확정하고 소자를 연결하는 회로패턴을 평판 표면에 인쇄하여 고정하는 구조로 구성한다.

전자 기기 및 제품의 첨단화로 인한 기기의 소형화 및 기술집적은 꾸준히 발전하게 되었다. 이로 인한 인쇄회로기판 제조 방법도 점차 소형, 경량에 대응해야만 한다. 이러한 요구는 초기에 단면에서 양면 인쇄회로기판으로 다시 다층 인쇄회로기판, 빌드업 공법으로 다양하게 발전하고 있다.

최근에는 전자 부품의 소형화 및 다기능을 실현하기 위하여, 인쇄회로기판을 고밀도 집적화가 가능한 다층의 구조로 사용되고 있으며, 비아홀을 형성하고 비아홀 내부에 도전성 페이스트를 충진하거나, 범프를 형성하여 인쇄회로기판의 층간을 도통 시키는 공법들이 주류를 이루고 있다.

이러한 방법은 최근의 부품 소형 및 경량화에 대응할 수 있는 미세 패턴 및 설계도의 자유성 때문에 기존공법에 비해 큰 장점을 가지고 있다.

하지만, 종래 기술에 따르면 매립 패턴의 형성시에 인쇄회로기판의 표면 상에 홈 또는 단차(recessed depth gap)가 발생하는 문제가 발생하는 문제점이 있었다.

본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 회로 패턴의 상부에 금속 도금층을 형성하여, 매립 패턴에 의해 인쇄회로기판의 표면 상에 홈 또는 단차(recessed depth gap)가 발생하는 것을 방지하고자 한다.

또한, 본 발명은 상기 홈 또는 단차의 방지를 위한 금속 도금층을 형성시에, 드라이 필름(dry film)을 마스크 패턴으로 사용하여 미세 회로 패턴의 제조 공정의 단순화에 따른 제조 비용의 절감이 가능하도록 하고자 한다.

전술한 문제를 해결하기 위한 본 실시예에 따른 인쇄회로기판은 절연층; 상기 절연층의 일면 측에 형성되는 회로 패턴; 및 상기 회로 패턴의 표면 상에 형성되어, 상기 절연층의 표면과 동일 평면을 형성하는 금속 도금층;을 포함한다.

본 발명의 다른 일실시예에 따르면, 상기 회로 패턴의 표면은 상기 절연층의 표면보다 낮은 홈부를 형성할 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 금속 도금층은 상기 홈부를 매립할 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 회로 패턴과 연결되는 비아(via);를 더 포함할 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 절연층 상에 형성되는 보호층;을 더 포함할 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 회로 패턴은 구리(Cu) 및 은(Ag) 중에서 적어도 어느 하나의 재료를 포함할 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 금속 도금층은 알루미늄(aluminum, Al), 타이타늄(titanium, Ti), 바나듐(vanadium, V), 크로뮴(chromium, Cr), 니켈(Nickel, Ni), 구리(copper, Cu), 루테늄(Ruthenium, Ru), 텅스텐(Tungsten, W), 오스뮴(Osmium, Os), 이리듐(iridium, Ir) 및 백금(Platinum, Pt) 중에서 적어도 어느 하나의 재료를 포함할 수 있다.

본 발명의 다른 일실시예에 따르면, 상기 절연층의 타면 상에 돌출되는 외부 회로 패턴;을 더 포함할 수 있다. 상기 금속 도금층의 상면은 상기 절연층의 상면과 동일 평면 상에 위치하며, 노출되고, 상기 금속 도금층의 폭은 상기 홈부의 폭과 동일할 수 있다.

본 발명의 일실시예에 따르면 회로 패턴의 상부에 금속 도금층을 형성하여, 매립 패턴에 의해 인쇄회로기판의 표면 상에 홈 또는 단차(recessed depth gap)가 발생하는 것을 방지할 수 있다.

또한, 본 발명의 일실시예에 따르면 상기 홈 또는 단차의 방지를 위한 금속 도금층을 형성시에, 드라이 필름(dry film)을 마스크 패턴으로 사용하여 미세 회로 패턴의 제조 공정의 단순화에 따른 제조 비용의 절감이 가능하다.

도 1 내지 도 6은 본 발명의 일실시예에 따른 인쇄회로기판 및 그 제조 방법을 설명하기 위한 도면이다.

이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.

먼저, 도 1 내지 도 6을 참조하여 본 발명의 일실시예에 따른 인쇄회로기판의 제조 방법을 설명하기로 한다.

도 1에 도시된 바와 같이 캐리어 보드(200)의 일면과 타면에 각각 마스크 패턴(210)을 형성한다.

보다 상세하게 설명하면, 상기 캐리어 보드(200)의 일면과 타면의 금속 시드층(seed layer: 201) 상에 각각 마스크 패턴(210)을 형성한다.

이후에는, 도 2에 도시된 바와 같이 상기 마스크 패턴(210)을 이용하여 금속 도금층(120)을 형성한다.

이때, 상기 금속 도금층(120)은 알루미늄(aluminum, Al), 타이타늄(titanium, Ti), 바나듐(vanadium, V), 크로뮴(chromium, Cr), 니켈(Nickel, Ni), 구리(copper, Cu), 루테늄(Ruthenium, Ru), 텅스텐(Tungsten, W), 오스뮴(Osmium, Os), 이리듐(iridium, Ir) 및 백금(Platinum, Pt) 중에서 적어도 어느 하나의 재료를 포함하여 형성될 수 있다.

이후, 도 3에 도시된 바와 같이 상기와 같이 형성된 금속 도금층(120) 상에 회로 패턴(110)을 형성한다.

보다 상세하게 설명하면, 상기 마스크 패턴(210)의 홈 상의 금속 도금층(120)의 상부에 상기 회로 패턴(110)이 채워지도록 도금을 실시한다.

한편, 상기 회로 패턴(110)은 구리(Cu) 및 은(Ag) 중에서 적어도 어느 하나의 재료를 포함하도록 형성될 수 있다.

이후, 도 4에 도시된 바와 같이 상기 회로 패턴(110)과 연결되는 비아(via: 130)와 외부 회로 패턴(150)을 형성한 후에, 상기 캐리어 보드(200)를 분리한다.

이때, 상기 캐리어 보드(200)의 금속 시드층(seed layer: 201)은 인쇄회로기판의 절연층(100)의 표면에 남게 된다.

이후에는 도 5에 도시된 바와 같이 절연층(100)의 표면에 에칭(etching)을 실시하여 절연층(100)의 표면상의 금속 시드층(seed layer: 201)을 제거한다.

이후, 도 6에 도시된 바와 같이 절연층(100)의 양면에 보호층(140)을 형성하여 인쇄회로기판을 완성할 수 있다.

이후부터는 도 6을 참조하여 본 발명의 일실시예에 따른 인쇄회로기판의 구성을 설명하기로 한다.

도 6에 도시된 바와 같이, 본 발명의 일실시예에 따른 인쇄회로기판은 절연층(100), 회로 패턴(110) 및 금속 도금층(120)을 포함하며, 비아(via: 130), 외부 회로 패턴(150) 및 보호층(140)을 더 포함할 수 있다.

본 발명의 일실시예에 따른 절연층(100)은 절연 재료를 이용해 형성될 수 있으며, 예를 들어 상기 절연층(100)은 프리프레그(prepreg) 재료로 형성될 수 있다.

회로 패턴(110)은 이와 같이 구성된 절연층(100)의 일면 측에 형성된다.

또한, 금속 도금층(120)은 회로 패턴(110)의 표면 상에 형성되며, 그에 따라 상기 금속 도금층(120)의 표면은 상기 절연층(100)의 표면과 동일 평면을 형성한다. 또한, 상기 금속 도금층(120)의 두께는 상기 회로 패턴(110)의 두께보다 얇다.

보다 상세하게 설명하면, 상기 회로 패턴(110)의 표면은 절연층(100)의 표면보다 낮은 홈부(101)를 형성할 수 있으며, 상기 금속 도금층(120)은 상기 홈부(101)를 매립되도록 형성될 수 있다.

또한, 상기 회로 패턴(110)은 구리(Cu) 및 은(Ag) 중에서 적어도 어느 하나의 재료를 포함하도록 형성될 수 있다.

한편, 비아(via: 130)는 상기 회로 패턴(110)과 연결될 수 있으며, 외부 회로 패턴(150)은 상기 절연층(100)의 타면 상에 돌출되어 형성될 수 있다.

또한, 보호층(140)은 절연층(100)의 일면 및 타면에 형성될 수 있다.

이상에서 설명한 바와 같이, 본 발명의 일실시예에 따르면 회로 패턴의 상부에 금속 도금층을 형성하여, 매립 패턴에 의해 인쇄회로기판의 표면 상에 홈 또는 단차(recessed depth gap)가 발생하는 것을 방지할 수 있다.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

100: 절연층
101: 홈부
110: 회로 패턴
120: 금속 도금층
130: 비아
140: 보호층
150: 외부 회로 패턴
200: 캐리어 보드
201: 금속 시드층
210: 마스크 패턴

Claims

개구부를 포함한 절연층;
상기 절연층의 상기 개구부에 적어도 일부가 매립된 제1 회로 패턴; 및
상기 제1 회로 패턴 상에 배치된 금속층을 포함하고,
상기 절연층의 상기 개구부를 구성하는 상기 절연층의 내측면과 상기 제1 회로 패턴 사이에 홈부가 구비되고,
상기 금속층은 상기 홈부를 채우고, 외부로 노출되는,
회로기판.
제1항에 있어서,
상기 개구부는 상기 금속층 및 상기 제1 회로 패턴과 수평 방향을 따라 중첩된 회로 기판.
회로 기판.
제1항에 있어서,
상기 절연층의 상기 개구부의 내측에 배치된 비아 전극을 포함하고,
상기 비아 전극은,
상기 절연층의 상면에 인접하게 배치되고, 상기 제1 회로 패턴과 수직으로 중첩된 제1 비아 전극; 및
상기 절연층의 하면에 인접하게 배치되고, 상기 제1 비아 전극과 수직으로 중첩된 제2 비아 전극을 포함하는,
회로 기판.
제3항에 있어서,
상기 절연층의 상기 개구부의 내측에 배치되고, 상기 제1 및 제2 비아 전극 사이에 배치된 제2 회로 패턴을 더 포함하는,
회로 기판.
제1항에 있어서,
상기 제1 및 제2 회로 패턴 중 적어도 하나의 수평 방향의 폭은,
상기 제1 비아 전극 및 제2 비아 전극 중 적어도 하나의 수평 방향의 폭보다 큰,
회로 기판.
제5항에 있어서,
상기 금속층의 수직 방향의 두께는,
상기 제1 회로 패턴의 수직 방향의 두께보다 작은,
회로 기판.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 절연층 상에 배치된 보호층을 더 포함하고,
상기 보호층은 상면 및 하면을 관통하는 관통 홀을 구비한,
회로 기판.
제7항에 있어서,
상기 제1 회로 패턴은,
상기 관통 홀과 수직 방향으로 중첩된 제1 패턴부; 및
상기 제1 패턴부와 수평 방향으로 중첩되고, 상기 관통 홀과 수직 방향으로 중첩되지 않는 제2 패턴부를 포함하는,
회로 기판.
제8항에 있어서,
상기 금속층은,
상기 제1 패턴부 상에 배치된 제1 금속층; 및
상기 제2 패턴부 상에 배치된 제2 금속층을 포함하는,
회로 기판.
제9항에 있어서,
상기 제1 금속층은 상기 보호층과 접촉하지 않고 외부로 노출되며,
상기 제2 금속층은 상기 보호층으로 덮이는,
회로 기판.
제9항에 있어서,
상기 제2 금속층의 상면은 상기 보호층의 하면과 접촉하는,
회로 기판.
제11항에 있어서,
상기 제2 금속층의 상면은 상기 보호층의 하면과 동일 평면 상에 위치한,
회로 기판.
제7항에 있어서,
상기 금속층의 상면과 상기 절연층의 상면은 평탄한,
회로 기판.
제7항에 있어서,
상기 보호층의 상기 관통 홀의 수평 방향의 폭은,
상기 금속층의 수평 방향의 폭보다 큰,
회로 기판.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 금속층의 수평 방향의 폭은 상기 홈부의 수평 방향의 폭과 동일한,
회로 기판.
제15항에 있어서,
상기 금속층의 수평 방향의 폭은 상기 제1 회로 패턴의 수평 방향의 폭과 동일한,
회로 기판.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 절연층의 하면 아래에 배치된 제3 회로 패턴을 더 포함하는,
회로 기판.
제3항에 있어서,
상기 제1 비아 전극 및 상기 제2 비아 전극 각각은,
상기 절연층의 상면에서 상기 절연층의 하면을 향하는 방향으로 폭이 감소하는 경사를 가지는,
회로 기판.
제18항에 있어서,
상기 제1 비아 전극의 경사는 상기 제2 비아 전극의 경사와 수직 방향으로 중첩된,
회로 기판.
제2항에 있어서,
상기 제1 회로 패턴의 상면은 상기 금속층의 하면과 접촉하고,
상기 제1 회로 패턴의 상면은 상기 절연층의 상면보다 낮게 위치하고,
상기 금속층의 상면은 상기 절연층의 상면보다 높지 않은,
회로 기판.