KR20150014731A - 인쇄회로기판 및 인쇄회로기판 제조 방법 - Google Patents

인쇄회로기판 및 인쇄회로기판 제조 방법 Download PDF

Info

Publication number
KR20150014731A
KR20150014731A KR1020130090334A KR20130090334A KR20150014731A KR 20150014731 A KR20150014731 A KR 20150014731A KR 1020130090334 A KR1020130090334 A KR 1020130090334A KR 20130090334 A KR20130090334 A KR 20130090334A KR 20150014731 A KR20150014731 A KR 20150014731A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
forming
core substrate
cavity
Prior art date
Application number
KR1020130090334A
Other languages
English (en)
Inventor
임성원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130090334A priority Critical patent/KR20150014731A/ko
Publication of KR20150014731A publication Critical patent/KR20150014731A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 인쇄회로기판 및 인쇄회로기판 제조 방법에 관한 것이다.
본 발명의 실시 예에 따른 인쇄회로기판은 캐비티(Cavity)가 형성된 코어 기판, 캐비티에 실장된 능동 소자, 능동 소자의 일면에 형성된 전도층, 코어층의 양면 및 캐비티와 능동 소자 사이에 형성되며, 전도층을 노출시키는 개구부가 형성된 절연층, 절연층에 형성된 회로층 및 전도층의 일면에 형성되는 방열 패턴을 포함할 수 있다.

Description

인쇄회로기판 및 인쇄회로기판 제조 방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 인쇄회로기판 제조 방법에 관한 것이다.
반도체 소자의 급속한 발전으로 인하여 반도체 소자가 괄목할만한 성장을 이루고 있다. 이와 함께 반도체 소자 등의 전자 소자를 인쇄회로기판에 미리 실장하여 임베디드(Embedded) 기술에 대한 개발이 활발히 이루어지고 있다. 이와 같은 임베디드를 위한 기판은 반도체 소자로부터 발생하는 열의 우수한 방출능력과 고압서의 절연능력이 요구된다. 방열 문제를 해결하기 위해 열전도 특성이 좋은 금속재료를 이용하여 여러 가지 형태의 기판을 제작하고자 노력하고 있다. 최근에는 양극산화를 이용하여 반도체 소자의 열 방출을 극대화하기 위한 기판에 대한 연구가 진행되고 있다. 종래에는 관통홀이 형성된 알루미늄 기판 표면에 양극 산화막을 형성한다. 이때, 관통홀의 내벽에도 양극 산화막이 형성된다. 양극 산화막을 형성 후 관통홀을 도금 등으로 충전함으로써, 관통 비아가 형성하고 기타 회로 패턴을 형성한다.(미국등록특허 제7947906호)
본 발명의 일 측면은 능동 소자의 열을 직접 방열 패턴으로 전도하는 전도층을 형성하여 방열 효과를 향상시키는 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명의 실시 예에 따르면, 캐비티(Cavity)가 형성된 코어 기판, 캐비티에 실장된 능동 소자, 능동 소자의 일면에 형성된 전도층, 코어층의 양면 및 캐비티와 능동 소자 사이에 형성되며, 전도층을 개구부가 형성된 절연층, 절연층에 형성된 회로층 및 전도층의 일면에 형성되는 방열 패턴을 포함하는 인쇄회로기판이 제공된다.
방열 패턴은 방열 부재와 연결될 수 있다.
방열 패턴은 접지 패턴과 연결될 수 있다.
회로층과 능동 소자를 전기적으로 연결하는 비아를 더 포함할 수 있다.
코어 기판을 관통하여 코어 기판의 양면에 형성된 회로층을 전기적으로 연결하는 관통 비아를 더 포함할 수 있다.
코어 기판은 한층 이상의 절연층과 회로층을 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 캐비티가 형성된 코어 기판을 준비하는 단계, 캐비티가 폐쇄되도록 코어 기판의 일면에 캐리어 부착하는 단계, 캐비티에 전도층을 형성하는 단계, 전도층에 능동 소자를 실장하는 단계, 코어 기판의 타면 및 캐비티 내부에 제1 절연층을 형성하는 단계, 캐리어를 제거하는 단계, 코어 기판의 일면에 전도층의 일면이 노출되도록 개구부가 형성된 제2 절연층을 형성하는 단계 및 개구부에 의해 노출된 전도층의 일면에 방열 패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.
제2 절연층을 형성하는 단계 이후에 제1 절연층 및 제2 절연층에 회로층을 형성하는 단계를 더 포함할 수 있다.
회로층을 형성하는 단계는 능동 소자와 회로층을 전기적으로 연결하는 비아를 형성하는 단계를 더 포함할 수 있다.
비아를 형성하는 단계는 능동 소자의 전극이 노출되도록 제1 절연층에 개구부를 형성하는 단계 및 개구부에 도금을 수행하여 비아를 형성하는 단계를 포함할 수 있다.
방열 패턴을 형성하는 단계에서 방열 패턴은 전도층의 일면에 전도성 금속을 도금하여 형성될 수 있다.
회로층과 방열 패턴은 동시에 형성될 수 있다.
회로층을 형성하는 단계에서 코어 기판의 양면에 형성된 회로층을 전기적으로 연결하는 관통 비아를 형성하는 단계를 더 포함할 수 있다.
관통 비아를 형성하는 단계는 제1 절연층, 제2 절연층 및 관통 비아를 관통하는 관통 비아홀을 형성하는 단계 및 관통 비아홀을 전도층 또는 전도성 금속으로 충진하여 관통 비아를 형성하는 단계를 포함할 수 있다.
코어 기판은 한층 이상의 절연층과 회로층을 더 포함할 수 있다.
방열 패턴은 방열 부재와 연결될 수 있다.
방열 패턴은 접지 패턴과 연결될 수 있다.
캐비티에 전도층을 형성하는 단계에서 전도층은 캐비티에 의해 노출된 캐리어에 전도성 수지를 도포하여 형성될 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 능동 소자의 열을 직접 방열 패턴으로 전도하는 전도층을 형성하여 방열 효과를 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 2 내지 도 9는 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
인쇄회로기판
도 1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
본 발명의 인쇄회로기판(100)은 능동 소자(130)를 내장한 임베디드(Embedded) 기판이다.
도 1을 참조하면, 인쇄회로기판(100)은 코어 기판(110), 능동 소자(130), 전도층(120), 제1 절연층(140), 제2 절연층(150), 제1 회로층(172) 및 제2 회로층(174), 비아(171), 관통 비아(175) 및 방열 패턴(173)을 포함할 수 있다.
코어 기판(110)은 절연층으로 형성될 수 있다. 도 1에서 코어 기판(110)은 단일층의 절연층으로 형성됨이 도시되었지만, 이에 한정되는 것은 아니다. 즉, 코어 기판(110)은 내부에 한층 이상의 회로층 및 절연층이 형성될 수 있다. 여기서, 절연층은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지가 될 수 있다. 또는 절연층은 에폭시 수지에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지가 될 수 있다. 예를 들어 프리프레그가 될 수 있다. 또는 절연층은 광경화성 수지 등이 사용될 수 있다. 그러나 절연층은 특별히 이에 한정되는 것은 아니다. 회로층은 회로 기판 분야에서 회로용 전도성 물질로 사용되는 것이라면 제한 없이 적용 가능하며, 일반적으로 구리로 형성될 수 있다.
또한, 코어 기판(110)은 세라믹 기판일 수 있다. 세라믹 기판은 금속계 질화물 또는 세라믹 재료로 형성될 수 있다. 예를 들어, 금속계 질화물은 알루미늄 질화물 (AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있다. 또한, 세라믹 재료는 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있다. 이와 같은 금속계 질화물 및 세라믹 재료의 종류는 예시로, 세라믹 기판의 재질이 이에 한정되는 것은 아니다.
또한, 코어 기판(110)은 금속 기판일 수 있다. 예를 들어, 금속 기판은 열 전달 특성이 우수한 알루미늄(Al) 또는 알루미늄 합금으로 형성될 수 있다. 알루미늄 또는 알루미늄 합금으로 형성된 금속 기판은 양극 산화(Anodizing) 공법을 이용하여 절연층을 형성할 수 있다. 이와 같이 양극 산화 공법에 의해 형성된 절연층은 알루미늄 양극산화막(Al2O3)일 수 있다. 양극 산화막은 절연성을 갖기 때문에, 금속 기판에 회로층 형성을 가능하게 할 수 있다. 또한, 일반적인 절연층보다 얇은 두께로 형성이 가능하므로, 방열 성능 향상과 박형화가 가능하다. 금속 기판의 재질은 알루미늄 및 알루미늄 합금으로 한정되지 않으며, 양극 산화 공법이 적용 가능한 망간(Mg), 아연(Zn), 티타늄(Ti), 하프늄(Hf) 등을 포함할 수 있다.
이와 같은 코어 기판(110)에는 캐비티(Cavity)(111)가 형성될 수 있다. 캐비티(111)에는 능동 소자(130)가 실장된다.
능동 소자(130)는 반도체 소자, IC 칩, RF 부품 등의 고발열 소자가 될 수 있다. 능동 소자(130)는 전극(131)이 형성될 수 있다. 능동 소자(130)의 전극(131)은 제1 회로층(172)과 전기적으로 연결될 수 있다. 본 발명의 실시 예에서, 전극(131)은 제1 회로층(172)과 비아(171)로 연결되나, 이에 한정되는 것은 아니다. 전극(131)은 제1 회로층(172)과 와이어(Wire)로 연결될 수 있다.
전도층(120)은 능동 소자(130)의 일면에 형성되어 캐비티(111) 내에 위치할 수 있다. 도 1에서, 능동 소자(130)의 일면은 능동 소자(130)의 하면이다. 전도층(120)은 능동 소자(130)에서 발생한 열을 방열 패턴(173)으로 직접적으로 전달할 수 있다. 전도층(120)은 회로 기판 분야에서 사용되며, 열 전도도가 높은 전도성 수지라면 제한 없이 사용될 수 있다.
제1 절연층(140) 및 제2 절연층(150)은 코어 기판(110)의 양면에 각각 형성될 수 있다. 여기서, 코어 기판(110)의 일면은 하면이며, 타면은 상면이 될 수 있다.
제2 절연층(150)은 코어 기판(110)의 일면에 형성된다. 제2 절연층(150)은 캐비티(111)에 형성된 전도층(120)의 일면을 노출하는 제2 개구부(141)가 형성될 수 있다.
제1 절연층(140)은 코어 기판(110)의 타면에 형성된다. 또한, 제1 절연층(140)은 캐비티(111)와 능동 소자(130) 사이에 형성될 수 있다. 즉, 제1 절연층(140)은 캐비티(111)의 내벽과 능동 소자(130) 및 전도층(120) 사이의 공간을 채우도록 형성될 수 있다. 따라서, 제1 절연층(140)은 능동 소자(130)를 캐비티(111)에 고정시킬 수 있다.
제1 절연층(140) 및 제2 절연층(150)은 회로 기판 분야에서 일반적으로 사용되는 층간 절연 수지라면 제한 없이 적용될 수 있다. 제1 절연층(140)과 제2 절연층(150)은 동일하거나, 당업자의 선택에 의해서 다른 종류가 될 수 있다.
제1 회로층(172)은 제1 절연층(140)에 형성될 수 있다. 또한, 제2 회로층(174)은 제2 절연층(150)에 형성될 수 있다. 제1 회로층(172) 및 제 2 회로층(174)은 전도성 금속으로 형성될 수 있다. 예를 들어, 제1 회로층(172) 및 제2 회로층(174)은 구리로 형성될 수 있다. 그러나 제1 회로층(172) 및 제2 회로층(174)의 재질은 구리로 한정되는 것은 아니며, 회로 기판 분야에서 회로용 전도성 물질로 사용되는 것이라면 제한 없이 적용 가능하다.
비아(171)는 능동 소자(130)의 전극(131)에 형성될 수 있다. 비아(171)는 제1 절연층(140)에 형성된 제1 개구부(141)에 형성될 수 있다. 이와 같이 형성된 비아(171)는 제1 절연층(140)을 관통하도록 형성될 수 있다. 비아(171)의 일면은 능동 소자(130)의 전극(131)과 접합되며, 타면은 제1 회로층(172)과 접합된다. 이와 같이 형성된 비아(171)는 능동 소자(130)와 제1 회로층(172)을 전기적으로 연결할 수 있다.
관통 비아(175)는 코어 기판(110)의 양면을 전기적으로 연결하기 위해 형성될 수 있다. 관통 비아(175)는 코어 기판(110), 제1 절연층(140) 및 제2 절연층(150)을 관통하도록 형성될 수 있다. 관통 비아(175)의 일면은 제2 회로층(174)과 접합되며, 타면은 제1 회로층(172)과 접합될 수 있다. 이와 같이 형성된 관통 비아(175)는 제1 회로층(172)과 제2 회로층(174)을 전기적으로 연결할 수 있다.
방열 패턴(173)은 제2 절연층(150)의 제2 개구부(151)에 의해 노출된 전도층(120)의 일면에 형성된다. 방열 패턴(173)은 전도층(120)에 의해 전달된 능동 소자(130)의 열을 외부로 방출할 수 있다. 또한, 방열 패턴(173)은 방열 부재(미도시)와 연결될 수 있다. 예를 들어, 방열 부재(미도시) 히트 싱크(Heat Sink)일 수 있다. 또한, 방열 패턴(173)은 접지 패턴(미도시)과 연결될 수 있다. 이와 같은 경우, 방열 패턴(173)은 전도층(120)으로부터 전달받은 능동 소자(130)의 열을 방열 부재 또는 접지 패턴으로 전달할 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판(100)은 전도층(120)이 능동 소자(130)의 열을 직접 방열 패턴(173)으로 전달함으로써, 방열 성능이 향상될 수 있다.
인쇄회로기판 제조 방법
도 2 내지 도 9는 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
도 2를 참조하면, 캐비티(111)가 형성된 코어 기판(110)이 제공된다.
코어 기판(110)은 코어 기판(110)은 절연층으로 형성될 수 있다. 또한, 코어 기판(110)의 내부에는 미도시 되었지만, 한층 이상의 절연층과 회로층이 형성될 수 있다. 여기서, 절연층은 회로 기판 분야에서 층간 절연 소재로 사용되는 것이라면 제한 없이 적용 가능하다. 회로층은 회로 기판 분야에서 적용되는 전도성 금속으로 형성될 수 있다. 예를 들어, 회로층은 구리로 형성될 수 있다.
또한, 코어 기판(110)은 세라믹 기판일 수 있다. 세라믹 기판은 금속계 질화물 또는 세라믹 재료로 형성될 수 있다.
또한, 코어 기판(110)은 금속 기판일 수 있다. 예를 들어, 금속 기판은 열 전달 특성이 우수한 알루미늄(Al) 또는 알루미늄 합금으로 형성될 수 있다. 알루미늄 또는 알루미늄 합금으로 형성된 금속 기판은 양극 산화(Anodizing) 공법을 이용하여 절연층을 형성할 수 있다. 금속 기판의 재질은 알루미늄 및 알루미늄 합금으로 한정되지 않으며, 양극 산화 공법이 적용 가능한 망간(Mg), 아연(Zn), 티타늄(Ti), 하프늄(Hf) 등을 포함할 수 있다.
이와 같은 코어 기판(110)에 캐비티(111)가 형성될 수 있다. 캐비티(111)는 코어 기판(110)을 관통하도록 형성할 수 있다. 캐비티(111)에는 능동 소자(미도시)가 실장될 수 있다. 따라서, 캐비티(111)는 능동 소자(130)의 폭 이상의 폭을 갖도록 형성될 수 있다.
캐비티(111)는 레이저 드릴, 라우터 등으로 형성될 수 있다. 또는 코어 기판(110)이 감광성 물질로 형성되는 경우, 노광 및 현상을 수행하여 캐비티(111)가 형성될 수 있다.
도 3을 참조하면, 코어 기판(110)의 일면에 캐리어(200)가 부착된다. 여기서, 일면은 코어 기판(110)의 하면이다. 캐리어(200)는 코어 기판(110)에 형성된 캐리어(200)의 일면을 폐쇄하도록 형성될 수 있다. 캐리어(200)는 필름 형태가 될 수 있다. 캐리어(200)는 제1 절연층(미도시)이 캐비티(111)에 채워져 능동 소자(미도시)가 고정되기 전에 임시적으로 사용되는 부재이다. 따라서, 캐리어(200)는 제거 후에 코어 기판(110)에 잔여물이 남지 않는 물질로 구성될 수 있다. 또한, 제1 절연층(미도시)이 경화되는 과정에서 많은 열이 발생하므로, 캐리어(200)는 내열성이 큰 물질로 구성될 수 있다. 예를 들어, 캐리어(200)는 실리콘 접착제가 도포된 폴리이미드(Polyimide) 재질의 필름이 될 수 있다.
도 4를 참조하면, 캐비티(111)에 전도층(120)이 형성된다. 전도층(120)은 캐비티(111)에 의해 노출된 캐리어(200)에 형성될 수 있다. 즉, 전도층(120)은 캐리어(200) 상면에 형성되며, 동시에 캐비티(111) 내부에 위치할 수 있다. 전도층(120)은 전도성 수지를 캐리어(200)에 도포하여 형성될 수 있다. 전도성 수지는 회로 기판 분야에서 사용되며, 열 전도도가 높은 전도성 수지라면 제한 없이 사용될 수 있다. 이와 같이 형성된 전도층(120)은 능동 소자(130)에서 발생한 열을 방열 패턴(미도시)으로 직접 전달할 수 있다.
도 5를 참조하면, 캐비티(111)에 능동 소자(130)가 실장된다. 능동 소자(130)는 전도층(120)에 위치할 수 있다. 능동 소자(130)는 전극(131)을 포함할 수 있다. 도 5를 참조하면, 능동 소자(130)의 상면에 전극(131)이 위치하며, 하면은 전도층(120)과 접합될 수 있다. 본 발명의 실시 예에서, 능동 소자(130)는 RF 부품 등과 같이 고발열 소자가 될 수 있다. 그러나 능동 소자(130)가 RF 부품으로 한정되는 것은 아니며, 방열이 필요한 어느 소자도 될 수 있다.
도 6을 참조하면, 제1 절연층(140)이 형성된다. 제1 절연층(140)은 코어 기판(110)의 타면에 형성될 수 있다. 여기서, 타면은 코어 기판(110)의 상면이다. 또한, 제1 절연층(140)은 캐비티(111) 내부에 형성될 수 있다. 즉, 제1 절연층(140)은 캐비티(111) 내벽과 능동 소자(130) 및 전도층(120) 사이의 공간을 채우도록 형성될 수 있다. 이와 같이 형성된 제1 절연층(140)에 의해서 캐비티(111) 내부에 능동 소자(130)와 전도층(120)을 고정시킬 수 있다.
제1 절연층(140)은 회로 기판 분야에서 일반적으로 사용되는 층간 절연 수지라면 제한 없이 적용될 수 있다.
도 7을 참조하면, 제2 절연층(150)이 형성된다. 제2 절연층(150)이 형성되기 전에, 캐리어(200)가 제거된다. 제2 절연층(150)은 캐리어(200)가 제거된 코어 기판(110) 타면에 형성될 수 있다. 여기서, 타면은 코어 기판(110)의 하면이다. 제2 절연층(150)은 회로 기판 분야에서 일반적으로 사용되는 층간 절연 수지라면 제한 없이 적용될 수 있다. 또한, 제2 절연층(150)은 제1 절연층(140)과 동일한 재질로 형성되거나 다른 재질로 형성될 수 있다.
도 8을 참조하면, 제1 절연층(140) 및 제2 절연층(150)이 패터닝(Patterning)될 수 있다. 제1 절연층(140)은 능동 소자(130)의 전극(131)을 노출하는 제1 개구부(141)가 형성될 수 있다. 여기서 제1 개구부(141)는 비아(미도시)가 형성될 비아홀이 될 수 있다. 제2 절연층(150)은 전도층(120)을 노출하는 제2 개구부(151)가 형성될 수 있다. 제1 절연층(140) 및 제2 절연층(150)은 레이저 드릴을 이용하여 형성될 수 있다. 또는 제1 절연층(140) 및 제2 절연층(150)이 감광성 물질로 형성된 경우, 노광 및 현상 공정을 통해서 제1 개구부(141) 및 제2 개구부(151)가 형성될 수 있다. 제1 개구부(141) 및 제2 개구부(151)를 형성하는 방법은 회로 기판 분야에서 일반적으로 사용되는 패터닝 방법 중 하나일 수 있다.
부가적으로, 코어 기판(110) 및 제1 절연층(140) 및 제2 절연층(150)을 관통하는 관통 비아홀(161)을 형성할 수 있다. 관통 비아홀(161)은 제1 개구부(141) 및 제2 개구부(151)와 동시에 형성될 수 있다. 또는 관통 비아홀(161)은 제1 개구부 및 제2 개구부(151)가 형성되기 전이나 형성된 이후에 형성될 수 있다. 관통 비아홀(161)은 레이저 드릴 또는 CNC 드릴로 형성될 수 있다.
도 9를 참조하면, 비아(171), 제1 회로층(172), 방열 패턴(173) 및 제2 회로층(174)이 형성될 수 있다. 패터닝된 제1 절연층(140)에 비아(171) 및 제1 회로층(172)이 형성될 수 있다. 비아(171), 제1 회로층(172), 방열 패턴(173) 및 제2 회로층(174)은 전도성 물질로 형성될 수 있다. 여기서 전도성 물질은 회로 기판 분야에서 회로용 전도성 물질로 사용되는 것이라면 제한 없이 적용 가능하다. 예를 들어, 전도성 물질은 구리가 될 수 있다. 비아(171)는 제1 개구부(141)에 전도성 물질이 충진되어 형성될 수 있다. 비아(171)의 하면은 능동 소자(130)의 전극(131)과 접합되고, 상면은 제1 회로층(172)과 접합될 수 있다. 이와 같이 형성된 비아(171)에 의해서 능동 소자(130)와 제1 회로층(172)을 전기적으로 연결할 수 있다.
또한, 패터닝된 제2 절연층(150)에 방열 패턴(173) 및 제2 회로층(174)이 형성될 수 있다. 방열 패턴(173)은 제2 개구부(151)에 전도성 물질이 충진되어 형성될 수 있다. 방열 패턴(173)의 상면은 전도층(120)의 하면과 접합될 수 있다. 방열 패턴(173)의 하면은 미도시 되었지만, 방열 부재(미도시) 또는 접지 패턴(미도시)과 연결될 수 있다.
비아(171), 제1 회로층(172), 방열 패턴(173) 및 제2 회로층(174)은 회로 기판 분야에서 회로층을 형성하는 방법 중 하나가 될 수 있다. 예를 들어, 비아(171), 제1 회로층(172), 방열 패턴(173) 및 제2 회로층(174)은 서브트랙티브(Subtractive) 공법, 어디티브(Additive) 공법, 세미 어디티브(Semi-additive) 공법, 변형된 세미 어디티브 공법(Modified semiadditive) 공법 중 하나 이상을 적용하여 형성될 수 있다.
코어 기판(110)에 관통 비아홀(161)이 형성된 경우, 관통 비아홀(161)에는 관통 비아(175)가 형성될 수 있다. 관통 비아(175)는 관통 비아홀(161)에 전도성 물질을 충진하여 형성될 수 있다. 관통 비아(175)는 비아(171), 제1 회로층(172), 방열 패턴(173) 및 제2 회로층(174)과 동시에 형성되거나, 개별적으로 형성될 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판 제조 방법에 따라 형성된 인쇄회로기판(100)은 능동 소자(130)와 방열 패턴(173) 사이에 전도층(120)을 형성된다. 전도층(120)은 능동 소자(130)에서 발생한 열을 방열 부재(미도시) 또는 접지 패턴(미도시)과 연결된 방열 패턴(173)으로 직접 전달할 수 있다. 따라서, 능동 소자(130)가 내장한 인쇄회로기판(100)의 방열 기능을 향상시킬 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 인쇄회로기판
110: 코어 기판
111: 캐비티
120: 전도층
130: 능동 소자
131: 전극
140: 제1 절연층
141: 제1 개구부
150: 제2 절연층
151: 제2 개구부
161: 관통 비아홀
171: 비아
172: 제1 회로층
173: 방열 패턴
174: 제2 회로층
175: 관통 비아
200: 캐리어

Claims (18)

  1. 캐비티(Cavity)가 형성된 코어 기판;
    상기 캐비티에 실장된 능동 소자;
    상기 능동 소자의 일면에 형성된 전도층;
    상기 코어층의 양면 및 상기 캐비티와 능동 소자 사이에 형성되며, 상기 전도층을 개구부가 형성된 절연층;
    상기 절연층에 형성된 회로층; 및
    상기 전도층의 일면에 형성되는 방열 패턴;
    을 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 방열 패턴은 방열 부재와 연결되는 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 방열 패턴은 접지 패턴과 연결되는 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 회로층과 상기 능동 소자를 전기적으로 연결하는 비아를 더 포함하는 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 코어 기판을 관통하여 상기 코어 기판의 양면에 형성된 회로층을 전기적으로 연결하는 관통 비아를 더 포함하는 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 코어 기판은 한층 이상의 절연층과 회로층을 포함하는 인쇄회로기판.
  7. 캐비티가 형성된 코어 기판을 준비하는 단계;
    상기 캐비티가 폐쇄되도록 상기 코어 기판의 일면에 캐리어 부착하는 단계;
    상기 캐비티에 전도층을 형성하는 단계;
    상기 전도층에 능동 소자를 실장하는 단계;
    상기 코어 기판의 타면 및 상기 캐비티 내부에 제1 절연층을 형성하는 단계;
    상기 캐리어를 제거하는 단계;
    상기 코어 기판의 일면에 상기 전도층의 일면이 노출되도록 개구부가 형성된 제2 절연층을 형성하는 단계; 및
    상기 개구부에 의해 노출된 상기 전도층의 일면에 방열 패턴을 형성하는 단계;
    를 포함하는 인쇄회로기판 제조 방법.
  8. 청구항 7에 있어서,
    상기 제2 절연층을 형성하는 단계 이후에,
    상기 제1 절연층 및 상기 제2 절연층에 회로층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
  9. 청구항 8에 있어서,
    상기 회로층을 형성하는 단계는,
    상기 능동 소자와 상기 회로층을 전기적으로 연결하는 비아를 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
  10. 청구항 8에 있어서,
    상기 비아를 형성하는 단계는,
    상기 능동 소자의 전극이 노출되도록 상기 제1 절연층에 개구부를 형성하는 단계; 및
    상기 개구부에 도금을 수행하여 상기 비아를 형성하는 단계;
    를 포함하는 인쇄회로기판 제조 방법.
  11. 청구항 7에 있어서,
    상기 방열 패턴을 형성하는 단계에서,
    상기 방열 패턴은 상기 전도층의 일면에 전도성 금속을 도금하여 형성되는 인쇄회로기판 제조 방법.
  12. 청구항 8에 있어서,
    상기 회로층과 상기 방열 패턴은 동시에 형성되는 인쇄회로기판 제조 방법.
  13. 청구항 8에 있어서,
    상기 회로층을 형성하는 단계에서,
    상기 코어 기판의 양면에 형성된 상기 회로층을 전기적으로 연결하는 관통 비아를 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
  14. 청구항 13에 있어서,
    상기 관통 비아를 형성하는 단계는,
    상기 제1 절연층, 제2 절연층 및 관통 비아를 관통하는 관통 비아홀을 형성하는 단계; 및
    상기 관통 비아홀을 전도층 또는 전도성 금속으로 충진하여 상기 관통 비아를 형성하는 단계;
    를 포함하는 인쇄회로기판 제조 방법.
  15. 청구항 7에 있어서,
    상기 코어 기판은 한층 이상의 절연층과 회로층을 더 포함하는 인쇄회로기판 제조 방법.
  16. 청구항 7에 있어서,
    상기 방열 패턴은 방열 부재와 연결되는 인쇄회로기판 제조 방법.
  17. 청구항 7에 있어서,
    상기 방열 패턴은 접지 패턴과 연결되는 인쇄회로기판 제조 방법.
  18. 청구항 7에 있어서,
    상기 캐비티에 전도층을 형성하는 단계에서,
    상기 전도층은 상기 캐비티에 의해 노출된 캐리어에 전도성 수지를 도포하여 형성되는 인쇄회로기판 제조 방법.
KR1020130090334A 2013-07-30 2013-07-30 인쇄회로기판 및 인쇄회로기판 제조 방법 KR20150014731A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130090334A KR20150014731A (ko) 2013-07-30 2013-07-30 인쇄회로기판 및 인쇄회로기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130090334A KR20150014731A (ko) 2013-07-30 2013-07-30 인쇄회로기판 및 인쇄회로기판 제조 방법

Publications (1)

Publication Number Publication Date
KR20150014731A true KR20150014731A (ko) 2015-02-09

Family

ID=52571539

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130090334A KR20150014731A (ko) 2013-07-30 2013-07-30 인쇄회로기판 및 인쇄회로기판 제조 방법

Country Status (1)

Country Link
KR (1) KR20150014731A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122436A (ko) * 2015-04-14 2016-10-24 엘지이노텍 주식회사 인쇄회로기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122436A (ko) * 2015-04-14 2016-10-24 엘지이노텍 주식회사 인쇄회로기판

Similar Documents

Publication Publication Date Title
US6922339B2 (en) Heat dissipating structure of printed circuit board and fabricating method thereof
KR101181105B1 (ko) 방열회로기판 및 그 제조 방법
KR100976201B1 (ko) 인쇄회로기판 및 그 제조 방법
KR20170037348A (ko) 인쇄회로기판 및 그 제조방법
KR20160015980A (ko) 인쇄회로기판 및 그 제조방법
US9924589B2 (en) Circuit board
KR20150024643A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조 방법
US9345125B2 (en) Wiring substrate
JP6830583B2 (ja) 配線部品の製造方法
EP3345464B1 (en) Method of making an led device
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
KR100888561B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
KR101163893B1 (ko) 방열회로기판 및 그의 제조 방법
KR20150014731A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP4283753B2 (ja) 電気部品内蔵多層プリント配線板及びその製造方法
KR101167420B1 (ko) 인쇄회로기판 및 그 제조방법
KR20120039163A (ko) 인쇄회로기판 및 그 제조방법
KR20160009391A (ko) 칩 내장형 기판 및 이의 제조 방법
US10225920B2 (en) Printed circuit board structure
CN110473836B (zh) 散热基板、功率器件模组及制备散热基板的方法
JP3164927U (ja) 放熱構造を有するフレキシブル回路基板
JP2009290043A (ja) 配線基板
JP5051421B2 (ja) 実装基板
KR102301236B1 (ko) 인쇄회로기판
KR100986831B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application