KR100986831B1 - 전자 소자 내장 인쇄회로기판 및 그 제조 방법 - Google Patents

전자 소자 내장 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100986831B1
KR100986831B1 KR1020080110419A KR20080110419A KR100986831B1 KR 100986831 B1 KR100986831 B1 KR 100986831B1 KR 1020080110419 A KR1020080110419 A KR 1020080110419A KR 20080110419 A KR20080110419 A KR 20080110419A KR 100986831 B1 KR100986831 B1 KR 100986831B1
Authority
KR
South Korea
Prior art keywords
electronic device
support substrate
opening
circuit board
printed circuit
Prior art date
Application number
KR1020080110419A
Other languages
English (en)
Other versions
KR20100051310A (ko
Inventor
김운천
임순규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080110419A priority Critical patent/KR100986831B1/ko
Publication of KR20100051310A publication Critical patent/KR20100051310A/ko
Application granted granted Critical
Publication of KR100986831B1 publication Critical patent/KR100986831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

전자 소자 내장 인쇄회로기판 및 그 제조 방법이 개시된다. 일면에 전극이 형성된 전자 소자가 내장된 인쇄회로기판을 제조하는 방법으로서, 지지 기판에 너비가 전자 소자의 너비 보다 작은 개구부를 전자 소자의 위치와 대응되도록 형성하는 단계, 전자 소자의 타면이 지지 기판을 향하도록 지지 기판에 전자 소자를 적층하는 단계, 전자 소자가 매립되도록 지지 기판에 절연층을 적층하는 단계, 절연층에 전자 소자의 전극과 전기적으로 연결되도록 비아를 형성하는 단계, 개구부에 전자 소자의 타면과 접하도록 방열체를 형성하는 단계, 및 절연층에 비아와 전기적으로 연결되도록 회로 패턴을 형성하는 단계를 포함하는 전자 소자 내장 인쇄회로기판 제조 방법이 제공된다. 이와 같은 본 발명에 따르면, 간단한 공정으로 보다 큰 부피의 방열체를 형성할 수 있다.
전자 소자, 방열체

Description

전자 소자 내장 인쇄회로기판 및 그 제조 방법{Printed circuit board having embedded electronic component and method of manufacturing the same}
본 발명은 전자 소자 내장 인쇄회로기판 및 그 제조 방법에 관한 것이다.
전자 소자가 내장된 인쇄회로기판의 경우, 전자 소자로부터 많은 열이 발생하여 인쇄회로기판의 방열 특성(thermal dissipation)을 향상시키기는 것이 중요하다.
특히, 복수 개의 칩(multi chip)이 부착되는 SiP(system in package)나 모듈 패키지(module package)와 같이, 전자 소자 패키지가 소형화 및 복합화됨에 따라, 인쇄회로기판은 더욱 향상된 방열 특성이 필요하게 되었다.
이에, 전자 소자에서 발생되는 열을 효과적으로 방출시킬 수 있는 방열체가 형성된 인쇄회로기판 및 이를 보다 용이하게 제조할 수 있는 제조 방법이 요구되고 있는 상황이다.
본 발명은, 간단한 공정으로 보다 큰 부피의 방열체를 형성할 수 있는 전자 소자 내장 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 일면에 전극이 형성된 전자 소자가 내장된 인쇄회로기판을 제조하는 방법으로서, 지지 기판에 너비가 전자 소자의 너비 보다 작은 개구부를 전자 소자의 위치와 대응되도록 형성하는 단계, 전자 소자의 타면이 지지 기판을 향하도록 지지 기판에 전자 소자를 적층하는 단계, 전자 소자가 매립되도록 지지 기판에 절연층을 적층하는 단계, 절연층에 전자 소자의 전극과 전기적으로 연결되도록 비아를 형성하는 단계, 개구부에 전자 소자의 타면과 접하도록 방열체를 형성하는 단계, 및 절연층에 비아와 전기적으로 연결되도록 회로 패턴을 형성하는 단계를 포함하는 전자 소자 내장 인쇄회로기판 제조 방법이 제공된다.
이 경우, 지지 기판은, 금속박(metal foil), 및 금속박에 형성되는 절연성 지지층을 포함하며, 전자 소자를 적층하는 단계는, 전자 소자의 타면이 절연성 지지층을 향하도록 수행될 수 있다.
또한, 방열체를 형성하는 단계는, 개구부의 내부 및 지지 기판 표면에 방열체를 형성하는 단계를 포함할 수 있다.
그리고, 전자 소자를 적층하는 단계는, 지지 기판과 전자 소자 사이에 접착층을 개재하여 수행될 수 있다.
또한, 본 발명의 다른 측면에 따르면, 일면에 전극이 형성된 전자 소자가 내장된 인쇄회로기판으로서, 너비가 전자 소자의 너비 보다 작은 개구부가 전자 소자의 위치와 대응되도록 형성된 지지 기판, 타면이 지지 기판을 향하도록 지지 기판에 적층되는 전자 소자, 전자 소자가 매립되도록 지지 기판에 적층되는 절연층, 개구부에 전자 소자의 타면과 접하도록 형성되는 방열체, 절연층에 전자 소자의 전극과 전기적으로 연결되도록 형성되는 비아, 및 절연층에 비아와 전기적으로 연결되도록 형성되는 회로 패턴을 포함하는 인쇄회로기판이 제공된다.
이 경우, 지지 기판은, 금속박, 및 금속박에 형성되는 절연성 지지층을 포함하며, 전자 소자는, 타면이 절연성 지지층을 향하도록 적층될 수 있다.
또한, 방열체는, 개구부의 내부 및 지지 기판 표면에 형성될 수 있다.
그리고, 지지 기판과 전자 소자 사이에 개재되는 접착층을 더 포함할 수 있다.
본 발명의 실시예에 따르면, 간단한 공정으로 보다 큰 부피의 방열체를 형성할 수 있다.
본 발명에 따른 전자 소자 내장 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있 어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 형성 또는 적층이라 함은, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판(100) 제조 방법의 일 실시예를 나타낸 순서도이다. 도 2 내지 도 9는 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판(100) 제조 방법 일 실시예의 각 공정을 나타낸 단면도이다.
본 실시예에 따르면, 일면에 전극(132)이 형성된 전자 소자(130)가 내장된 인쇄회로기판(100)을 제조하는 방법으로서, 지지 기판(110)에 너비가 전자 소자(130)의 너비 이하인 개구부(116)를 전자 소자(130)의 위치와 대응되도록 형성하는 단계, 전자 소자(130)의 타면이 지지 기판(110)을 향하도록 지지 기판(110)에 전자 소자(130)를 적층하는 단계, 전자 소자(130)가 매립되도록 지지 기판(110)에 절연층(140)을 적층하는 단계, 개구부(116)에 전도성 물질을 충전하여 방열체(160)를 형성하는 단계, 및 절연층(140)에 전자 소자(130)의 전극(132)과 전기적으로 연결되도록 비아(150) 및 회로 패턴을 형성하는 단계를 포함하는 전자 소자 내장 인쇄회로기판(100) 제조 방법이 제시된다.
이와 같은 본 실시예에 따르면, 간단한 공정으로 보다 큰 부피의 방열체(160)를 형성할 수 있는 전자 소자 내장 인쇄회로기판(100) 제조 방법이 제시된다.
이하, 도 1 내지 도 9를 참조하여, 각 공정에 대하여 보다 상세히 설명하도록 한다.
먼저, 도 2에 도시된 바와 같이, 지지 기판(110)에 너비가 전자 소자(130)의 너비 보다 작은 개구부(116)를 전자 소자(130)의 위치와 대응되도록 형성한다(S110). 지지 기판(110)에는 개구부(116)가 형성되며, 이 개구부(116)는, 그 너비(도 9의 d1)가 이후 공정에서 지지 기판(110) 상에 적층될 전자 소자(130)의 너비(도 9의 d2) 보다 작도록 형성된다. 즉, 개구부(116)의 사이즈는 전자 소자(130)의 사이즈 보다 작다.
이와 같이 개구부(116)의 너비(도 9의 d1)가 전자 소자(130)의 너비(도 9의 d2) 보다 작음으로써, 전자 소자(130)가 개구부(116)를 통과하지 않고 지지 기판(110)에 효과적으로 적층될 수 있으므로, 별도의 지지 수단이 필요치 않게 된다.
여기서, 지지 기판(110)은 금속박(112) 및 이 금속박(112)에 형성되는 절연성 지지층(114)을 포함하여 이루어진다. 이와 같이, 지지 기판(110)이 금속박(112) 및 절연성 지지층(114)으로 이루어짐으로써, 별도의 캐리어(carrier) 등이 없이도 전자 소자(130)를 적층할 수 있으므로, 제조 공정을 보다 단순화할 수 있다.
다음으로, 도 3 및 도 4에 도시된 바와 같이, 지지 기판(110)의 절연성 지지 층(114)과 전자 소자(130) 사이에 접착층(120)을 개재하여, 일면에 전극(132)이 형성된 전자 소자(130)의 타면이 지지 기판(110)을 향하도록 지지 기판(110)에 전자 소자(130)를 적층한다(S120). 즉, 지지 기판(110)에 형성된 개구부(116)의 위치에 대응되도록 전자 소자(130)를 지지 기판(110)적층할 시, 지지 기판(110)과 전자 소자(130) 사이에 접착층(120)을 개재하여 전자 소자(130)를 지지 기판(110)에 고정시키는 것이다.
다시 말해, 도 3에 도시된 바와 같이, 개구부(116)의 둘레 영역에 접착층(120)을 형성한 후, 이어서, 도 4에 도시된 바와 같이, 전자 소자(130)의 위치와 개구부(116)의 위치를 정렬시키고, 전자 소자(130)의 타면이 지지 기판(110)의 절연성 지지층(114)을 향하도록 접착층(120) 상에 전자 소자(130)를 적층하여 고정시키는 것이다.
이와 같이, 전자 소자(130)를 지지 기판(110)에 정렬하여 적층하는 동시에, 접착층(120)에 의하여 전자 소자(130)를 지지 기판(110)에 고정시킴으로써, 이 후 공정에서 보다 용이하고 정밀하게 전자 소자(130)의 전극(132) 위치에 상응하도록 비아(150) 및 회로 패턴(170) 등을 형성할 수 있다.
다음으로, 도 5에 도시된 바와 같이, 전자 소자(130)가 매립되도록 지지 기판(110)에 절연층(140)을 적층한다(S130). 예를 들어, 반경화 상태의 절연층(140)을 전자 소자(130)를 커버하도록 지지 기판(110)에 적층하여 전자 소자(130)를 매립시킨다. 이후 경화 공정을 통하여 반경화 상태의 절연층(140)을 경화시킬 수 있다.
다음으로, 도 6 및 도 7에 도시된 바와 같이, 절연층(140)에 전자 소자(130)의 전극(132)과 전기적으로 연결되도록 비아(150)를 형성한다(S140). 우선, 도 6에 도시된 바와 같이, 전자 소자(130) 전극(132)의 위치에 상응하도록 비아홀(152)을 천공하고, 도 7에 도시된 바와 같이, 도금 등의 방식에 의하여 비아홀(152) 내부에 전도성 물질을 충전함으로써, 비아(150)를 형성할 수 있다.
이 때, 비아(150)를 형성하기 위한 도금에 의하여 절연층(140)의 표면에도 도 7에 도시된 바와 같은 금속층이 형성될 수 있다. 이러한 금속층은 추후 공정에 의하여 회로 패턴(170)이 될 수 있다.
다음으로, 도 7에 도시된 바와 같이, 개구부(116) 내부 및 지지 기판(110)의 표면에 전자 소자(130)의 타면과 접하도록 방열체(160)를 형성한다(S150). 즉, 전술한 S120 공정에 의하여 개구부(116)의 위치와 상응하도록 정렬되어 적층된 전자 소자(130)의 타면에 접하도록, 개구부(116)에 도금 등에 의해 전도성 물질을 충전하여 방열체(160)를 형성하는 공정이다.
이와 같이, 전자 소자(130)의 위치와 이미 정렬된 개구부(116)를, 전도성 물질로 충전함에 의해, 전자 소자(130)의 열을 방출하기 위한 방열체(160)를 간단히 형성할 수 있다.
이 때, 방열체(160)는, 개구부(116)의 내부에 전도성 물질이 충전됨과 동시에, 지지 기판(110)의 표면에 전도성 물질이 코팅되어 형성될 수 있으며, 이와 같이, 방열체(160)가 개구부(116) 내부 및 지지 기판(110)의 표면에 형성됨으로써, 간단한 공정으로 보다 큰 부피를 가지는 방열체(160)를 형성할 수 있는 것이다.
이와 같은, 방열체(160)는, 전술한 비아(150)를 형성하기 위한 도금 등의 공정을 수행할 시, 동시에 형성될 수 있다. 또한, 지지 기판(110)이 금속박(112)과 절연성 지지층(114)으로 이루어지는 경우에는 지지 기판(110)의 표면에 전해 도금 등의 방식이 이용될 수 있으므로, 보다 용이하게 방열체(160)를 형성할 수 있다.
다음으로, 도 8에 도시된 바와 같이, 절연층(140)에 비아(150)와 전기적으로 연결되도록 회로 패턴(170)을 형성한다(S160). 전술한 공정에 의하여 비아(150)와 함께 형성된 금속층의 일부를 에칭하여 제거함으로써, 비아(150)와 전기적으로 연결되는 회로 패턴(170)을 형성할 수 있다.
다음으로, 도 9에 도시된 바와 같이, 회로 패턴(170)의 일부가 노출되도록 절연층(140)에 솔더 레지스트(180)를 형성한다. 회로 패턴(170)의 일부는, 외부 장치와의 전기적 연결을 위하여 패드(pad)로서 제공되므로, 이러한 패드 영역은 외부로 노출되고, 패드 영역을 제외한 나머지 회로 패턴(170)은 솔더 레지스트(180)에 의하여 보호된다.
이러한 솔더 레지스트(180)는 공지된 포토 리소그래피 등의 방식에 의하여 형성될 수 있다.
이하, 도 10을 참조하여, 본 발명의 다른 측면에 따른 전자 소자 내장 인쇄회로기판(200)의 일 실시예에 대하여 설명하도록 한다.
도 10은 본 발명의 다른 측면에 따른 전자 소자 내장 인쇄회로기판(200)의 일 실시예를 나타낸 단면도이다.
본 실시예에 따르면, 도 10에 도시된 바와 같이, 일면에 전극(232)이 형성된 전자 소자(230)가 내장된 인쇄회로기판(200)으로서, 전자 소자(230)의 위치와 대응되되 너비가 전자 소자(230)의 너비 이하인 개구부(216)가 형성된 지지 기판(210), 타면이 지지 기판(210)을 향하도록 지지 기판(210)에 적층되는 전자 소자(230), 전자 소자(230)가 매립되도록 지지 기판(210)에 적층되는 절연층(240), 개구부(216)에 전도성 물질이 충전되어 형성되는 방열체(260), 절연층(240)에 전자 소자(230)의 전극(232)과 전기적으로 연결되도록 형성되는 비아(250), 및 절연층(240)에 비아(250)와 전기적으로 연결되도록 형성되는 회로 패턴(270)을 포함하는 인쇄회로기판(200)이 제시된다.
이와 같은 본 실시예에 따르면, 보다 큰 부피의 방열체(260)를 형성하여 전자 소자(230)의 방열 효과가 향상된 전자 소자 내장 인쇄회로기판(200)이 제시된다.
이하, 도 10을 참조하여, 각 구성에 대하여 보다 상세히 설명하도록 한다.
지지 기판(210)에는, 너비(d3)가 전자 소자(230)의 너비(d4) 보다 작은 개구부(216)가 전자 소자(230)의 위치와 대응되도록 형성된다. 즉, 지지 기판(210)에는, 전자 소자(230)의 사이즈 보다 작은 사이즈의 개구부(216)가 형성되는 것이다. 이와 같이 개구부(216)의 너비(d3)가 전자 소자(230)의 너비(d4) 보다 작음으로써, 전자 소자(230)가 개구부(216)를 통과하지 않고 지지 기판(210)에 효과적으로 적층될 수 있으므로, 전자 소자(230)의 적층 시 별도의 지지 수단이 필요치 않게 된다.
여기서, 지지 기판(210)은 금속박(212) 및 이 금속박(212)에 형성되는 절연성 지지층(214)을 포함하여 이루어진다. 이와 같이, 지지 기판(210)이 금속박(212) 및 절연성 지지층(214)으로 이루어짐으로써, 별도의 캐리어 등이 없이도 전자 소자(230)를 절연층 내에 용이하게 매립시킬 수 있어, 제조 공정이 단순화될 수 있다.
전자 소자(230)는, 일면에 전극(232)이 형성되며 타면이 지지 기판(210)을 향하도록 지지 기판(210)에 적층된다. 즉, 전자 소자(230)는, 타면이 지지 기판(210)의 절연성 지지층(214)을 향하도록 절연성 지지층(214)에 적층되는 것이다.
접착층(220)은, 지지 기판(210)의 절연성 지지층(214)과 전자 소자(230) 사이에 개재되어 전자 소자(230)를 지지 기판(210)에 고정시킨다. 즉, 지지 기판(210)에 형성된 개구부(216)의 위치에 대응되도록 전자 소자(230)를 지지 기판(210)에 적층할 시, 지지 기판(210)과 전자 소자(230) 사이에 접착층(220)을 개재하여 전자 소자(230)를 지지 기판(210)에 고정시키는 것이다.
다시 말해, 개구부(216)의 둘레 영역에 접착층(220)을 형성한 후, 전자 소자(230)의 위치와 개구부(216)의 위치를 정렬시키고, 전자 소자(230)의 타면이 지지 기판(210)의 절연성 지지층(214)을 향하도록 접착층(220) 상에 전자 소자(230)를 적층하여 고정시키는 것이다.
이와 같이, 전자 소자(230)를 지지 기판(210)에 정렬하여 적층하는 동시에, 접착층(220)을 개재하여 전자 소자(230)를 지지 기판(210)에 고정시킴으로써, 이 후 공정에서 보다 용이하고 정밀하게 전자 소자(230)의 전극(232) 위치에 상응하도 록 비아(250) 및 회로 패턴(270) 등을 형성할 수 있다.
절연층(240)은, 전자 소자(230)가 매립되도록 지지 기판(210)에 적층된다. 예를 들어, 반경화 상태의 절연층(240)을 전자 소자(230)를 커버하도록 지지 기판(210)에 적층함으로써, 전자 소자(230)가 절연층(240)에 의해 매립될 수 있는 것이다.
방열체(260)는, 지지 기판(210)의 개구부(216)에 형성된다. 즉, 도금 등의 방식에 의하여 개구부(216) 내부에 전도성 물질을 충전함과 동시에, 지지 기판(210)의 표면에 전도성 물질을 코팅함으로써 형성될 수 있으며, 이에 따라 간단한 공정으로 보다 큰 부피를 갖는 방열체(260)를 형성하여, 전자 소자(230)의 열을 외부로 보다 효과적으로 방출할 수 있다.
비아(250)는, 절연층(240)에 전자 소자(230)의 전극(232)과 전기적으로 연결되도록 형성된다. 즉, 전자 소자(230) 전극(232)의 위치와 상응하도록 비아홀을 형성하고, 이 비아홀을 충전함으로써 형성될 수 있다.
또한, 회로 패턴(270)은, 절연층(240)에 비아(250)와 전기적으로 연결되도록 형성된다. 즉, 전술한 바와 같이, 비아(250)를 형성하는 공정에 의해 금속층도 함께 형성될 수 있으므로, 이렇게 형성된 금속층의 일부를 에칭하여 제거함으로써, 비아(250)와 전기적으로 연결되는 회로 패턴(270)을 형성할 수 있다.
한편, 회로 패턴(270)의 일부만을 노출시키는 솔더 레지스트(280)가 형성될 수도 있으며, 이는 공지된 포토 리소그래피 공정 등을 통하여 형성될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통 상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
도 1은 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판 제조 방법의 일 실시예를 나타낸 순서도.
도 2 내지 도 9는 본 발명의 일 측면에 따른 전자 소자 내장 인쇄회로기판 제조 방법 일 실시예의 각 공정을 나타낸 단면도.
도 10은 본 발명의 다른 측면에 따른 전자 소자 내장 인쇄회로기판의 일 실시예를 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100: 인쇄회로기판 110: 지지 기판
112: 금속박 114: 절연성 지지층
116: 개구부 120: 접착층
130: 전자 소자 132: 전극
140: 절연층 150: 비아
152: 비아홀 160: 방열체
170: 회로 패턴 180: 솔더 레지스트

Claims (8)

  1. 일면에 전극이 형성된 전자 소자가 내장된 인쇄회로기판을 제조하는 방법으로서,
    지지 기판에 너비가 상기 전자 소자의 너비 보다 작은 개구부를 상기 전자 소자의 위치와 대응되도록 형성하는 단계;
    상기 전자 소자의 타면이 상기 지지 기판을 향하도록 상기 지지 기판에 상기 전자 소자를 적층하는 단계;
    상기 전자 소자가 매립되도록 상기 지지 기판에 절연층을 적층하는 단계;
    상기 절연층에 상기 전자 소자의 전극과 전기적으로 연결되도록 비아를 형성하는 단계;
    상기 개구부에 상기 전자 소자의 타면과 접하도록 방열체를 형성하는 단계; 및
    상기 절연층에 상기 비아와 전기적으로 연결되도록 회로 패턴을 형성하는 단계를 포함하는 전자 소자 내장 인쇄회로기판 제조 방법.
  2. 제1항에 있어서,
    상기 지지 기판은, 금속박(metal foil), 및 상기 금속박에 형성되는 절연성 지지층을 포함하며,
    상기 전자 소자를 적층하는 단계는, 상기 전자 소자의 타면이 상기 절연성 지지층을 향하도록 수행되는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방법.
  3. 제1항에 있어서,
    상기 방열체를 형성하는 단계는,
    상기 개구부의 내부 및 상기 지지 기판 표면에 방열체를 형성하는 단계를 포함하는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방법.
  4. 제1항에 있어서,
    상기 전자 소자를 적층하는 단계는, 상기 지지 기판과 상기 전자 소자 사이에 접착층을 개재하여 수행되는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판 제조 방법.
  5. 일면에 전극이 형성된 전자 소자가 내장된 인쇄회로기판으로서,
    너비가 상기 전자 소자의 너비 보다 작은 개구부가 상기 전자 소자의 위치와 대응되도록 형성된 지지 기판;
    타면이 상기 지지 기판을 향하도록 상기 지지 기판에 적층되는 전자 소자;
    상기 전자 소자가 매립되도록 상기 지지 기판에 적층되는 절연층;
    상기 개구부에 상기 전자 소자의 타면과 접하도록 형성되는 방열체;
    상기 절연층에 상기 전자 소자의 전극과 전기적으로 연결되도록 형성되는 비아; 및
    상기 절연층에 상기 비아와 전기적으로 연결되도록 형성되는 상기 회로 패턴을 포함하는 전자 소자 내장 인쇄회로기판.
  6. 제5항에 있어서,
    상기 지지 기판은, 금속박, 및 상기 금속박에 형성되는 절연성 지지층을 포함하며,
    상기 전자 소자는, 타면이 상기 절연성 지지층을 향하도록 적층되는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판.
  7. 제5항에 있어서,
    상기 방열체는, 상기 개구부의 내부 및 상기 지지 기판 표면에 형성되는 것을 특징으로 하는 전자 소자 내장 인쇄회로기판.
  8. 제5항에 있어서,
    상기 지지 기판과 상기 전자 소자 사이에 개재되는 접착층을 더 포함하는 전자 소자 내장 인쇄회로기판.
KR1020080110419A 2008-11-07 2008-11-07 전자 소자 내장 인쇄회로기판 및 그 제조 방법 KR100986831B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080110419A KR100986831B1 (ko) 2008-11-07 2008-11-07 전자 소자 내장 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080110419A KR100986831B1 (ko) 2008-11-07 2008-11-07 전자 소자 내장 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100051310A KR20100051310A (ko) 2010-05-17
KR100986831B1 true KR100986831B1 (ko) 2010-10-12

Family

ID=42277099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080110419A KR100986831B1 (ko) 2008-11-07 2008-11-07 전자 소자 내장 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100986831B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060066115A (ko) * 2003-09-18 2006-06-15 임베라 일렉트로닉스 오와이 전자 모듈 제조 방법
KR100687976B1 (ko) 2003-04-01 2007-02-27 임베라 일렉트로닉스 오와이 전자 모듈 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687976B1 (ko) 2003-04-01 2007-02-27 임베라 일렉트로닉스 오와이 전자 모듈 및 그의 제조 방법
KR20060066115A (ko) * 2003-09-18 2006-06-15 임베라 일렉트로닉스 오와이 전자 모듈 제조 방법

Also Published As

Publication number Publication date
KR20100051310A (ko) 2010-05-17

Similar Documents

Publication Publication Date Title
CN107787112B (zh) 具有电子元件的印刷电路板、其制造方法及电子元件模块
US8441121B2 (en) Package carrier and manufacturing method thereof
KR101085733B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
KR102425753B1 (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
CN108074883A (zh) 半导体封装件、其制造方法以及使用其的电子元件模块
KR102222608B1 (ko) 인쇄회로기판 및 그 제조방법
JP6648878B2 (ja) 回路基板
KR100976201B1 (ko) 인쇄회로기판 및 그 제조 방법
KR102703788B1 (ko) 패키지기판 및 그 제조 방법
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
KR100945953B1 (ko) 인쇄회로기판 및 그 제조 방법
KR100888561B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
KR100986831B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2017085073A (ja) プリント回路基板及びプリント回路基板の製造方法
KR101047484B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR20100125082A (ko) 메탈코어 인쇄회로기판
JP2015070169A (ja) 配線基板および配線基板製造方法
KR102536256B1 (ko) 임베디드 인쇄회로기판
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2005026470A (ja) 部品内蔵モジュールおよびその製造方法
TWI836754B (zh) 內埋元件電路板及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee