KR20060066115A - 전자 모듈 제조 방법 - Google Patents

전자 모듈 제조 방법 Download PDF

Info

Publication number
KR20060066115A
KR20060066115A KR1020067005383A KR20067005383A KR20060066115A KR 20060066115 A KR20060066115 A KR 20060066115A KR 1020067005383 A KR1020067005383 A KR 1020067005383A KR 20067005383 A KR20067005383 A KR 20067005383A KR 20060066115 A KR20060066115 A KR 20060066115A
Authority
KR
South Korea
Prior art keywords
conductive layer
recess
conductive
insulating
component
Prior art date
Application number
KR1020067005383A
Other languages
English (en)
Inventor
안티 이호라
티모 조케라
Original Assignee
임베라 일렉트로닉스 오와이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27839004&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20060066115(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 임베라 일렉트로닉스 오와이 filed Critical 임베라 일렉트로닉스 오와이
Publication of KR20060066115A publication Critical patent/KR20060066115A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

본 출원은 전자 모듈 제조 방법에 관한 것으로, 상기 제조는 절연-물질 시트(1)로부터 시작된다. 적어도 하나의 리세스(2)가 시트(1)에 형성되며 맞은편 표면(1a)상에 있는 도전성층까지 상기 절연-물질층(1)을 통해 연장된다. 부품(6)은 리세스에 장착되며, 부품의 콘택 표면은 도전성층을 향하며 상기 부품(6)은 도전성층에 부착된다. 이후, 도전성 패턴(14)이 리세스에 인접한 도전성 패턴으로부터 형성되며, 리세스에 장착된 부품(6)의 콘택 영역 또는 콘택 돌출부의 적어도 일부와 전기적으로 접속된다.

Description

전자 모듈 제조 방법{METHOD FOR MANUFACTURING AN ELECTRONIC MODULE}
본 발명은 전자 모듈을 제조하는 방법에 관한 것이다.
특히, 본 발명은 하나 이상의 부품들이 장착 베이스에 삽입된 전자 모듈에 관한 것이다. 제조되는 전자 모듈은 모듈에 제조되는 도전성 구조물을 통해 서로 전기적으로 접속되는 몇 개의 부품들을 포함하는 회로 보드와 같은 모듈일 수 있다. 본 발명은 특히, 몇 개의 콘택 단자들이 접속되는 마이크로회로들을 가지는 전자 모듈에 관한 것이다. 마이크로회로들 이외에 또는 그 대신에, 예를 들어 패시브 부품들과 같은 다른 부품들 또한 장착 베이스에 삽입될 수 있다. 따라서, 부품들이 통상적으로 회로 보드(회로 보드의 표면)에 언패키지(unpackaged) 형태로 부착됨에 따라 부품들이 전자 모듈에 삽입된다. 다른 중요한 부품들의 그룹으로는 회로 보드와의 접속을 위해 통상적으로 패키지되는 부품들이 있다. 본 발명과 관련된 전자 모듈은 다른 형태의 부품들을 포함할 수도 있다.
장착 베이스는 전자 산업에서 일반적으로 사용되는 전기 부품용 장착 베이스와 유사한 형태의 베이스일 수 있다. 베이스의 역활(task)은 기계적 부착 베이스를 갖는 부품들 및 베이스 상에 있는 부품들 및 베이스 외측에 있는 부품들 모두에 필요한 전기적 접속을 제공하는 것이다. 장착 베이스는 회로 보드일 수 있으며, 이 경우, 본 발명이 관련되는 구성 및 방법은 회로 보드의 제조 기술에 긴밀하게 관련된다. 또한 장착 베이스는 예를 들어, 부품 또는 부품들의 패키징에 사용되는 베이스, 또는 전체 기능 모듈용 베이스와 같은 소정의 다른 베이스일 수 있다.
회로 보드에 사용되는 제조 기술은 마이크로회로에 사용되는 제조 기술과 상이하다. 특히, 마이크로회로 제조 기술에서 장착 베이스, 즉, 기판은 반도체 물질인 반면, 회로 보드용 장착 베이스의 베이스 물질은 소정 형태의 절연 물질이다. 마이크로회로에 대한 제조 기술은 회로 보드에 대한 제조 기술보다 통상적으로 상당히 고가이다.
부품들, 특히 반도체 부품들의 케이스 및 패키지에 대한 구성 및 제조 기술은 회로 보드의 구성 및 제조와 상이하며, 부품 패키징은 주로 부품을 기계적으로 보호하고 부품의 처리를 용이하게 하는 케이싱을 상기 부품 부근에 형성하기 위한 것이다. 부품의 한쪽 표면상에는 통상적으로 돌출부인 커넥터 부분들이 있으며, 이는 패키지된 부품들을 회로 보드 및 회로 보드에 제조되는 원하는 접속부상의 정확한 위치에 장착하는 것을 용이하게 한다. 또한, 부품 케이스 안쪽에는 도체들이 있으며, 상기 도체들은 실제 부품 표면상의 접속 영역에 케이스 외측의 커넥터 부분들을 접속시켜, 부품들이 그의 주변부에 원하는 대로 접속될 수 있다.
그러나, 종래 기술을 사용하여 제조된 부품 케이스는 상당한 양의 공간을 요구한다. 전자 소자가 보다 소형화됨에 따라, 공간을 차지하는, 필수적이지 않으며 불필요한 비용을 발생시키는 부품 케이스를 없애려는 성향이 이루어지고 있다. 회로-보드 구조물 안쪽에 위치될 수 있는 부품들의 도움으로 이러한 문제를 해결하기 위한 다양한 구성 및 방법이 개발되었다.
US 특허 공개 4 246 595호는 부품들에 대한 장착 베이스에 리세스들을 형성하는 방안을 개시했다. 리세스들의 하부는 2-층 절연층에 의해 경계가 설정되며, 부품의 접속을 위해 홀들이 형성된다. 부품들과 접하고 있는 절연층의 층은 접착제로 구성된다. 이후, 부품들이 리세스 하부를 면하고 있는 접속 영역을 가지는 리세스에 삽입되며, 절연층의 홀을 통해 전기적 콘택이 부품에 형성된다. 기계적으로 내구성이 있는 구조물을 제조하는 것이 요구된다면, 부품이 장착 베이스에 부착되어야 하며, 이는 상기 방법을 상당히 복잡하게 한다. 복잡해진 방법을 사용하는 것은 매우 어려우며, 바람직하게 값싼 제품을 제조하기 위해서 몇가지 상이한 물질 및 프로세스 스테이지가 요구된다.
JP 출원 공개 2001-53 447호는 리세스가 장착 베이스의 부품에 형성되는 제 2 방안을 개시했다. 부품은 리세스에 위치되며 부품의 콘택 영역은 장착 베이스의 표면을 향한다. 다음, 절연층이 장착 베이스의 표면상에 그리고 부품 위에 형성된다. 부품에 대한 콘택 개구부는 절연층으로 형성되며 콘택 개구부를 통해 전기적 콘택이 부품에 형성된다. 이러한 방법에서, 부품이 절연 보드의 폭 및 두께에 대해 피드-쓰로우(feed-through)의 달성을 위해 정확하게 위치될 수 있도록, 리세스를 제조하고 리세스에 부품을 장착하는데에는 상당한 정밀도가 요구된다.
국제 특허 공개 공보 WO 03/065778호는 적어도 하나의 도전성 패턴이 반도체 부품에 대해 쓰로우-홀(through-hole)로서, 베이스에 형성되는 방법을 개시했다. 이후, 반도체 부품들이 도전성 패턴에 대해 정렬된 홀들에 위치된다. 반도체 부품 들은 베이스의 구조물에 부착되며 하나 이상의 도전성 패턴이 베이스에 제조되어, 적어도 하나의 도전성 패턴이 반도체 부품 표면상에 콘택 영역을 가지는 전기적 콘택을 형성한다.
국제 특허 출원 공보 WO 03/065779호는 쓰로우-홀들이 반도체 부품들에 대해 베이스에 형성되어, 홀들이 베이스의 제 1 및 제 2 표면 사이에서 연장되는 방법을 개시한다. 홀의 제조 이후, 폴리머 막이 베이스 구조물의 제 2 표면 위로 분산되며, 이런 방식으로 폴리머막은 베이스 구조물의 제 2 측면상에 반도체 부품에 대해 형성된 쓰로우-홀들을 커버한다. 폴리머 막의 경화(hardening) 이전, 또는 폴리머 막의 부분 경화 이후, 베이스의 제 1 표면의 방향으로부터, 베이스에 형성된 홀들에 반도체 부품들이 위치된다. 반도체 부품들은 폴리머 막에 대해 가압되어 폴리머 막에 부착된다. 이후, 폴리머 막의 최종 경화가 수행되고 추가의 도전성-패턴층이 제조되며, 이런 방식으로 적어도 하나의 도전성 패턴이 반도체 부품의 표면상의 콘택 영역과 전기적 콘택을 형성한다.
본 발명은 장착 베이스에 부품들을 삽입하는데 있어, 낮은 제조 비용으로 간단하고 신뢰성있는 방법을 수행하기 위한 것이다.
본 발명은 도전성층을 가지며 적어도 하나의 한쪽 측면상에 표면화된 절연 보드로부터 시작되는 제조를 기초로 한다. 이후, 보드의 한쪽 표면상에는 개방되나, 보드의 반대 표면상의 도전성층은 관통하지 않는 절연부에 리세스가 형성된다. 부품이 리세스에 부착되며 전기적 콘택이 도전성층과 콘택 영역, 또는 부품의 콘택 돌출부 사이에 형성된다. 부품의 부착 이후 도전성 패턴이 상기 도전성층으로부터 형성되어, 회로-보드 구조물, 또는 다른 전자 모듈의 일부가 된다.
보다 상세하게, 본 발명에 따른 방법은 청구항 제 1 항에 의해 특징화된다.
본 발명의 도움으로 상당한 장점들이 달성된다. 이는 부품들이 삽입된 전자 모듈을 제조하는데 사용될 수 있는 낮은 제조 비용으로 간단하고 신뢰성있는 방법을 구현하는데 본 발명이 사용될 수 있기 때문이다. 기본 물질로서 사용되는 도전성으로 표면화된 절연 보드는 회로-보드 산업의 기본 원료 물질중 하나이며 이러한 종류의 보드는 값싸고 신뢰성있게 이용될 수 있다. 상기 방법에서, 원료 물질의 사용은 도전성으로 표면화된 절연 보드가 전자 모듈의 도전성 패턴을 제조하는데 개발됨에 따라, 매우 효율적이다. 절연 보드 내부에 삽입된 회로라도 상기 도전성-패턴층에 전기적으로 접속될 수 있다.
본 발명은 제조 프로세스에서 비교적 적은 수의 프로세스 스테이지가 요구되는 실시예들을 포함한다. 보다 적은 프로세싱 스테이지를 이용하는 실시예들은 대응되게 보다 적은 프로세스 장비 및 다양한 제조 방법을 요구한다. 이러한 실시예들의 도움으로, 다양한 경우에 있어, 보다 복잡한 프로세스와 비교할 때 제조 비용이 감소될 수 있다.
전자 모듈의 도전성-패턴층의 수는 실시예에 따라 선택될 수 있다. 예를 들어, 1개 또는 2개의 도전성-패턴 층이 제공될 수 있다. 또한, 추가의 도전성-패턴층이 회로-보드 산업에 공지된 방식으로 이들 상부에서 제조될 수도 있다. 따라서, 예를 들어, 모듈내에 전체 3, 4 또는 5개의 도전성-패턴층이 제공될 수 있다. 매우 간략화된 실시예에서, 단지 하나의 도전성-패턴층이 제공되며, 실제로 임의의 도전성층이 제공된다. 소정의 실시예에서, 전자 모듈에 포함된 도전성층 각각은 도전성 패턴들을 형성하기 위해 이용될 수 있다.
또한 본 발명의 실시예에서, 도전성 패턴이 부품들의 위치에서 제조될 수 있다. 이는 구조물의 와이어링 능력을 증가시켜, 결국 부품들이 보다 가깝게 서로 위치될 수 있게 한다. 또한, 와이어링 능력은 부품의 액티브 표면이 보드의 양쪽 측면을 면하도록, 부품들의 일부를 "위-아래"에 위치시킴으로써 개선될 수 있다. 이하에서, 본 발명은 첨부되는 도면을 참조로 실시예를 통해 검토된다.
도 1-17은 본 발명의 제 1 실시예에 따른 일련의 제조 방법을 나타낸다.
도 18-27은 본 발명의 제 2 실시예에 따른 일련의 제조 방법을 나타낸다.
도 28-29는 본 발명의 제 3 실시예에 따른 전자 모듈을 제조하는데 있어 2개의 중간 스테이지를 나타낸다.
도 30-31은 본 발명의 제 4 실시예에 따른 제조 방법에서 전자 모듈의 제조하는데 있어 2개의 중간 스테이지를 나타낸다.
실시예의 방법에서, 적어도 하나의 표면상에 도전성층을 가지는 절연 물질의 장착 베이스를 제조함으로써 제조가 개시된다. 전형적으로, 양쪽 표면(1a, 1b)이 도전성층(4)으로 표면화된 상업적으로 이용가능한 절연 물질의 시트(1)가 장착 베이스로 선택된다. 절연 물질(1)은 예를 들어 유리-섬유-보강 에폭시(예를 들어, FR4)일 수 있다. 일부에 대해 도전성 물질(4)은 통상적으로 구리이다.
통상적으로 장착 베이스는 필수적이지는 않지만, 절연 물질층(1)의 두께가 베이스에 이후 부착되는 부품(6)의 두께 보다 크게 선택된다. 장착되는 부품(6)의 크기에 따라 크기가 선택되는 리세스(2)가 절연-물질층(1)에 적절한 방법에 의해 제조된다. 리세스(2)는 절연 물질층(1)의 표면상의 도전성층(4)이 리세스의 한쪽 또는 다른쪽 단부에 근접하도록 제조된다. 이는 예를 들어, 리세스(2) 부근에 있는 장착 베이스의 제 1 표면상의 도전성 물질(4)을 제거함으로써 달성된다. 도전성 물질(4)의 제거와 관련하여, 예를 들어 형성될 회로의 도체 패턴들과 같은 다른 패턴들이 도전성-패턴층(4)에 형성될 수도 있다. 이후, 도전성층(4)에는 영향을 미치지 않지만 절연 물질(1)에는 영향을 미치는 적절한 선택적인 방법을 이용하여 리세스(2) 제조가 지속된다. 따라서, 제조된 리세스(2)는 전체 절연 물질층(1)을 통해 연장되는 반면, 리세스(2)의 다른쪽 단부에서 도전성층(4)은 손상되지 않게 유지된다. 리세스(2)는 양쪽 표면의 방향들로부터 대응하는 방식으로 형성될 수 있다.
또한, 부품(6)을 정렬하는데 적절한 정렬 마크가 요구되며, 상기 정렬 마크 형성에는 몇가지 상이한 방법들이 이용될 수 있다. 가능한 방법중 하나는 부품들(6)의 장착 홀들(2) 부근에 작은 쓰로우-홀을 만드는 것이다.
부품(6)은 정렬 홀들 또는 다른 정렬 마크들의 도움으로 이들의 장착 홀들(2)에 정렬되며 부품들은 도전성층(4)에 부착된다. 부품들(6)은 도전성층(4)과 부품의 콘택 영역 사이에 전기적 콘택 형성을 허용하는 방법을 이용하여 도전성층(4) 에 부착될 수 있다. 이런 방법들로는 예를 들어, 초음파 본딩 방법, 열압착 방법, 및 전기적으로 도전성인 접착제를 이용하는 아교접착이 있다. 선택적으로, 전기적 콘택이 도전성층(4)과 부품의 콘택 영역 사이에 형성되는 방법을 사용할 수 있다. 이러한 방법으로는 예를 들어, 절연 접착제를 이용하는 아교접착이 있다. 이후, 프로세스 과정이 상기 참조된 부착 방법과 관련하여 상세히 개시된다.
초음파 방법이란 용어는 2개의 피스 함유 금속이 서로 압착되고 진동 에너지가 초음파 주파수에서 부착 영역에 결합되는 방법으로 간주된다. 부착되는 표면들 사이에 형성되는 초음파 및 압력은 피스들(pieces)이 서로 금속학적으로 결합되어 부착되게 한다. 초음파 조인트(초음파 본딩)를 형성하는 방법 및 장치는 상업적으로 이용가능하다. 초음파 본딩은 조인트를 형성하는데 고온이 요구되지 않는다는 장점을 갖는다.
열압착(thermo-compression) 방법이란 용어는, 2개의 피스 함유 금속이 서로에 대해 압착되어 조인트 영역에 열에너지가 인가되는 방법으로 간주된다. 부착되는 표면들 사이에 형성되는 열에너지 및 압력은 피스들이 서로 금속학적으로 부착되게 한다. 열압착 조인트(열압착 본딩)를 제조하는 방법 및 장치들 또한 상업적으로 이용가능하다.
접착제(adhesive)란 용어는 부품들을 도전성층에 부착시킬 수 있는 물질로 간주된다. 접착제의 특성중 하나는 접착제가 도전성층, 및/또는 부품의 표면상에 상대적으로 유체 형태로, 또는 표면의 형상에 따른 다른 형태로 분산될 수 있다는 것이다. 또다른 접착제의 특성은, 분산 이후, 접착제가 경화되거나, 또는 적어도 부분적으로 경화될 수 있어, 적어도 부품이 소정의 다른 방식으로 구조물에 고정될 때까지 접착제가 제 위치에(도전성층과 관련하여) 부품을 보유할 수 있다. 접착제의 또다른 특성은 접착제의 접착 능력, 즉, 아교접착되는 표면에 달라붙는 접착제의 능력에 있다.
아교접착(gluing)이란 용어는 접착제의 도움으로 부품 및 도전성층이 서로 부착되는 것으로 간주된다. 따라서, 아교접착시, 접착제는 부품과 도전성층 사이에 제공되며 부품은 도전성층에 대해 적절한 위치에 배치되며, 접착제는 부품 및 도전성층과 접촉되어 부품과 도전성층 사이의 공간을 적어도 부분적으로 채운다. 이후, 접착제가 경화되도록(적어도 부분적으로) 허용되거나, 또는 접착제가 액티브하게 경화되도록(적어도 부분적으로) 허용되어, 부품이 접착제의 도움으로 도전성층에 달라붙게된다. 소정의 실시예에서, 부품의 콘택 돌출부는 아교접착 동안, 도전성층과 접촉되도록 접착제층을 통해 연장된다.
따라서 부품(6)은 전기적으로 도전성인 접착제의 도움으로 도전성층(4)의 표면에 부착될 수 있다. 이러한 목적에 적합한 전기적으로 도전성인 접착제는 일반적으로 2개의 기본 형태, 즉, 등방성으로(isotropically) 도전성인 접착제 및 이방성으로(anisotropically) 도전성인 접착제로 이용가능하다. 등방성으로 도전성인 접착제는 모든 방향에 도전성이 있는 반면, 이방성으로 도전성인 접착제는 하나의 도전 방향 및 이와 정반대의 방향을 가지며, 접착제의 도전율은 매우 낮다. 이방성으로 도전성인 접착제는, 예를 들어 적합한 도체 미립자가 혼합된 절연 접착제로부터 형성될 수 있다. 이방성으로 도전성인 아교가 사용되는 경우, 아교는 아교접 착되는 부품의 전체 표면 위에 제공된다. 등방성으로 도전성이 아교가 사용되는 경우, 영역(area)에 따라 도징(dosing)이 수행되어야, 콘택 영역 사이에 단락이 형성되지 않는다.
부품들의 부착 이후, 장착 리세스(2)에 남아있는 공간은 통상적으로 필러(8)로 채워진다. 이후, 도전성층(4)이 패터닝되어, 도전성 패턴들(14)이 형성될 수 있으며, 이중 적어도 일부는 부품(6)의 일부의 콘택 영역에 접속된다. 이후, 추가의 도전성-패턴층을 제조하고 필요한 쓰로우-홀들을 제조함으로써 프로세스가 진행될 수 있다.
초음파 방법 및 열압축 방법을 수행하는 제조는 2003년 2월 26일자로 출원된 동출원인의 핀란드 특허 출원 FI20030292호에 보다 상세히 개시되며, 상기 문헌은 본 발명의 출원과 관련된다.
도전성 아교를 수행하는 제조는 2003년 8월 26일자로 출원된 동출원인의 핀란드 특허 출원 FI20031201호에 보다 상세히 개시되며, 상기 문헌은 본 발명의 출원과 관련된다.
따라서, 전기적 콘택을 형성하는 부착 방법 대신에, 전기적 콘택을 형성하지 않는 방법이 사용될 수 있다. 이러한 조인트가 예를 들어, 절연 접착제의 도움으로 도전성층(4)의 표면에 부품(6)을 아교접착함으로써 형성될 수 있다. 아교접착 이후, 장착 리세스(2)는 필러(8)로 채워지고 부품(6)과 도전성층(4)의 콘택 영역 사이에 형성될 수 있는 전기적 콘택을 통해 피드-쓰로우가 형성된다. 피드-쓰로우에 대한 홀들(17)이 부품(6)의 콘택 영역에서 도전성층(4)에 형성된다. 홀들(17) 은 콘택 영역의 상부, 또는 콘택 돌출부에 남아있는 접착제층을 깨뜨리는 방식으로 형성된다. 따라서 홀들(17)은 콘택 돌출부들 또는 부품들(6)의 다른 콘택 영역들의 물질까지 연장된다. 예를 들어, 레이저 장치를 이용한 드릴링에 의해 또는 소정의 다른 적절한 방법을 사용함으로써 홀들(17)이 형성될 수 있다. 이후, 전기적 콘택이 부품(6)과 도전성층(4) 사이에 형성되는 방식으로, 도전성 물질이 홀(17)에 유도된다.
이후, 도전성층(4)이 패터닝되어, 도전성 패턴들(14)이 형성되며, 이중 적어도 일부는 부품(6)의 콘택 영역의 일부와 접속된다. 이후, 추가의 도전성-패턴층 및 필요한 피드-쓰로우들을 제조함으로써 프로세스가 지속된다.
절연 접착제를 이용하는 제조 프로세스는 2003년 4월 1일자로 출원된 동출원인의 핀란드 특허 출원 FI20030493호에 보다 상세히 개시되며, 상기 문헌은 본 발명의 출원과 관련된다.
상기 예들에 따른 제조 프로세스는 회로 보드 제조 분야의 당업자들에게 공지된 제조 방법을 사용하여 수행될 수 있다.
하기에서, 도 1-17에 도시된 방법의 스테이지들이 보다 상세하게 설명된다.
스테이지 A(도 1):
스테이지 A에서, 장착 베이스의 바디가 형성되는 적합한 절연 물질(1)의 시트가 전자-모듈 제조 프로세스를 위해 선택된다. 단일의 절연-물질층을 이용하는 실시예에서, 절연-물질층(1)은 바람직하게 장착되는 부품 보다 두꺼워야 한다. 장 착 베이스의 내부 전체에 부품을 삽입하는 것이 가능하며, 전자 모듈은 양쪽 측면상에서 평활해진다. 특정 부품이 두꺼울수록, 절연-물질층(1) 너머로 돌출하는 후방 표면이 장착 베이스에 삽입될 수 있다. 이는 특히 프로세스 동안 서로 결합되는 몇 개의 절연-물질층이 사용되는 실시예에서 바람직하게 수행된다. 이 경우, 부품들은 절연-물질층의 전체 두께가 부품의 두께를 초과하는 경우, 구조물에 완전히 삽입될 수 있다. 구조물의 내구성을 고려하여, 완성된 전자 모듈의 부품이 장착 베이스 안쪽에 완전히 위치되는 것이 바람직하다.
예를 들어, 절연-물질층(1)은 유리-섬유 보강 에폭시 FR4의 시트와 같은 폴리머 베이스일 수 있다. 절연-물질층(1)으로 적합한 다른 물질들로는 PI(폴리이미드), FR5, 아라미드(aramid), 폴리테트라플루오로에틸렌, Teflon
Figure 112006018769449-PCT00001
, LCP(액정 폴리머), 및 예비-경화된 바인더층, 즉 프리프레그(prepreg)가 있다.
프리프레그는 회로-보드 산업의 기본 물질중 하나로, 이는 일반적으로 B-스테이지 수지로 포화된 유리-섬유-보강 절연 매트이다. 예비-경화된 바이더층은 다층 회로-보드를 제조할 때, 일반적으로 바인딩 절연 물질로서 사용된다. B-스테이지 수지는 예를 들어, 프레싱 또는 라미네이팅에 의해 온도 및 압력의 도움으로 제어된 방식으로 가교된다(cross-bridged). 제어된 경화 사이클에서, 온도가 상승하는 동안, 상기 수지는 유연해지며 점성은 소멸된다. 압력에 의해 가압되어, 유체 수지가 그의 경계 표면의 홀들 및 개구부들을 채운다. 예비-경화된 바인더층이 사용되는 경우, 이러한 특성은 부품 부근에 남아있는 빈 공간을 채우는데 이용된다. 이런 방식으로, 부품에 대한 장착 리세스가 개별(separate) 필러로 채워지지 않음 에 따라, 상기 예에서 개시된 전자-모듈 제조 방식을 보다 간략화시킬 수 있다.
절연-물질층(1)은 도전성층, 예를 들어 금속층으로 양쪽 표면(1a, 1b)상에 표면화된다. 또한 전자 모듈 제조자는 기본 물질로서 미리 표면화된 절연 시트를 선택할 수 있다.
스테이지 B(도 2) :
스테이지 B에서, 도전성 패턴(14)이 소정의 적절한 방법을 이용하여, 도전성층(4)으로부터 형성된다. 도전성 물질의 제거는 예를 들어, 레이저를 이용한 증발(vaporization), 또는 회로-보드 산업에서 광범위하게 사용되며 공지되어 있는 소정의 선택적인 에칭 방법에 의해 수행될 수 있다. 도전성 패턴(14)은, 절연-물질층(1)의 표면이 표면(1a, 1b)의 측면 또는 부품(6)에 대해 형성된 장착 리세스(2)에 노출되도록 형성된다. 대응하게, 절연-물질층(1)의 맞은편 표면(1a 또는 1b)상에 있는 도전성 물질층(14)은 원래대로 유지된다.
스테이지 C(도 3) :
스테이지 C에서, 부품들의 삽입을 위해, 적절한 크기 및 형상의 리세스(2)가 절연-물질층(1)에 형성된다. 리세스(2)는 예를 들어, 회로-보드 제조에 사용되는 소정의 공지된 방법을 이용하여 원하는대로 형성될 수 있다. 리세스(2)는 예를 들어, CO2를 이용하여 형성될 수 있다. 리세스(2)는 제 2 표면(1b) 방향으로부터 형 성되며 층의 맞은편 표면상에 있는 도전성 물질층(14)의 표면(1a)까지 전체 절연-물질층(1)을 통해 연장된다.
스테이지 D(도 4) :
스테이지 D에서, 전자 모듈의 블랭크는 반대로 뒤집어진다.
스테이지 E(도 5) :
스테이지 E에서, 절연-물질층(1)에 추가의 장착 리세스(2)가 제 1 표면(1a)의 방향에 있는 부품에 대해 형성된다. 그렇지 않으면, 리세스(2)는 스테이지 C에서와 동일한 방식으로 형성될 수 있다.
스테이지 F(도 6) :
스테이지 F에서, 도전성층(14)의 상부 상에서, 장착 리세스(2)의 하부에 접착층(5)이 분산된다. 접착층(5)의 두께는, 부품(6)이 접착층(5)상에 이후 가압되는 경우 접착제가 부품(6)과 도전성층(14) 사이의 공간을 적절히 채우도록 선택된다. 부품(6)이 콘택 돌출부들(7)을 포함하는 경우, 부품(5)과 도전성층(4) 사이의 공간이 잘 채워질 수 있도록, 접착층(5)의 두께는 예를 들어, 콘택 돌출부 높이의 약 1.5-10배로 큰 것이 바람직하다. 부품(6)에 대해 형성된 접착층(5)의 표면 영역은 부품(6)의 해당 표면 영역보다 약간 클 수 있으며, 이는 부적절한 채움 위험의 방지를 돕는다.
스테이지 F는 도전성층(14)의 부착 표면 대신에, 부품(6)의 부착 표면에 접착층(5)이 분산되는 방식으로 변형될 수 있다. 이는 예를 들어, 전자 모듈의 위치에 장착되기 이전에, 접착제에 부품을 딥핑함으로써 수행될 수 있다. 또한 도전성층(14)의 양쪽 부착 영역 및 부품(6)의 부착 표면상에 접착제를 확산시킴으로써 처리될 수도 있다.
본 실시예에서 사용되는 접착제는 전기적 절연체이며, 접착층(5) 자체는 부품(6)의 콘택 영역들 사이에 전기적 콘택을 형성하지 않는다.
스테이지 G(도 7) :
스테이지 G에서, 제 1 표면(1a)의 방향으로장착되는 부품들(6)은 전자 모듈의 위치에 장착된다. 이는 예를 들어, 어셈블리 머신의 도움으로, 접착층(5)에 부품(6)을 가압함으로써 행해질 수 있다.
스테이지 H(도 8) :
스테이지 H에서, 전자 모듈의 블랭크는 반대로 뒤집어진다(스테이지 D 참조).
스테이지 I(도 8) :
스테이지 I에서, 접착층(5)은 제 2 표면(1b) 상에 구멍난 장착 리세스(2)의 하부에 분산된다. 스테이지 I는 스테이지 F와 대응되게, 그러나 전자 모듈의 맞은 편 표면 방향으로부터 수행된다.
전자 모듈의 맞은편 측면으로부터 형성되는 작업 스테이지(예를 들어, 스테이지 F 및 I)는, 사용되는 제조 장비가 2개 방향으로 구성되는 작업 스테이지를 허용하는 경우, 기본적으로 블랭크를 뒤집지 않고 연속적으로 또는 동시에 수행된다.
스테이지 J(도 9) :
스테이지 J에서, 제 2 표면(1b) 방향으로부터 장착되는 부품들(6)은 전자 모듈의 스테이지 G에 대응하게 위치에 장착된다.
스테이지 K(도 10) :
스테이지 K에서, 부품들(6)과 장착 베이스 사이에 남아있는 공간은 예를 들어, 소정의 적절한 폴리머인 필러(8)로 완전히 채워진다. 절연 물질(1)은 예비-경화된 바인더층(프리프레그)이며, 이 단계는 생략될 수 있다.
스테이지 L(도 11) :
스테이지 L에서, 홀들(17)은 부품들(6)의 전기적 콘택들 위해 제조된다. 홀들(17)은 도전성층(14)과 접착층(5)을 통해, 콘택 돌출부들 또는 부품들(6)의 해당 콘택 영역의 물질이 노출되도록 형성된다. 예를 들어, 홀들(17)은 레이저의 도움으로 드릴링에 의해 형성될 수 있다. 충분한 개수의 홀들(17)이 부품들(6)의 콘택 영역에 형성된다. 프로세스에서, 도전성층(14) 뿐만 아니라 소정의 다른 도전성층 을 통해 부품들에 직접 콘택을 형성하고자 한다면, 홀들(17)이 상기 콘택과 관련되는 콘택 영역에 형성될 필요는 없다. 통상적으로, 부품(6)의 콘택 영역들과 예를 들어 도전성층(24) 사이에 신뢰성있는 콘택을 형성하기 위해, 홀(28)이 2개 부분에 형성된다; 제 1 홀(17)은 부품(6)과 도전성층(14) 사이에 형성되며 홀(27)은 그 바로 위에 형성된다.
스테이지 M(도 12) :
스테이지 M에서, 홀들(11)은 피드-쓰로우에 대한 모듈에 형성된다. 홀들(1)은 예를 들어, 드릴링에 의해 기계적으로 형성될 수 있다.
스테이지 N(도 13) :
스테이지 N에서, 도전성 물질(15)이 스테이지 L에서 형성된 홀들(17) 및 스테이지 M에서 형성된 쓰로우-홀들(11)에서 성장된다. 예시적인 프로세스에서, 도전성 물질(15)은 베이스의 상부의 임의의 곳에 성장되어, 도전성층(14)의 두께 또한 증가된다.
성장되는 도전성 물질(15)은 예를 들어, 구리, 또는 충분하게 전기적으로 도전성이 있는 소정의 다른 물질일 수 있다. 도전성 물질(15)의 선택에 있어, 콘택 돌출부(7) 또는 부품(6)의 다른 콘택 영역 물질과 전기적 콘택을 형성하기 위해 물질의 능력에 주의해야 한다. 하나의 예시적인 프로세스에 있어서, 도전성 물질 (15)은 주로 구리이다. 구리 금속배선은 화학적 구리의 얇은 층으로 홀들(11, 17)을 표면화함으로써 형성될 수 있으며 이후 표면화는 전기화학적 구리-성장 방법을 이용하여 지속될 수 있다. 예를 들어, 접착제 상부에 표면을 형성하고 전기화학적 표면화시에 전기적 도체로서의 역할을 하기 때문에 화학적 구리가 사용된다. 따라서, 금속의 성장은 습식-화학적 방법을 이용하여 수행될 수 있어, 상기 성장은 값이 싸다.
스테이지 N은 부품(6)과 도전성층(14) 사이에 전기적 콘택을 형성하기 위한 것이다. 스테이지 N에서, 도전성층(14)의 두께를 증가시킬 필요는 없으며, 대신 프로세스는 스테이지 I에서, 홀들(17, 11)이 적절한 물질로만 채워지는 균일하게 잘 설계될 수 있다. 도전성층(15)은 예를 들어, 전기적 도전성 페이스트로 홀들(17, 11)을 채움으로써, 또는 마이크로-피드-쓰로우에 적합한 소정의 다른 금속배선 방법을 이용함으로써 제조될 수 있다.
이후의 도면에서, 도전성층(15)은 도전성층(14)와 통합되어 도시된다.
스테이지 O(도 14):
스테이지 O에서, 시트(1)의 양쪽 표면상에 도전성 패턴(14)이 형성되는 방식으로 도전성층(14)이 패터닝된다. 패터닝은 예를 들어, 스테이지 B에 개시된 방식으로 수행될 수 있다.
스테이지 O 이후에, 전자 모듈은 부품(6) 또는 몇개의 부품들(6) 및 도전성 패턴(14)을 포함하며 부품 또는 부품들(6)은 외부 회로에 또는 서로 접속될 수 있 다. 다음 예비조절이 동작 완전성(operational totality)을 산출하도록 제공된다. 따라서 프로세스는 전자 모듈이 스테이지 O 이후 마련되는 방식으로 설계될 수 있으며 도 14는 하나의 가능한 전자 모듈을 나타낸다. 원한다면, 프로세스는 스테이지 O 이후에 예를 들어 보호 물질로 전자 모듈을 커버하거나, 또는 제 1 및/또는 제 2 표면상에 추가적인 도전성-패턴층을 제조함으로써 지속될 수 있다.
스테이지 P(도 15):
스테이지 P에서, 절연-물질층(21)이 시트(1)의 양쪽 표면에 형성되고 절연-물질층(21)의 상부에 도전성층(24)이 형성된다. 스테이지 P는 예를 들어 시트(1)의 양쪽 표면상에 적절한 RCF 포일을 가압함으로써 수행될 수 있다. RCF 포일은 절연-물질층(21) 및 도전성층(24) 모두를 포함한다. RCF 포일이 열 및 압력의 도움으로 시트(1)상에 가압되는 경우, 층(21)의 폴리머는 도전성층(14, 24) 사이에 일체식 및 타이트 절연-물질층을 형성한다. 이런 과정에 의해, 도전성층(24)은 매우 평탄하고 평활해진다.
스테이지 Q(도 16) :
스테이지 Q에서, 홀들(27)은 도전성층(14, 24) 사이에 피드-쓰로우를 형성하기 위해 제조된다. 예를 들어, 홀은 레이저를 사용하여 스테이지 L에서 처럼 형성될 수 있다. 소정의 실시예에서, 홀(28)을 제조하는 것이 가능하며, 도전성층(24) 및 부품(6)의 콘택 영역 또는 콘택 돌출부로 직선의 피드-쓰로우가 형성될 수 있 다.
스테이지 R(도 17) :
스테이지 R에서, 도전성 물질(15)은 도전성층(24)의 두께를 증가시킴과 동시에 홀들(27)(및 홀들(28))에서 성장된다. 스테이지 R은 스테이지 N과 대응되게 수행될 수 있다.
스테이지 R 이후, 프로세스는 도전성층(24)을 패터닝함으로써 그리고 가능한 표면의 한쪽 또는 양쪽상에 추가의 도전성층을 제조함으로써 지속될 수 있다. 또한 개별 부품이 회로-보드 기술의 종래의 방식으로 전자 모듈의 표면상에서 도전성층에 접속될 수 있다.
하기에서는 제조 프로세스의 변형 가능성을 도 18-27을 참조로 설명한다.
스테이지 A2(도 18):
스테이지 A2에서는 스테이지 A처럼, 장착 베이스의 바디가 형성되는 적절한 절연-물질 시트(1)가 전자 모듈의 제조 프로세스에 대해 선택된다. 예시적인 프로세스에서, 절연-물질층(1)은 예를 들어, 금속층과 같은 도전성층(4)으로 제 1 표면(1a)이 표면화된다.
스테이지 B2(도 19) :
스테이지 B2에서는 스테이지 C처럼, 적절한 크기 및 형상의 리세스(2)가 시 트에 삽입된 부품에 대해 절연-물질층(1)에 제조된다. 리세스(2)는 제 2 표면(1b)의 방향으로부터 형성되며 층의 맞은편 표면상에 있는 도전성-물질층(4)의 표면까지 전체 절연-물질층(1)을 통해 연장된다.
스테이지 C2(도 20) :
스테이지 C2에서, 제 2 표면(1b)의 방향으로부터 장착된 부품(6)은 리세스(2)에서 제위치에 설정되며 도전성층(4)에 접속된다. 또한 전기적 콘택은 콘택 돌출부 또는 부품의 콘택 영역 및 도전성층(4) 사이에 형성된다. 부품(6)의 접속은 예를 들어 등방성 또는 이방성 전기적 도전성 접착제를 이용한 아교접착에 의해 수행될 수 있다. 또한, 부착은 초음파 또는 열-압착 방법과 같은 소정의 다른 이용가능한 방법을 이용하여 수행될 수 있다.
스테이지 D2(도 20):
스테이지 D2에서, 부품(6)과 장착 베이스 사이에 남아있는 공간은 예를 들어 소정의 적절한 폴리머인 필러(8)로 완전히 채워진다.
스테이지 E2(도 21) :
스테이지 E2에서, 도전성 패턴들(14)은 소정의 적절한 방법을 이용하여 도전성층(4)으로부터 형성된다. 도전성 물질의 제거는 예를 들어, 레이저를 이용한 증발, 또는 회로-보드 산업에서 광범위하게 사용되며 공지된 선택적 에칭 방법중 하 나를 이용하여 수행될 수 있다.
스테이지 F2(도 22) :
스테이지 F2에서, 도전성층(9)은 스테이지(1)의 제 2 표면(1b) 상에 형성된다. 스테이지 F2는 예를 들어 제 2 표면(1b) 상에 RCF-포일을 라미네이팅함으로써 수행될 수 있다.
스테이지 G2(도 23) :
스테이지 G2에서, 부품들에 대한 리세스(2)는 스테이지 B2에서 처럼, 절연-물질층(1)에 형성된다. 리세스(2)는 제 1 표면 방향으로부터 제조되며 도전성-물질층(9)의 표면까지 연장된다.
스테이지 H2(도 24) :
스테이지 H2에서, 제 1 표면(1a)의 방향으로부터 장착되는 부품들(6)은 도전성층(9)에 접속된다. 상기 스테이지는 스테이지 C2처럼 수행될 수 있다.
스테이지 I2(도 25) :
스테이지 I2에서, 부품들(6)과 장착 베이스 사이에 남아있는 공간은 예를 들어 소정의 적절한 폴리머인 필러(8)로 완전히 채워진다.
스테이지 J2(도 26) :
스테이지 J2에서, 도전성 패턴들(19)은 적절한 방법을 이용하여 도전성층(9)으로부터 형성된다.
스테이지 K2(도 26) :
스테이지 K2에서, 홀들(27)은 도전성-패턴층(14, 19) 사이에 피드-쓰로우들을 형성하기 위해 형성된다.
스테이지 L2(도 27) :
스테이지 L2에서, 도전성 물질이 홀들(27)에서 성장된다. 스테이지(L2)는 스테이지 N과 대응되게 수행될 수 있다.
스테이지 L2 이후, 전자 모듈은 2개의 도전성-패턴층을 포함하며 이들과 접속되는 부품(6)이 삽입된다. 몇개의 도전성층이 제조되는 전자 모듈에서 요구되지 않는 경우, 예를 들어 모듈은 스테이지 L2 이후에 보호 물질로 보호된다. 스테이지 L2 이후, 원한다면 모듈에 추가의 도전성층을 제조하거나 또는 표면-조립된 부품을 모듈에 접속할 수 있다. 또한 모듈은 다층 구조물을 형성하기 위해 서로 접속될 수 있다.
상기 설명은 예를 들어, 유리-섬유-보강 에폭시 시트, 또는 프리프레그 시트와 같이 단일의 통합된 절연-물질 시트로 절연-물질층이 형성되는 실시예들에 관한 것이다. 그러나, 절연-물질층(1)은 하나 이상의 부분으로 동등하게 제조될 수 있 다. 또한 절연-물질층(1)이 하나 이상의 절연 물질로 형성되는 방식으로 처리될 수도 있다. 도 28-31은 이들 2가지 실시예를 나타낸다.
도 28은 제 1 절연-물질층(1)을 포함하는 엘리먼트를 나타내며, 부품(6)이 그안에 형성된 리세스에 장착된다. 또한, 엘리먼트는 절연-물질층(1)의 표면상에 도전성층(4)을 포함한다. 제 1 절연-물질층(1)의 두께는 바람직하게 부품(6)의 높이보다 크다. 도면에 도시된 것과 유사한 엘리먼트가 예를 들어 이전의 일련의 도면들의 서브-프로세스를 조합함으로써 제조될 수 있다. 엘리먼트 이외에, 도면에는 부품(6)에 대한 리세스(22)가 있는 제 2 절연-물질층(11) 및 제 2 도전성층(9)이 도시된다.
상기 실시예에서, 제 2 절연-물질층(11)은 프리프레그이다. 제 1 절연-물질층(1)은 예를 들어, 유리-섬유-보강 에폭시 시트와 같은 소정의 다른 절연 물질일 수 있다. 이후, 층은 서로 결합되어 도 29에 도시된 엘리먼트가 형성된다. 도 28에서 볼수 있듯이, 프리프레그에 함유된 수지는 부품(6)과 그 주변부 사이의 공간을 채운다. 이후, 전자 모듈의 제조는 상기 개시된 서브-프로세스의 도움으로 지속된다.
도 30은 제 1 및 제 2 엘리먼트를 나타내며, 이들은 제 1 절연-물질층(1) 및 상기 절연-물질층(1)에 제조되는 리세스내의 부품(6)을 포함한다. 또한, 엘리먼트는 절연-물질층(1)의 제 1 표면 상의 도전성층(4) 및 절연-물질층(1)의 제 2 표면 상의 도전성 패턴(19)을 포함한다. 이들 엘리먼트에서, 제 1 절연-물질층의 두께는 부품(6)의 높이 보다 크다. 제 2 엘리먼트는 도전성 패턴(19)이 서로 면하는 방식으로 제 1 엘리먼트에 대해 회전하고 부품(6)에 대한 리세스(22)가 형성되는 제 2 절연-물질층은 상기 엘리먼트들 사이에 위치된다. 이후, 엘리먼트들은 제 2 절연-물질층(11)에 서로 부착되어, 도 31에 도시된 모듈 구조가 형성된다. 도 31의 구조물은 콤팩트하고 얇으며, 프로세스 스테이지에서 이미 네개의 도전성층(4, 4, 19 및 19)을 포함한다.
도 30 및 도 31에 도시된 실시예에서, 프리프레그는 제 2 절연-물질층(11)으로서 사용될 수 있다. 양쪽 엘리먼트들의 절연-물질층(1)은 예를 들어, 유리-섬유-보강 에폭시 시트와 같은 소정의 다른 절연 물질일 수 있다. 프리프레그의 도움으로, 도 29의 실시예에 도시된 것처럼 엘리먼트들 사이의 공간에 우수한 채움이 달성된다. 도 30 및 도 31에 도시된 모듈은 예를 들어, 상기 개시된 서브-프로세스의 도움으로 형성될 수 있다. 또한 전자 모듈의 제조는 예를 들어, 도 10 또는 도 24에 도시된 엘리먼트들을 선택된 접속 기술에 대한 허용성(allowance), 도전성층(4)의 패터닝 요구조건, 및 프로세스의 다른 유사한 특정 요구조건을 충족시킴에 따라 해당하는 방식으로 계속될 수 있다.
이전의 도면들의 실시예는 본 발명이 수행될 수 있는 몇가지 가능한 프로세스를 나타낸다. 그러나, 본 발명은 단지 상기 개시된 프로세스들로 제한되는 것이 아니라, 대신에 청구항 전체 범주 및 등가의 범위를 고려한 다른 상이한 프로세스 및 이들의 최종 제품들을 포함한다. 또한 본 발명은 실시예에 개시된 구성 및 방법으로 제한되지 않으며, 본 발명의 다양한 분야가 상당 범위에 걸쳐 상기 개시된 실시예와 상이한 다수의 다양한 전자 모듈을 제조하는데 이용될 수 있다. 도면의 부품들 및 접속부들은 단지 제조 프로세스를 나타내기 위해서 도시된 것이다. 따라서, 본 발명의 기본 사상을 이탈하지 않고 다양한 변형이 상기 개시된 프로세스로 형성될 수 있다. 변형은 예를 들어, 상이한 스테이지에서 개시된 제조 기술, 또는 프로세스 스테이지의 상호 시퀀스와 관련될 수 있다.
상기 개시된 프로세스에서, 예를 들어, 부품을 부착하는 몇가지 기술이 사용될 수 있다. 예를 들어, 제 1 표면 방향으로 부착되는 부품들은 소정의 제 1 기술을 사용하여 부착되고 제 2 표면의 방향으로 부착되는 부품들은 상기 제 1 기술과 상이한 소정의 제 2 기술을 사용하여 부착된다.
상기 개시된 실시예에서, 전자 모듈은 제 1 및 제 2 방향에 삽입된 부품들을 포함하게 제조된다. 물론, 본 발명의 범주내에서, 보다 간단한 모듈을 제조하는 것이 가능하며, 이는 하나의 방향에 삽입된 부품만을 포함한다. 이러한 간단한 모듈의 도움으로, 2개 방향에 삽입된 부품들을 포함하는 모듈이 가능하다. 예를 들어, 상기 모듈은 2개의 모듈이 이들의 "뒷" 측면으로부터 서로 라미네이팅되는 방식으로 제조될 수 있어, 서브-모듈에 포함된 액티브 표면은 서로 라미네이팅되는 모듈의 마주하는 바깥방향 표면을 면한다.

Claims (14)

  1. 전자 모듈 제조 방법으로서,
    - 제 1 표면(1a) 및 제 2 표면(1b)을 가지는 시트를 제공하는 단계 - 상기 시트는 상기 제 1 표면(1a)과 상기 제 2 표면(1b) 사이에 절연-물질층(1) 및 상기 제 1 표면(1a)의 적어도 일부상에 있는 도전성층(4)을 포함함 - ;
    - 상기 제 2 표면(1b) 및 상기 제 1 표면(1a)상에 있는 도전성층(4) 까지 상기 절연-물질층(1)을 통해 연장되는 적어도 하나의 리세스(2)를 형성하는 단계 - 상기 도전성층(4)은 상기 제 1 표면(1a)의 방향으로부터 상기 리세스(2)를 커버함 - ;
    - 콘택 영역 또는 콘택 돌출부를 가지는 콘택 표면을 포함하는 부품(6)을 제공하는 단계 ;
    - 콘택 표면이 상기 제 1 표면(1a)을 면하는 부품(6)을 리세스(2)에 위치시키고 상기 도전성층(4)에 부품(6)을 부착하는 단계 - 상기 도전성층(4)은 상기 제 1 표면(1a)의 방향으로부터 상기 리세스(2)를 커버함 - ; 및
    도전성 패턴을 형성하는 단계 - 상기 도전성 패턴은 상기 리세스(2)를 커버하는 도전성층(4)으로부터 상기 리세스(2)에 위치된 부품(6)의 콘택 영역들 또는 콘택 돌출부들의 적어도 일부와 전기적으로 접속됨 -
    를 포함하는, 전자 모듈 제조 방법.
  2. 제 1 항에 있어서,
    상기 부품(6)은 상기 절연-물질층(1)에 있는 상기 제 1 표면(1a) 및 제 2 표면(1b) 모두를 면하게 배치되며 상기 부품들중 적어도 일부가 상기 제 1 표면(1a) 상에 있는 상기 도전성층(4) 및 상기 제 2 표면(1b) 상에 있는 적어도 일부의 상기 도전성층(4)에 접속되는 방식으로 전기적 콘택이 상기 부품(6)에 형성되는 것을 특징으로 하는 전자 모듈 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 부품(6) 또는 몇개의 부품들(6)이 상기 제 1 표면(1a)의 방향으로부터 상기 리세스(2) 또는 리세스들(2)에 근접한 상기 도전성층(4)에 부착된 이후,
    - 상기 시트의 제 2 표면(1b) 상에 도전성층(9)을 형성하는 단계 ;
    - 상기 제 2 표면(1b) 상의 도전성층(9)까지 상기 제 1 표면(1a) 및 상기 절연-물질층(1)을 통해 연장되는 적어도 하나의 리세스(2)를 상기 시트(1)에 형성하는 단계 - 상기 도전성층(9)은 상기 제 2 표면(1b)의 방향으로부터 상기 리세스(2)를 커버함 - ;
    - 콘택 영역들 또는 콘택 돌출부들을 가지는 콘택 표면을 포함하는 부품(6)을 제공하는 단계 ;
    - 콘택 표면이 상기 제 2 표면(1b)을 향하는 부품(6)을 상기 리세스(2)에 위치시키고 상기 도전성층(4)에 상기 부품(6)을 부착하는 단계 - 상기 도전성층(4)은 상기 제 2 표면(1b)의 방향으로부터 상기 리세스(2)를 커버함 - ; 및
    - 상기 리세스(2)를 커버하는 상기 도전성층(9)으로부터 도전성 패턴(19)을 형성하는 단계 - 상기 패턴은 상기 리세스(2)에 위치된 부품(6)의 콘택 영역들 또는 콘택 돌출부들중 적어도 일부와 전기적으로 접속됨 -
    를 수행하는 단계를 포함하는 것을 특징으로 하는 전자 모듈 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    양쪽 표면상에 도전성층(4)으로 표면화된 시트가 사용되고,
    상기 시트에 적어도 하나의 제 2 리세스(2)가 제조되며 상기 적어도 하나의 제 2 리세스는 상기 제 2 표면(1b) 상의 상기 도전성층(4)까지 상기 제 1 표면(1a) 및 상기 절연-물질층(1)을 통해 연장되며, 상기 도전성층(4)은 상기 제 2 표면(1b)의 방향으로부터 상기 제조된 리세스(2)를 커버하며,
    - 콘택 영역들 또는 콘택 돌출부들을 갖는 콘택 표면을 가지는 부품(6)이 제공되며,
    - 상기 제 2 표면(1b)을 면하는 콘택 표면을 가지는 상기 부품(6)이 상기 리세스(2)에 위치되며 상기 부품(6)은 상기 제 2 부품(1b)의 방향으로부터 상기 리세스(2)를 커버하는 상기 도전성층(4)에 부착되며,
    상기 리세스(2)를 커버하는 상기 도전성층(4)으로부터 도전성 패턴(14)이 형성되며, 상기 패턴은 상기 리세스(2)에 설치된 부품(6)의 콘택 영역들 또는 콘택 돌출부들의 적어도 일부와 전기적으로 접속되는 것을 특징으로 하는 전자 모듈 제조 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 절연-물질층(1)의 두께는 상기 도전성층에 부착된 적어도 하나의 부품(6)의 두께보다 작으며,
    - 적어도 하나의 제 2 절연-물질 시트(11)가 제공되며,
    - 상기 도전성층(4)에 부착된 상기 적어도 하나의 부품(6)에 대해 적어도 하나의 리세스(2)가 상기 제 2 절연-물질 시트(11)에 형성되며,
    - 상기 제 2 절연-물질 시트(11)는 상기 제 2 표면(1b)의 방향으로부터 상기 제 1 절연-물질층(1)에 부착되는 것을 특징으로 하는 전자 모듈 제조 방법.
  6. 제 1 항, 제 2 항 또는 제 5 항중 어느 한 항에 있어서,
    절연-물질층(1), 상기 절연-물질층(1)의 적어도 제 1 표면(1a) 상의 도전성층(4), 및 적어도 하나의 리세스(2)에 적어도 하나의 부품(6)을 포함하는 제 1 및 제 2 엘리먼트가 제조되며,
    - 적어도 하나의 제 2 절연-물질 시트(11)가 제공되며,
    - 상기 제 2 절연-물질 시트(11)의 도움으로 상기 제 1 및 제 2 엘리먼트가 서로 부착되며, 상기 엘리먼트들에 포함된 상기 절연-물질층(1)의 상기 제 2 표면(1b)이 서로를 향해 면하고 있는 것을 특징으로 하는 전자 모듈 제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 제 1 절연-물질층(1)은 제 1 절연 물질이며 상기 제 2 절연-물질 시트(11)는 상기 제 1 절연 물질과 상이한 제 2 절연 물질인 것을 특징으로 하는 전자 모듈 제조 방법.
  8. 제 1 항 내지 제 7 항중 어느 한 항에 있어서,
    전기적으로 도전성인 접착제의 도움으로 아교접착에 의해 적어도 하나의 부품(6)이 상기 도전성층(4;9)에 부착되어, 상기 도전성층(4;9)과 상기 부품(6)의 콘택 영역들 또는 콘택 돌출부들 사이에 전기적 콘택이 형성되는 것을 특징으로 하는 전자 모듈 제조 방법.
  9. 제 1 항 내지 제 7 항중 어느 한 항에 있어서,
    전기적으로 절연성인 접착제의 도움으로 아교접착에 의해 적어도 하나의 부품(6)이 상기 도전성층(4;9)에 부착되고, 상기 도전성층(4;9)에 원하는 콘택 영역을 접속시키는 피드-쓰로우를 제조함으로써 상기 부품(6)과 상기 도전성층(4;9) 사이에 전기적 콘택이 형성되는 것을 특징으로 하는 전자 모듈 제조 방법.
  10. 제 1 항 내지 제 7 항중 어느 한 항에 있어서,
    적어도 하나의 부품(6)이 부착되고, 상기 도전성층(4;9)을 갖는 전기적 콘택이 직접적으로 또는 중간에 콘택 돌출부들을 통해 상기 도전성층(4;9)에 금속학적으로 상기 콘택 영역을 본딩함으로써 형성되는 것을 특징으로 하는 전자 모듈 제조 방법.
  11. 제 1 항 내지 제 10 항중 어느 한 항에 있어서,
    상기 도전성층(4;9)에 부착되는 적어도 하나의 부품(6)은 언패키징 마이크로회로 칩인 것을 특징으로 하는 전자 모듈 제조 방법.
  12. 제 1 항 내지 제 11 항중 어느 한 항에 있어서,
    다층 회로-보드 구조물을 형성하기 위해, 상기 제 1 표면(1a) 및/또는 상기 제 2 표면(1b) 상에 추가의 절연층들 및 도전성층들이 제조되는 것을 특징으로 하는 전자 모듈 제조 방법.
  13. 제 1 항 내지 제 12 항중 어느 한 항에 있어서,
    상기 부품(6)은 서로의 상부에 순차적으로 부착되는 적어도 2개의 시트(1)에 삽입되는 것을 특징으로 하는 전자 모듈 제조 방법.
  14. 제 1 항 내지 제 13 항중 어느 한 항에 있어서,
    상기 절연-물질층(1)의 상기 제 1 표면(1a) 및 제 2 표면(1b) 모두에 도전성-패턴층(14;19)이 제조되는 것을 특징으로 하는 전자 모듈 제조 방법.
KR1020067005383A 2003-09-18 2004-09-15 전자 모듈 제조 방법 KR20060066115A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20031341A FI20031341A (fi) 2003-09-18 2003-09-18 Menetelmä elektroniikkamoduulin valmistamiseksi
FI20031341 2003-09-18

Publications (1)

Publication Number Publication Date
KR20060066115A true KR20060066115A (ko) 2006-06-15

Family

ID=27839004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067005383A KR20060066115A (ko) 2003-09-18 2004-09-15 전자 모듈 제조 방법

Country Status (8)

Country Link
US (5) US7696005B2 (ko)
JP (1) JP4977464B2 (ko)
KR (1) KR20060066115A (ko)
CN (1) CN1853451B (ko)
DE (1) DE112004001727B4 (ko)
FI (1) FI20031341A (ko)
GB (1) GB2422054B (ko)
WO (1) WO2005027602A1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972050B1 (ko) * 2008-11-07 2010-07-23 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR100972051B1 (ko) * 2008-11-07 2010-07-23 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR100986831B1 (ko) * 2008-11-07 2010-10-12 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101013994B1 (ko) * 2008-10-15 2011-02-14 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101015651B1 (ko) * 2008-12-05 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
KR101047484B1 (ko) * 2008-11-07 2011-07-08 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101048515B1 (ko) * 2008-10-15 2011-07-12 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101055509B1 (ko) * 2009-03-19 2011-08-08 삼성전기주식회사 전자부품 내장형 인쇄회로기판
KR101388840B1 (ko) * 2012-08-28 2014-04-23 삼성전기주식회사 전자 부품이 내장된 기판

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4545022B2 (ja) * 2005-03-10 2010-09-15 三洋電機株式会社 回路装置およびその製造方法
JP2008544512A (ja) 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造体およびその製造方法
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
US7327006B2 (en) * 2005-06-23 2008-02-05 Nokia Corporation Semiconductor package
DE102007010731A1 (de) * 2007-02-26 2008-08-28 Würth Elektronik GmbH & Co. KG Verfahren zum Einbetten von Chips und Leiterplatte
US9953910B2 (en) 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US9610758B2 (en) 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US8259454B2 (en) 2008-04-14 2012-09-04 General Electric Company Interconnect structure including hybrid frame panel
US8264085B2 (en) 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
TWI415044B (zh) * 2008-12-15 2013-11-11 Ind Tech Res Inst 基板、製造方法、及使用該基板的顯示器
FI122216B (fi) * 2009-01-05 2011-10-14 Imbera Electronics Oy Rigid-flex moduuli
FI20095110A0 (fi) 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
KR101170878B1 (ko) * 2009-06-29 2012-08-02 삼성전기주식회사 반도체 칩 패키지 및 그의 제조방법
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
KR101084250B1 (ko) * 2009-12-14 2011-11-17 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
WO2012099599A1 (en) * 2011-01-21 2012-07-26 Lexmark International, Inc. Z-directed filter components for printed circuit boards
KR101422437B1 (ko) * 2011-05-13 2014-07-22 이비덴 가부시키가이샤 배선판 및 그 제조 방법
US20130341078A1 (en) 2012-06-20 2013-12-26 Keith Bryan Hardin Z-directed printed circuit board components having a removable end portion and methods therefor
US8943684B2 (en) 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
CN107295746B (zh) * 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
CN106255345B (zh) * 2016-08-20 2020-07-24 龙南骏亚精密电路有限公司 一种双层电路板结构的制作方法
US10743422B2 (en) 2016-09-27 2020-08-11 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding a component in a core on conductive foil
CN109346415B (zh) * 2018-09-20 2020-04-28 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备
TWI671572B (zh) * 2018-10-22 2019-09-11 友達光電股份有限公司 顯示面板及其製造方法
JP7352377B2 (ja) 2019-05-15 2023-09-28 株式会社小糸製作所 電子部品実装基板およびその製造方法

Family Cites Families (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1246595A (en) 1917-05-02 1917-11-13 Lee Wilson Accumulator-cell and method of making the same.
US1618739A (en) 1925-04-09 1927-02-22 Wenzin John Portable fence
JPS4810904B1 (ko) * 1969-03-12 1973-04-09
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS53149763A (en) * 1977-06-01 1978-12-27 Citizen Watch Co Ltd Mounting method of semiconductor integrate circuit
US5861670A (en) * 1979-10-04 1999-01-19 Fujitsu Limited Semiconductor device package
FR2527036A1 (fr) 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative
US4618739A (en) * 1985-05-20 1986-10-21 General Electric Company Plastic chip carrier package
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
BE1002529A6 (nl) * 1988-09-27 1991-03-12 Bell Telephone Mfg Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
US5227338A (en) 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5241456A (en) 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5073814A (en) 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
JP2816028B2 (ja) * 1991-02-18 1998-10-27 株式会社東芝 半導体装置の製造方法
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5227583A (en) * 1991-08-20 1993-07-13 Microelectronic Packaging America Ceramic package and method for making same
DE4141775A1 (de) * 1991-12-18 1993-06-24 Manfred Band Verfahren zur herstellung einer elektronischen schaltung
US5616520A (en) 1992-03-30 1997-04-01 Hitachi, Ltd. Semiconductor integrated circuit device and fabrication method thereof
US5985693A (en) * 1994-09-30 1999-11-16 Elm Technology Corporation High density three-dimensional IC interconnection
KR950012658B1 (ko) 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
US5216806A (en) 1992-09-01 1993-06-08 Atmel Corporation Method of forming a chip package and package interconnects
US5324687A (en) 1992-10-16 1994-06-28 General Electric Company Method for thinning of integrated circuit chips for lightweight packaged electronic systems
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5441918A (en) * 1993-01-29 1995-08-15 Lsi Logic Corporation Method of making integrated circuit die package
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
DE69405832T2 (de) 1993-07-28 1998-02-05 Whitaker Corp Von der Peripherie-unabhängiges präzises Positionsglied für einen Halbleiterchip und Herstellungsverfahren dafür
JP2757748B2 (ja) 1993-07-30 1998-05-25 日立エーアイシー株式会社 プリント配線板
US5508561A (en) 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5510580A (en) 1993-12-07 1996-04-23 International Business Machines Corporation Printed circuit board with landless blind hole for connecting an upper wiring pattern to a lower wiring pattern
JP3376069B2 (ja) 1993-12-30 2003-02-10 キヤノン株式会社 眼科装置
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
JPH08167630A (ja) 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JP3243956B2 (ja) 1995-02-03 2002-01-07 松下電器産業株式会社 半導体装置およびその製造方法
JPH08335653A (ja) 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5589728A (en) * 1995-05-30 1996-12-31 Texas Instruments Incorporated Field emission device with lattice vacancy post-supported gate
US5552633A (en) 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
EP0774888B1 (en) * 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
US5729049A (en) 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
US5936847A (en) 1996-05-02 1999-08-10 Hei, Inc. Low profile electronic circuit modules
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US5838545A (en) 1996-10-17 1998-11-17 International Business Machines Corporation High performance, low cost multi-chip modle package
JP3405545B2 (ja) * 1996-10-31 2003-05-12 サーノフ コーポレイション 集積された電子回路
US5796590A (en) 1996-11-05 1998-08-18 Micron Electronics, Inc. Assembly aid for mounting packaged integrated circuit devices to printed circuit boards
JP3176307B2 (ja) 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US6710614B1 (en) 1997-03-04 2004-03-23 Micron Technology, Inc. Methods for using an interposer/converter to allow single-sided contact to circuit modules
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US5882957A (en) 1997-06-09 1999-03-16 Compeq Manufacturing Company Limited Ball grid array packaging method for an integrated circuit and structure realized by the method
JP3623639B2 (ja) 1997-09-29 2005-02-23 京セラ株式会社 多層配線基板の製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6172419B1 (en) 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
GB2342995B (en) 1998-10-21 2003-02-19 Federal Ind Ind Group Inc Improvements in pulse-echo measurement systems
US6232666B1 (en) 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
US6455354B1 (en) 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
JP3207174B2 (ja) 1999-02-01 2001-09-10 京セラ株式会社 電気素子搭載配線基板およびその製造方法
US6288905B1 (en) 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same
WO2000063970A1 (fr) * 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Composant modulaire et son procede de production
JP3575001B2 (ja) 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
KR100298828B1 (ko) 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
JP3213292B2 (ja) 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
JP2001053447A (ja) 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
JP4526651B2 (ja) 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
DE19940480C2 (de) 1999-08-26 2001-06-13 Orga Kartensysteme Gmbh Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001156457A (ja) 1999-11-30 2001-06-08 Taiyo Yuden Co Ltd 電子回路装置の製造方法
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP3809053B2 (ja) 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP4685251B2 (ja) 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法
US6396148B1 (en) 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
JP4854845B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2002016327A (ja) 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
US6292366B1 (en) 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
CN1543298A (zh) * 2000-06-27 2004-11-03 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
JP4230680B2 (ja) 2000-06-29 2009-02-25 イビデン株式会社 多層化回路基板
JP2002289768A (ja) 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
JP2002094200A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6876072B1 (en) * 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
JP3554533B2 (ja) 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
JP2002158307A (ja) 2000-11-22 2002-05-31 Toshiba Corp 半導体装置及びその製造方法
JP3407737B2 (ja) 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
KR100391093B1 (ko) * 2001-01-04 2003-07-12 삼성전자주식회사 히트 싱크가 부착된 볼 그리드 어레이 패키지
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP4863563B2 (ja) 2001-03-13 2012-01-25 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
FR2822338B1 (fr) * 2001-03-14 2003-06-27 Sagem Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee
TW579581B (en) 2001-03-21 2004-03-11 Ultratera Corp Semiconductor device with chip separated from substrate and its manufacturing method
US6537848B2 (en) 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
JP2003037205A (ja) * 2001-07-23 2003-02-07 Sony Corp Ｉｃチップ内蔵多層基板及びその製造方法
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
JP2003115664A (ja) * 2001-10-05 2003-04-18 Matsushita Electric Ind Co Ltd 電圧変換モジュール
US6774486B2 (en) * 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2003229513A (ja) * 2001-11-29 2003-08-15 Sony Corp 素子内蔵基板および素子内蔵基板の製造方法
JP3870778B2 (ja) 2001-12-20 2007-01-24 ソニー株式会社 素子内蔵基板の製造方法および素子内蔵基板
JP2003197822A (ja) * 2001-12-25 2003-07-11 Sony Corp 配線基板、多層配線基板およびそれらの製造方法
US6709897B2 (en) * 2002-01-15 2004-03-23 Unimicron Technology Corp. Method of forming IC package having upward-facing chip cavity
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
FI115285B (fi) 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
FI119215B (fi) 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US6701614B2 (en) * 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
US6506632B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
JP2004031651A (ja) * 2002-06-26 2004-01-29 Sony Corp 素子実装基板及びその製造方法
US20040068852A1 (en) * 2002-10-15 2004-04-15 Enos Nolan Wheel helper
JP2004146634A (ja) 2002-10-25 2004-05-20 Murata Mfg Co Ltd 樹脂基板の製造方法、および樹脂多層基板の製造方法
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20030293A (fi) 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI115601B (fi) 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
TWI223711B (en) * 2003-08-22 2004-11-11 Advanced Semiconductor Eng Test apparatus for semiconductor package
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
KR101048638B1 (ko) 2004-02-24 2011-07-12 이비덴 가부시키가이샤 반도체 탑재용 기판
FI20041680A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
TWI237883B (en) 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
TWI251910B (en) 2004-06-29 2006-03-21 Phoenix Prec Technology Corp Semiconductor device buried in a carrier and a method for fabricating the same
FI117812B (fi) 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US8487194B2 (en) 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117369B (fi) 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
JP4826248B2 (ja) 2005-12-19 2011-11-30 Ｔｄｋ株式会社 Ｉｃ内蔵基板の製造方法
SG139594A1 (en) 2006-08-04 2008-02-29 Micron Technology Inc Microelectronic devices and methods for manufacturing microelectronic devices

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013994B1 (ko) * 2008-10-15 2011-02-14 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101048515B1 (ko) * 2008-10-15 2011-07-12 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR100972050B1 (ko) * 2008-11-07 2010-07-23 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR100972051B1 (ko) * 2008-11-07 2010-07-23 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR100986831B1 (ko) * 2008-11-07 2010-10-12 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101047484B1 (ko) * 2008-11-07 2011-07-08 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR101015651B1 (ko) * 2008-12-05 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
US8893380B2 (en) 2008-12-05 2014-11-25 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a chip embedded printed circuit board
KR101055509B1 (ko) * 2009-03-19 2011-08-08 삼성전기주식회사 전자부품 내장형 인쇄회로기판
US8552305B2 (en) 2009-03-19 2013-10-08 Samsung Electro-Mechanics Co., Ltd. Electronic component-embedded printed circuit board
KR101388840B1 (ko) * 2012-08-28 2014-04-23 삼성전기주식회사 전자 부품이 내장된 기판

Also Published As

Publication number Publication date
FI20031341A (fi) 2005-03-19
US20150124411A1 (en) 2015-05-07
JP2007506273A (ja) 2007-03-15
US10798823B2 (en) 2020-10-06
CN1853451A (zh) 2006-10-25
US20200187358A1 (en) 2020-06-11
US20100188823A1 (en) 2010-07-29
US7696005B2 (en) 2010-04-13
US9232658B2 (en) 2016-01-05
US20210329788A1 (en) 2021-10-21
GB0605377D0 (en) 2006-04-26
US11716816B2 (en) 2023-08-01
JP4977464B2 (ja) 2012-07-18
CN1853451B (zh) 2010-06-16
DE112004001727B4 (de) 2020-10-08
GB2422054B (en) 2007-05-16
DE112004001727T5 (de) 2006-10-19
FI20031341A0 (fi) 2003-09-18
US20070166886A1 (en) 2007-07-19
WO2005027602A1 (en) 2005-03-24
GB2422054A (en) 2006-07-12

Similar Documents

Publication Publication Date Title
US11716816B2 (en) Method for manufacturing an electronic module and electronic module
KR101034279B1 (ko) 도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자모듈 제조방법
US9820375B2 (en) Rigid-flex module and manufacturing method
JP5160895B2 (ja) 電子モジュールの製造方法
US8351214B2 (en) Electronics module comprising an embedded microcircuit
KR100687976B1 (ko) 전자 모듈 및 그의 제조 방법
FI119215B (fi) Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US8547701B2 (en) Electronics module and method for manufacturing the same
FI115285B (fi) Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
JP4510020B2 (ja) 電子モジュールの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application