TWI836754B - 內埋元件電路板及其製造方法 - Google Patents
內埋元件電路板及其製造方法 Download PDFInfo
- Publication number
- TWI836754B TWI836754B TW111145693A TW111145693A TWI836754B TW I836754 B TWI836754 B TW I836754B TW 111145693 A TW111145693 A TW 111145693A TW 111145693 A TW111145693 A TW 111145693A TW I836754 B TWI836754 B TW I836754B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit
- board
- disposed
- conductive layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000919 ceramic Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000010410 layer Substances 0.000 claims description 158
- 239000002131 composite material Substances 0.000 claims description 17
- 239000011347 resin Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 239000012790 adhesive layer Substances 0.000 claims description 12
- 239000011148 porous material Substances 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000005669 field effect Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Abstract
本發明提供一種內埋元件電路板及其製造方法。內埋元件電路板包含第一導電層、設置在第一導電層上的第一內板、設置在第一內板上的第一線路層、內埋於第一內板中且在第一導電層及第一線路層之間的至少兩個陶瓷基板、設置在第一線路層上的第二內板、內埋於第二內板中並分別設置在陶瓷基板上的至少兩個電子元件、設置在第二內板上的第二線路層、設置在第二線路層上的第三內板、設置在第三內板上的第二導電層以及自第二導電層延伸至第一導電層的貫孔結構。將電子元件設置在陶瓷基板上，以達到降低熱阻及提高導熱的效果。
Description
本發明是關於一種電路板及其製造方法，特別是關於一種內埋元件電路板及其製造方法。
近年來，電子設備的發展快速，多功能化、高線路密度及小型化是主要的研究方向，其中將各種電子元件埋入印刷電路板(printed circuit board，PCB)內是常用的技術手段。然而，電子元件內埋於印刷電路板中通常存在元件散熱的問題，特別是在功率半導體及車用晶片的相關應用上。
本發明之一態樣是提供一種內埋元件電路板，其包含內埋於電路板中的陶瓷基板及設置在陶瓷基板上的電子元件，以提升散熱效果。
本發明之另一態樣是提供一種內埋元件電路板的製造方法，其包含設置電子元件在陶瓷基板上，以製得具有良好散熱效果的電路板。
根據本發明之一態樣，提供一種內埋元件電路板，其包含第一導電層、設置在第一導電層上的第一內板、設置在第一內板上的第一線路層、內埋於第一內板中且在第一導電層及第一線路層之間的至少兩個陶瓷基板、設置在第一線路層上的第二內板、內埋於第二內板中並分別設置在陶瓷基板上的至少兩個電子元件、設置在第二內板上的第二線路層、設置在第二線路層上的第三內板、設置在第三內板上的第二導電層以及自第二導電層延伸至第一導電層的多個貫孔結構。所述電子元件透過所述第一線路層、所述貫孔結構及所述第二線路層彼此電性連接。
根據本發明之一實施例，所述內埋元件電路板還包含設置在所述第三內板及所述第二導電層之間的多個第三線路層；以及設置在所述第三線路層及所述第二導電層之間的多個第四內板。
根據本發明之一實施例，所述內埋元件電路板還包含設置於所述至少兩個陶瓷基板與所述第一內板之間的固化樹脂。
根據本發明之一實施例，所述內埋元件電路板還包含連接所述至少兩個電子元件及所述第二線路層的多個導電盲孔。
根據本發明之一實施例，所述至少兩個電子元件包含第一電晶體及第二電晶體，且所述第一電晶體的汲極電性連接所述第二電晶體的源極。
根據本發明之另一態樣，提供一種內埋元件電路板的製造方法。方法包含提供複合層，其中所述複合層包含第一導電層、第一內板及初始金屬層，且所述第一內板在所述第一導電層及所述初始金屬層之間；形成至少兩個開口在所述複合層中；設置至少兩個陶瓷基板分別在所述開口內；在設置所述陶瓷基板在所述開口內之後，圖案化所述初始金屬層，以形成第一線路層；設置至少兩個電子元件分別在所述陶瓷基板上；設置第二內板在所述第一線路層及所述電子元件上；形成第二線路層在所述第二內板上；設置第三內板在所述第二線路層上；設置第二導電層在所述第三內板上；以及形成多個貫孔結構自所述第二導電層延伸至所述第一導電層。所述至少兩個電子元件透過所述第一線路層、所述貫孔結構及所述第二線路層彼此電性連接。
根據本發明之一實施例，所述至少一陶瓷基板與所述複合層之間具有多個孔隙，且在設置所述至少兩個電子元件之前，上述方法還包含填充固化樹脂在所述孔隙內。
根據本發明之一實施例，在設置所述第三內板之前，上述方法還包含形成多個導電盲孔在所述至少兩個電子元件及所述第二線路層之間。
根據本發明之一實施例，上述形成所述貫孔結構的步驟包含形成多個開口自所述第二導電層之頂部延伸至所述第一導電層；沉積金屬材料至所述開口的側壁上；以及在沉積所述金屬材料至所述開口的側壁上之後，填充樹脂至所述開口內。
根據本發明之一實施例，在設置所述陶瓷基板之前，上述方法還包含設置黏著層在所述第一導電層下，以固定所述至少一陶瓷基板在所述第一內板中。
應用本發明的內埋元件電路板及其製造方法，將電子元件設置在陶瓷基板上，並內埋於內板中，且利用導通孔電性連接電子元件，以達到降低熱阻、提高導熱的效果。
本發明提供許多不同實施例或例示，以實施發明的不同特徵。以下敘述之組件和配置方式的特定例示是為了簡化本發明。這些當然僅是做為例示，其目的不在構成限制。舉例而言，第一特徵形成在第二特徵之上或上方的描述包含第一特徵和第二特徵有直接接觸的實施例，也包含有其他特徵形成在第一特徵和第二特徵之間，以致第一特徵和第二特徵沒有直接接觸的實施例。除此之外，本發明在各種具體例中重覆元件符號及/或字母。此重覆的目的是為了使說明簡化且清晰，並不表示各種討論的實施例及/或配置之間有關係。
再者，空間相對性用語，例如「下方(beneath)」、「在…之下(below)」、「低於(lower)」、「在…之上(above)」、「高於(upper)」等，是為了易於描述圖式中所繪示的零件或特徵和其他零件或特徵的關係。空間相對性用語除了圖式中所描繪的方向外，還包含元件在使用或操作時的不同方向。裝置可以其他方式定向(旋轉90度或在其他方向)，而本發明所用的空間相對性描述也可以如此解讀。
如本發明所使用的「大約(around)」、「約(about)」、「近乎 (approximately)」或「實質上(substantially)」一般係代表在所述之數值或範圍的百分之20以內、或百分之10以內、或百分之5以內。
習知的內埋元件電路板中的電子元件是利用盲孔填孔的方式進行散熱，但由於盲孔的密度及厚度在製作上會有限制，故有導熱不足的情況。另一習知方法是利用銅塊進行散熱，但因銅塊具有導電性，故須在銅塊底部另外設置熱介面材料(thermal interface material，TIM)來絕緣，但缺點是會造成熱阻上升。因此，本發明提供一種內埋元件電路板及其製造方法，將電子元件設置在陶瓷基板上，並利用導通孔電性連接電子元件，以達到降低熱阻及提高導熱的效果。
請參閱圖1，其繪示根據本發明一些實施例的內埋元件電路板100的剖面視圖。內埋元件電路板100包含第一導電層102、第一內板104及第一線路層106，且第一內板104在第一導電層102及第一線路層106之間。在一些實施例中，第一內板104包含具有低熱膨脹係數(Coefficient of Thermal Expansion，CTE)的材料，例如X-Y軸熱膨脹係數為約9 ppm/℃至10 ppm/℃，也可為熱膨脹係數更低的材料，本發明不以此為限。
內埋元件電路板100還包含內埋於第一內板104中的陶瓷基板150。圖1僅繪示兩個陶瓷基板150，但本發明不限於此，即陶瓷基板150的數量可為兩個或更多個。在一些實施例中，填充固化樹脂152在陶瓷基板150與第一內板104之間，以填滿陶瓷基板150與第一內板104之間的孔隙。由於陶瓷基板150具有良好的熱傳導性質，故有助於將內埋元件電路板100操作時產生的熱能快速導出，且可避免因長時間操作而發生過熱造成產品失效。再者，陶瓷基板150還具有絕緣的特性，因此可使電子元件160的主要導熱路徑及導電路徑分開，達到熱電分離的效果。
內埋元件電路板100還包含設置在第一線路層106上的第二內板112以及內埋於第二內板112中的電子元件160，其中電子元件160設置在陶瓷基板150的上方。圖1僅繪示兩個電子元件160，但本發明不限於此，即電子元件160的數量可為兩個或更多個。在一些實施例中，設置導電膠層155在電子元件160與第一線路層106之間。在一些實施例中，電子元件160可為電晶體，例如金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。在電子元件160為場效電晶體的一些實施例中，內埋元件電路板100可包括至少兩個皆為場效電晶體的電子元件160，其中一個電晶體(即其中一個電子元件160)的汲極電性連接另一個電晶體(即另一個電子元件160)的源極。
在一些實施例中，由於陶瓷基板150及電子元件160的熱膨脹係數一般為約3 ppm/℃至5 ppm/℃，且陶瓷基板150及電子元件160分別內埋於第一內板104及第二內板112中，故第一內板104及第二內板112可包含具有低熱膨脹係數的材料，例如低於9 ppm/℃，但本發明不限於此。
內埋元件電路板100還包含設置在第二內板112上的第二線路層120及在第二線路層120上的第三內板130A。在一些實施例中，如圖1所示，內埋元件電路板100可選擇性地包含多個第三線路層(例如第三線路層122及第三線路層124)及多個第四內板(例如第四內板130B及第四內板130C)。在一些實施例中，第三內板130A、第四內板130B及第四內板130C皆包含與第一內板104相似的低熱膨脹係數材料。在一些實施例中，導電盲孔170設置在電子元件160及第二線路層120之間，以經由第二線路層120及貫孔結構180來電性連接多個電子元件160。
內埋元件電路板100還包含在最頂部的第四內板130C上的第二導電層140。在一些實施例中，貫孔結構180設置為自第二導電層140延伸至第一導電層102。在一些實施例中，貫孔結構180包含鍍覆在側壁上的金屬(例如銅)及填充於內部的樹脂或油墨。
圖2A至圖2G繪示根據本發明一些實施例的內埋元件電路板100的製造過程中間階段的剖面視圖。首先，請參閱圖2A，提供複合層110，其中複合層110包含第一導電層102、第一內板104及初始金屬層106’。第一內板104在第一導電層102上，且初始金屬層106’在第一內板104上。第一內板104包含具有低熱膨脹係數的材料，例如X-Y軸熱膨脹係數為約9 ppm/℃至10 ppm/℃。
請參閱圖2B，在複合層110中形成至少兩個開口O1，其中圖2B的實施例是以兩個開口O1作為舉例說明。接著，可在複合層110的底部設置黏著層210，以用來固定後續要放置的陶瓷基板。在一些實施例中，黏著層210為聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)膠層。
請參閱圖2C，設置兩個陶瓷基板150在複合層110的開口O1(參照圖2B)內。須注意的是，陶瓷基板150的數目亦可多於兩個，故開口O1的數目應根據陶瓷基板150的數目而調整。在一些實施例中，陶瓷基板150為雙面鍍銅的陶瓷基板，即陶瓷基板150的底部及頂部分別包含銅層150A。在一些實施例中，陶瓷基板150為直接鍍銅(direct plated copper，DPC)陶瓷基板。在一些實施例中，由於開口O1的寬度W(參照圖2B)大於陶瓷基板150的寬度(例如開口O1的寬度W(參照圖2B)與陶瓷基板150的寬度差為約150 μm至約250 μm)，故陶瓷基板150與複合層110之間具有孔隙201。
請參閱圖2D，填充樹脂至孔隙201(參照圖2C)內，並控制烘烤條件以形成固化樹脂152，並使複合層110與陶瓷基板150間的孔隙201被固化樹脂152填覆。接著，在填充完固化樹脂152之後，可移除複合層110底部的黏著層210(參照圖2C)。
請參閱圖2E，接著，圖案化圖2D中的初始金屬層106’，以形成第一線路層106，其中圖案化初始金屬層106’不僅可包括微影與蝕刻，而且也可包括電鍍。此外，第一線路層106也可採用半加成法來形成，其中在形成第一線路層106的過程中，可用研磨來減薄初始金屬層106’與銅層150A以及移除部分固化樹脂152，以使初始金屬層106’與銅層150A可以彼此結合而形成第一線路層106。
之後，設置電子元件160在第一線路層106上，且在陶瓷基板150的正上方。在一些實施例中，在設置電子元件160之前，可先設置導電膠層155在第一線路層106上且在陶瓷基板150上方。在一些具體例中，導電膠層155為燒結銀膏。在一些實施例中，電子元件160包含多個電極，例如電極162、電極164及電極166。若電子元件160為場效電晶體，則電極162、電極164及電極166可分別為汲極、源極及閘極。
請參閱圖2F，設置第二內板112在第一線路層106及電子元件160上，並形成第二線路層120在第二內板112上。須理解的是，第二內板112須先形成凹槽，以容置電子元件160。詳細而言，第二內板112可由多層介電層堆疊而形成，其中至少一層介電層具有一個或多個供電子元件160容置的開口，而另一層介電層覆蓋電子元件160，以使電子元件160能內埋於第二內板112中。此外，上述介電層例如是膠片（prepreg）。
接著，在第二內板112中形成導電盲孔170，以連接電子元件160與第二線路層120，且兩個電子元件160可利用導電盲孔170及第二線路層120而彼此電性連接。在一些實施例中，導電盲孔170的形成可包含以下步驟：在第二內板112中形成開口(例如利用雷射等合適的方法)，所述開口自第二線路層120延伸至電子元件160的頂部；然後，填充導電材料至前述開口中，例如利用電鍍等合適的方法。
請參閱圖2G，形成第三內板130A在第二線路層120上，接著，可選擇性地依序再形成多個第三線路層122、第四內板130B、第三線路層124及第四內板130C在第三內板130A上。然後，形成第二導電層140在第三內板130A或最頂部的第四內板(例如第四內板130C)上。須理解的是，圖2G所示的第三線路層及第四內板的數量僅是做為例示，本發明不限於此。
請重新參閱圖1，在圖2G的結構中形成自第二導電層140延伸至第一導電層102的貫孔結構180。如此，即可製得內埋元件電路板100。形成貫孔結構180可包含以下步驟。首先，形成多個開口自第二導電層140的頂部延伸穿過多個內板(即第三內板130A、第四內板130B及第四內板130C)、多個線路層(即第二線路層120、第三線路層122及第三線路層124)、第二內板112、第一線路層106及第一內板104至第一導電層102。接著，沉積金屬材料至前述開口的側壁上，例如利用化學鍍或電鍍等合適的方式。然後，填充樹脂至前述開口內，以填滿金屬材料間的空隙。
在電子元件160為電晶體(例如MOSFET)的一些實施例中，一個電子元件160的汲極(例如電極162)可利用導電盲孔170及貫孔結構180而與另一個電子元件160的源極(例如電極164)電性連接。因此，電子元件160的導熱路徑主要經由其下方的陶瓷基板，而導電路徑則主要是經由上方的導電盲孔170，故可達到熱電分離的效果。
如上所述，本發明提供一種內埋元件電路板及其製造方法，將電子元件設置在陶瓷基板上，並內埋於具有低熱膨脹係數的內板中，且利用導電盲孔及貫孔結構電性連接電子元件，以達到降低熱阻、提高導熱及熱電分離的效果。
雖然本發明已以數個實施例揭露如上，然其並非用以限定本發明，在本發明所屬技術領域中任何具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:內埋元件電路板
102:第一導電層
104:第一內板
106:第一線路層
106’:初始金屬層
110:複合層
112:第二內板
120:第二線路層
122,124:第三線路層
130A:第三內板
130B,130C:第四內板
140:第二導電層
150:陶瓷基板
150A:銅層
152:固化樹脂
155:導電膠層
160:電子元件
162:電極
164:電極
166:電極
170:導電盲孔
180:貫孔結構
201:孔隙
210:黏著層
O1:開口
W:寬度
根據以下詳細說明並配合附圖閱讀，使本發明的態樣獲致較佳的理解。需注意的是，如同業界的標準作法，許多特徵並不是按照比例繪示的。事實上，為了進行清楚討論，許多特徵的尺寸可以經過任意縮放。
[圖1]繪示根據本發明一些實施例的內埋元件電路板的剖面視圖。
[圖2A]至[圖2G] 繪示根據本發明一些實施例的內埋元件電路板的製造過程中間階段的剖面視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:內埋元件電路板
102:第一導電層
104:第一內板
106:第一線路層
112:第二內板
120:第二線路層
122,124:第三線路層
130A:第三內板
130B,130C:第四內板
140:第二導電層
150:陶瓷基板
152:固化樹脂
155:導電膠層
160:電子元件
162:電極
164:電極
170:導電盲孔
180:貫孔結構
Claims (10)
- 一種內埋元件電路板，包含： 一第一導電層； 一第一內板，設置在所述第一導電層上； 一第一線路層，設置在所述第一內板上； 至少兩個陶瓷基板，內埋於所述第一內板中，且在所述第一導電層及所述第一線路層之間； 一第二內板，設置在所述第一線路層上； 至少兩個電子元件，內埋於所述第二內板中，並分別設置在所述陶瓷基板上； 一第二線路層，設置在所述第二內板上； 一第三內板，設置在所述至少一第二線路層上； 一第二導電層，設置在所述至少一第三內板上；以及 多個貫孔結構，自所述第二導電層延伸至所述第一導電層，其中所述至少兩個電子元件透過所述第一線路層、所述貫孔結構及所述第二線路層彼此電性連接。
- 如請求項1所述之內埋元件電路板，更包含： 多個第三線路層，設置在所述第三內板及所述第二導電層之間；以及 多個第四內板，設置在所述第三線路層及所述第二導電層之間。
- 如請求項1所述之內埋元件電路板，更包含： 固化樹脂，設置於所述至少兩個陶瓷基板與所述第一內板之間。
- 如請求項1所述之內埋元件電路板，更包含： 多個導電盲孔，連接所述至少兩個電子元件及所述第二線路層。
- 如請求項1所述之內埋元件電路板，其中所述至少兩個電子元件包含一第一電晶體及一第二電晶體，且所述第一電晶體的汲極電性連接所述第二電晶體的源極。
- 一種內埋元件電路板的製造方法，包含： 提供一複合層，其中所述複合層包含一第一導電層、一第一內板及一初始金屬層，且所述第一內板在所述第一導電層及所述初始金屬層之間； 形成至少兩個開口在所述複合層中； 設置至少兩個陶瓷基板分別在所述開口內； 在設置所述陶瓷基板在所述開口內之後，圖案化所述初始金屬層，以形成一第一線路層； 設置至少兩個電子元件分別在所述陶瓷基板上； 設置一第二內板在所述第一線路層及所述至少兩個電子元件上； 形成一第二線路層在所述第二內板上； 設置一第三內板在所述第二線路層上； 設置一第二導電層在所述第三內板上；以及 形成多個貫孔結構自所述第二導電層延伸至所述第一導電層，其中所述至少兩個電子元件透過所述第一線路層、所述貫孔結構及所述第二線路層彼此電性連接。
- 如請求項6所述之內埋元件電路板的製造方法，其中所述至少一陶瓷基板與所述複合層之間具有多個孔隙，且在設置所述至少兩個一電子元件之前，更包含： 填充固化樹脂在所述孔隙內。
- 如請求項6所述之內埋元件電路板的製造方法，其中在設置所述第三內板之前，更包含： 形成多個導電盲孔在所述至少兩個電子元件及所述第二線路層之間。
- 如請求項6所述之內埋元件電路板的製造方法，其中形成所述貫孔結構的步驟包含： 形成多個開口自所述第二導電層的頂部延伸至所述第一導電層； 沉積一金屬材料至所述開口的側壁上；以及 在沉積所述金屬材料至所述開口的側壁上之後，填充樹脂至所述開口內。
- 如請求項6所述之內埋元件電路板的製造方法，其中在設置所述陶瓷基板之前，更包含： 設置一黏著層在所述第一導電層下，以固定所述至少一陶瓷基板在所述第一內板中。
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI836754B true TWI836754B (zh) | 2024-03-21 |
Family
ID=
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114599151A (zh) | 2022-02-28 | 2022-06-07 | 诚亿电子（嘉兴）有限公司 | 一种内埋元器件的陶瓷基pcb板结构及其制备工艺 |
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114599151A (zh) | 2022-02-28 | 2022-06-07 | 诚亿电子（嘉兴）有限公司 | 一种内埋元器件的陶瓷基pcb板结构及其制备工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11107744B2 (en) | Insulated gate bipolar transistor module and manufacturing method thereof | |
| US8642898B2 (en) | Circuit board structure with capacitors embedded therein | |
| TW200847860A (en) | Microelectronic device including bridging interconnect to top conductive layer of passive embedded structure and method of making same | |
| US20140174940A1 (en) | Heat-dissipating substrate and fabricating method thereof | |
| JPH1154939A (ja) | 配線基板 | |
| KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
| KR20230151963A (ko) | 패키지기판 및 그 제조 방법 | |
| TW201507556A (zh) | 具有散熱墊及電性突柱之散熱增益型線路板 | |
| TW201911984A (zh) | 電路板及其製作方法 | |
| US9924589B2 (en) | Circuit board | |
| US20210028340A1 (en) | Printed wiring board | |
| US20200303112A1 (en) | MAGNETIC DEVICE and STACKED ELECTRONIC STRUCTURE | |
| TWI836754B (zh) | 內埋元件電路板及其製造方法 | |
| US10818605B2 (en) | Electronic power circuits comprising bus-bars forming heat sinks and integration method | |
| JP2006128226A (ja) | 電気部品内蔵多層プリント配線板及びその製造方法 | |
| KR20110070526A (ko) | 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법 | |
| TWI793821B (zh) | 一種堆疊電子模塊及其製造方法 | |
| JP2018101776A (ja) | プリント回路基板及びパッケージ | |
| JP7318428B2 (ja) | 電子部品内蔵回路基板及びその製造方法 | |
| TW200931458A (en) | Capacitors and method for manufacturing the same | |
| US20150230340A1 (en) | Embedded board and method of manufacturing the same | |
| KR100986831B1 (ko) | 전자 소자 내장 인쇄회로기판 및 그 제조 방법 | |
| JP6839099B2 (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
| JP2017118084A (ja) | プリント回路基板 | |
| JP2016207763A (ja) | 部品内蔵配線基板およびその製造方法 |