KR20150031031A - 인쇄회로기판 및 그 제조 방법 - Google Patents

인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20150031031A
KR20150031031A KR20130110498A KR20130110498A KR20150031031A KR 20150031031 A KR20150031031 A KR 20150031031A KR 20130110498 A KR20130110498 A KR 20130110498A KR 20130110498 A KR20130110498 A KR 20130110498A KR 20150031031 A KR20150031031 A KR 20150031031A
Authority
KR
South Korea
Prior art keywords
layer
forming
external connection
printed circuit
circuit board
Prior art date
Application number
KR20130110498A
Other languages
English (en)
Inventor
이영재
이현정
하경무
김성호
권영도
이종윤
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20130110498A priority Critical patent/KR20150031031A/ko
Publication of KR20150031031A publication Critical patent/KR20150031031A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Abstract

본 발명의 일 실시예에 따른 인쇄회로기판은 기판, 상기 기판에 단차를 갖도록 형성되어 접속패드부에 대응되는 제 1 음각부 및 패턴부에 대응되는 제 2 음각부를 갖는 2중 절연층, 상기 절연층의 표면에 형성된 시드층, 상기 시드층 상에 형성되어 제 1 음각부의 일부 및 제 2 음각부를 채우는 도금층, 상기 제 1 음각부의 나머지 부분에 채워진 금속층을 포함한다.

Description

인쇄회로기판 및 그 제조 방법{Printed Circuit Board and Method of the Manufacturing for the same}
본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것이다.
전자 부품의 소형화 추세에 따라 인쇄회로기판역시 소형화, 박판화, 고집적화 되고 있다. 그러나 인쇄회로기판은 금속 회로층의 두께가 수 ㎛이상 되어야 하는 한계로 인해 기존 반도체 공정을 그대로 적용하기 힘들어 반도체나 LCD 공정과 달리 고집적화를 위한 파인패턴 형성이 어렵다. 인쇄회로기판의 금속 회로층을 형성하기 위해 고안된 SAP(Semi Additive Process) 공법은 절연막 위에 두꺼운 금속 회로층을 만들기 위해서 기존방법으로서 절연막 위에 무전해도금 또는 스퍼터링 방법으로 시드층을 증착하고, 감광성 필름을 부착하여 노광, 현상 한뒤 전해도금을 통해 금속 회로층을 형성한다. 감광성 필름을 박리하고, 불필요한 시드층을 에칭으로 제거하는 프로세스를 거친다. 시드 층 에칭시 무전해도금과 전해도금 사이 이종계면이 에칭에 취약하여 언더컷(undercut)이 발생한다. 파인패턴의 경우 패턴 폭이 좁기 때문에 언더컷(undercut) 이 발생할 경우 패턴이 떨어져 나가 금속 회로층 형성이 어렵기 때문에 고집적화를 위해 파인패턴을 형성하기 위해서는 언더컷(undercut)문제를 반도시 해결해야 한다.
또한, 도금 후 발생하는 딤플은 파인 패턴 형성을 방해하는 원인이 되고, 최외각 층의 딤플은 솔더링 시 보이드가 트랩 되어 밀착력 및 전기적 특성이 저하되는 문제점이 있다.
한국 공개 특허 공보 2009-0118272
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로 일 측면으로는 감광성 2중 절연막을 형성하여, 공정 단계를 줄일 수 있고, 언더컷 문제를 해결 할 수 있다. 다른 측면으로는 딤플에 금속을 채워 표면처리시 공정을 단축시키기 위한 인쇄회로기판 및 그 제조 방법에 관한 것이다.
본 발명의 일 실시예에 따른 인쇄회로기판은 기판, 상기 기판에 단차를 갖도록 형성되어 외부접속영역에 대응되는 제 1 음각부 및 패턴부에 대응되는 제 2 음각부를 갖는 2중 절연층, 상기 절연층의 표면에 형성된 시드층, 상기 시드층 상에 형성되어 제 1 음각부의 일부 및 제 2 음각부를 채우는 도금층, 상기 제 1 음각부의 나머지 부분에 채워진 금속층을 포함한다.
상기 절연층은 감광성일 수 있다.
상기 금속층은 니켈(Ni)로 이루어질 수 있다.
상기 외부접속영역을 노출시키는 개구부를 갖는 솔더 레지스트층을 더 포함할 수 있다.
상기 개구부를 통해 노출된 외부접속영역에 형성된 외부접속단자를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 인쇄회로기판 제조 방법은 기판을 준비하는 단계, 상기 기판상에 패턴화된 제 1 절연층을 형성하는 단계, 상기 제 1 절연층 상에 패턴화된 제 2 절연층을 형성하여 외부접속영역에 대응되는 제 1 음각부 및 패턴부에 대응되는 제 2 음각부를 형성하는 단계, 상기 패턴화된 제 1 및 제 2 절연층 표면에 시드층을 형성하는 단계, 상기 시드층 상에 도금층을 형성하여 제 1 음각부의 일부 및 제 2 음각부를 채우는 단계, 상기 도금층 상에 금속층을 형성하는 단계를 포함한다.
상기 금속층을 형성하는 단계 이후에, 상기 절연층 상부가 노출되도록 연마하여 평탄화하는 단계를 더 포함할 수 있다.
상기 금속층을 형성하는 단계 이후에, 상기 외부접속영역을 노출시키는 개구부를 갖는 솔더 레지스트층을 형성하는 단계를 더 포함할 수 있다.
상기 솔더 레지스트층을 형성하는 단계 이후에, 상기 개구부를 통해 노출된 외부접속영역에 외부접속단자를 형성하는 단계를 더 포함할 수 있다.
상기 절연층은 감광성일 수 있다.
상기 금속층은 니켈(Ni)로 이루어질 수 있다.
상기 시드층을 형성하는 단계는 스퍼터링법에 의해 수행 될 수 있다.
상기 도금층을 형성하는 단계는 전해 도금법에 의해 수행될 수 있다.
상기 금속층을 형성하는 단계는 전해 도금법에 의해 수행될 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 일 실시예에 따른 인쇄회로기판은 감광성 2중 절연층을 형성하여, 공정단계를 줄이고, 언더컷 불량을 감소시키는 효과를 도출할 수 있다.
그리고, 도금층의 딤플에 금속층을 형성하여, 전기적 특성 저하 문제를 해결 할 수 있을 뿐 아니라, 표면처리 공정을 단축시킬 수 있는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다.
도 2 내지 도 9는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조 방법에 따른 공정흐름도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
인쇄회로기판
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 1에 도시된 바와 같이, 인쇄회로기판은 기판(100), 상기 기판(100)에 단차를 갖도록 형성되어 접속패드부에 대응되는 제 1 음각부(210) 및 패턴부에 대응되는 제 2 음각부(220)를 갖는 2중 절연층(200), 상기 절연층(200)의 표면에 형성된 시드층(301), 상기 시드층(301) 상에 형성되어 제 1 음각부(210)의 일부 및 제 2 음각부(220)를 채우는 도금층(302), 상기 제 1 음각부(210)의 나머지 부분에 채워진 금속층(400)을 포함한다.
상기 기판(100)은 절연층에 접속 패드를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 기판으로서 절연층에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
상기 절연층(200)은 감광성 일 수 있다.
여기서, 감광성 수지를 이용하여 패턴화된 2중 절연층을 형성하여, 공정단계를 감소시킬 수 있으며, 언더컷 불량을 줄일 수 있는 효과를 도출 할 수 있다.
상기 시드층(301) 및 상기 도금층(302)을 포함한 회로층(300)은 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
노출된 회로층에는 필요에 따라 표면처리층(미도시됨)이 더 형성될 수 있다.
상기 표면처리층은 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(organic solderability preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), ENIG(electroless nickel and immersion gold; 무전해 니켈도금/치환금도금), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Levelling) 등에 의해 형성될 수 있다.
여기서, 상기 금속층(400)은 니켈로 이루어 질 수 있다.
이에 따라, 앞서 서술한 표면처리공정 중 니켈(Ni) 증착 공정을 생략하여, 공정을 단축 시킬 수 있다.
또한 상기 도금층(302)의 딤플 영역에 금속층(400)을 형성함 으로서, 상기 회로층(300)의 전기적 특성 저하 문제를 해결 할 수 있다.
그리고 도시되진 않았으나, 상기 외부접속영역(230)를 노출시키는 개구부를 갖는 솔더 레지스트층을 더 포함할 수 있다.
또한, 상기 외부접속영역(230)에 형성된 외부접속단자(600)를 더 포함할 수 있다.
본 발명의 실시예에서는 상기 외부접속단자(600)를 솔더볼 형태로 사용하였으나, 당업계에 공지된 어떠한 외부접속단자의 형태도 사용 가능하다.
인쇄회로기판 제조 방법
도 2 내지 도 9는 본 발명의 다른 실시예에 따른 인쇄회로기판 제조 방법에 관한 공정흐름도이다.
도 2에 도시한 바와 같이, 기판(100)에 노광 및 현상을 통해 패턴화된 제 1 감광성 절연층(201)을 형성한다.
상기 기판(100)은 절연층에 접속 패드를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 기판으로서 절연층에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
도 3에 도시한 바와 같이, 상기 형성된 제 1 감광성 절연층(201) 상에 노광 및 현상을 통해 패턴화된 제 2 감광성 절연층(202)를 형성한다.
여기서, 상기 단차를 갖는 절연층(200)에 제 1 음각부(210) 및 제 2 음각부(220)를 함께 형성된다.
도 4에 도시한 바와 같이, 상기 패턴화된 절연층(200)에 시드층(301)을 형성한다. 여기서, 본 발명의 실시예 에서는 스퍼터링 공법을 이용하였으나, 당업계에 공지된 어떠한 방법을 사용하는 것도 가능하다.
도 5에 도시한 바와 같이, 상기 시드층(301)상에 상기 제 1 음각부(210) 일부 및 상기 제 2 음각부(220)를 채우도록 도금층(302)을 형성한다.
도 6에 도시한 바와 같이, 상기 제 1 음각부(210)상에 형성된 도금층(302)의 나머지 빈 공간에 금속층(400)을 형성한다.
도 7에 도시한 바와 같이, 상기 절연층(200) 상부가 노출되도록 연마하여 평탄화하는 공정을 수행한다.
본 발명의 실시예 에서는 CMP이용하여 연마하였으나, 당업계에 공지된 연마기기 모두 가능하다.
도 8에 도시한 바와 같이, 외부접속영역(230)를 노출시키는 개구부를 갖는 솔더레지스트 층(500)을 형성한다.
도 9에 도시한 바와 같이, 상기 개구부에 외부접속단자(600)를 형성한다.
본 발명의 실시예는 상기 외부접속단자(600)를 솔더볼 형태로 사용하였으나, 당업계에 공지된 어떠한 외부접속단자의 형태도 사용 가능하다.
본 발명의 일 실시예에 따른 인쇄회로기판은 감광성 2중 절연층을 형성하여, 공정단계를 줄이고, 언더컷 불량을 감소시키는 효과를 도출할 수 있다.
그리고, 도금층의 딤플에 금속층을 형성하여, 전기적 특성 저하 문제를 해결 할 수 있을 뿐 아니라, 표면처리 공정을 단축시킬 수 있는 장점이 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
1000 : 인쇄회로기판
100 : 기판
200 : 절연층
201 : 제 1 절연층
202 : 제 2 절연층
210 : 제 1 음각부
220 : 제 2 음각부
230 : 외부접속영역
300 : 회로층
301 : 시드층
302 : 도금층
400 : 금속층
500 : 솔더 레지스트층

Claims (14)

  1. 기판;
    상기 기판에 단차를 갖도록 형성되어 외부접속영역에 대응되는 제 1 음각부 및 패턴부에 대응되는 제 2 음각부를 갖는 2중 절연층;
    상기 절연층의 표면에 형성된 시드층;
    상기 시드층 상에 형성되어 제 1 음각부의 일부 및 제 2 음각부를 채우는 도금층;
    상기 제 1 음각부의 나머지 부분에 채워진 금속층;
    을 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 절연층은 감광성인 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 금속층은 니켈로 이루어진 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 외부접속영역을 노출시키는 개구부를 갖는 솔더 레지스트층;
    을 더 포함하는 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 개구부를 통해 노출된 외부접속영역에 형성된 외부접속단자;
    를 더 포함하는 인쇄회로기판.
  6. 기판을 준비하는 단계;
    상기 기판상에 패턴화된 제 1 절연층을 형성하는 단계;
    상기 제 1 절연층 상에 패턴화된 제 2 절연층을 형성하여 외부접속영역에 대응되는 제 1 음각부 및 패턴부에 대응되는 제 2 음각부를 형성하는 단계;
    상기 패턴화된 제 1 및 제 2 절연층 표면에 시드층을 형성하는 단계;
    상기 시드층 상에 도금층을 형성하여 제 1 음각부의 일부 및 제 2 음각부를 채우는 단계;
    상기 도금층 상에 금속층을 형성하는 단계;
    를 포함하는 인쇄회로기판 제조 방법.
  7. 청구항 6에 있어서,
    상기 금속층을 형성하는 단계 이후에,
    상기 절연층 상부가 노출되도록 연마하여 평탄화하는 단계;
    를 더 포함하는 인쇄회로기판 제조 방법.
  8. 청구항 6에 있어서,
    상기 금속층을 형성하는 단계 이후에,
    상기 외부접속영역을 노출시키는 개구부를 갖는 솔더 레지스트층을 형성하는 단계;
    를 더 포함하는 인쇄회로기판 제조 방법.
  9. 청구항 8에 있어서,
    상기 솔더 레지스트층을 형성하는 단계 이후에,
    상기 개구부를 통해 노출된 외부접속영역에 외부접속단자를 형성하는 단계;
    를 더 포함하는 인쇄회로기판 제조 방법.
  10. 청구항 6에 있어서,
    상기 절연층은 감광성인 인쇄회로기판 제조 방법.
  11. 청구항 6에 있어서,
    상기 금속층은 니켈로 이루어진 인쇄회로기판 제조 방법.
  12. 청구항 6에 있어서,
    상기 시드층을 형성하는 단계는 스퍼터링법에 의해 수행되는 인쇄회로기판 제조 방법.
  13. 청구항 6에 있어서,
    상기 도금층을 형성하는 단계는 전해 도금법에 의해 수행되는 인쇄회로기판 제조 방법.
  14. 청구항 6에 있어서,
    상기 금속층을 형성하는 단계는 전해 도금법에 의해 수행되는 인쇄회로기판 제조 방법.
KR20130110498A 2013-09-13 2013-09-13 인쇄회로기판 및 그 제조 방법 KR20150031031A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130110498A KR20150031031A (ko) 2013-09-13 2013-09-13 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130110498A KR20150031031A (ko) 2013-09-13 2013-09-13 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150031031A true KR20150031031A (ko) 2015-03-23

Family

ID=53024836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130110498A KR20150031031A (ko) 2013-09-13 2013-09-13 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20150031031A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021149979A1 (ko) * 2020-01-22 2021-07-29 엘지이노텍 주식회사 회로기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021149979A1 (ko) * 2020-01-22 2021-07-29 엘지이노텍 주식회사 회로기판

Similar Documents

Publication Publication Date Title
CN101281872B (zh) 布线基板和布线基板的制造方法
JP4703680B2 (ja) 埋込型印刷回路基板の製造方法
US20080102410A1 (en) Method of manufacturing printed circuit board
TWI621377B (zh) 印刷電路板及其製造方法
US20090288873A1 (en) Wiring board and method of manufacturing the same
US8785789B2 (en) Printed circuit board and method for manufacturing the same
TWI397358B (zh) 打線基板及其製作方法
TW201720255A (zh) 電路板之線路製作方法及利用該方法製作之電路板
TW201446103A (zh) 電路板及其製作方法
CN105530768A (zh) 一种电路板的制作方法及电路板
US7033917B2 (en) Packaging substrate without plating bar and a method of forming the same
JP6573332B2 (ja) 回路板およびその製造方法
US9867288B2 (en) Semiconductor memory card, printed circuit board for memory card and method of fabricating the same
KR20150031031A (ko) 인쇄회로기판 및 그 제조 방법
KR100693145B1 (ko) 인쇄회로기판의 제조방법
KR100688697B1 (ko) 패키지 기판의 제조방법
US7383630B2 (en) Method for making a circuit plate
KR20220163913A (ko) 회로기판
KR100841777B1 (ko) 솔더 범프 제조공정
KR20060014642A (ko) 인쇄회로기판의 제조방법
KR100473337B1 (ko) 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법
JP2015207678A (ja) 配線基板の製造方法
JP2021103733A (ja) プリント配線板及びプリント配線板の製造方法
JP2015090981A (ja) プリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法
KR20200105031A (ko) 미세 피치 회로구조를 갖는 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application