JP2015090981A - プリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法 - Google Patents

プリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法 Download PDF

Info

Publication number
JP2015090981A
JP2015090981A JP2014210141A JP2014210141A JP2015090981A JP 2015090981 A JP2015090981 A JP 2015090981A JP 2014210141 A JP2014210141 A JP 2014210141A JP 2014210141 A JP2014210141 A JP 2014210141A JP 2015090981 A JP2015090981 A JP 2015090981A
Authority
JP
Japan
Prior art keywords
filler
layer
printed circuit
filler layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014210141A
Other languages
English (en)
Inventor
ヨン キム，ジョン
Jong Yong Kim
ヨン キム，ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2015090981A publication Critical patent/JP2015090981A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】２層からなるソルダレジストを形成して、界面間の密着力を増加させ、界面のアンダーカット（ｕｎｄｅｒｃｕｔ）現象を改善できる高信頼性のプリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法を提供する。【解決手段】本発明のプリント回路基板用ソルダレジスト１０００は、第１フィラー層１００と、第１フィラー層１００の下部に形成された第２フィラー層３００と、を含み、第２フィラー層３００のフィラーの含有量は、第１フィラー層１００のフィラーの含有量より少ないものである。【選択図】図１

Description

本発明は、プリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法に関する。
近年、電子製品の多機能化および高速化が迅速に進められている。
このような傾向に対応するために、半導体チップ、および半導体チップと基板を連結する半導体チップ実装プリント回路基板も非常に速い速度で発展している。
このような半導体チップの実装において、プリント回路基板の発展に要求される事項は、半導体チップ実装プリント回路基板の高速化および高密度化と密接に係っており、これらを満たすためには、プリント回路基板の軽薄短小化、微細回路化、優れた電気的特性、高信頼性、高速信号伝逹構造など、半導体チップ実装プリント回路基板の改善および発展が必要である。
ここで、プリント回路基板の微細回路化において、回路パターンを微細に形成する場合、微細回路パターンの形成後に行われるエッチング工程によって微細回路パターンもエッチングされるなどの損傷が発生し、結果、プリント回路基板の不良をもたらす恐れがある。
このように微細回路パターンがエッチング工程によって損傷するに伴い、微細回路パターンの信号伝達特性などが低下する問題点がある。そのため、エッチング工程によって微細回路パターンの損傷を防止するための方法が提案されている（特許文献１参照）。
韓国公開特許第２０１３−００５３９４６号公報
本発明は、２層からなるソルダレジストを形成して、界面間の密着力を増加させ、界面のアンダーカット（ｕｎｄｅｒｃｕｔ）現象を改善できる高信頼性のプリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法を提供することを目的とする。
本発明の一実施例によるプリント回路基板用ソルダレジストは、第１フィラー層と、前記第１フィラー層の下部に形成された第２フィラー層と、を含み、前記第２フィラー層のフィラーの含有量は、前記第１フィラー層のフィラーの含有量より少ないものである。
前記第２フィラー層のフィラーの大きさは、前記第１フィラー層のフィラーの大きさより小さいことができる。
前記第２フィラー層には、フィラーが含まれていないことができる。
前記第１フィラー層の上部および前記第２フィラー層の下部に形成された保護フィルムをさらに含むことができる。
本発明の他の実施例によるプリント回路基板は、基板と、前記基板に形成された外部接続端子と、前記外部接続端子の一部を覆うように形成され、第１フィラー層および第１フィラー層の下部に形成された第２フィラー層を含むソルダレジスト層と、を含み、前記第２フィラー層のフィラーの含有量は、前記第１フィラー層のフィラーの含有量より少ないものである。
前記第２フィラー層のフィラーの大きさは、前記第１フィラー層のフィラーの大きさより小さいことができる。
前記第２フィラー層には、フィラーが含まれていないことができる。
前記基板は、１層以上の内部絶縁層および内部回路層を含むことができる。
前記ソルダレジスト層は、前記外部接続端子の両側と離隔するように形成されることができる。
本発明のさらに他の実施例によるプリント回路基板の製造方法は、外部接続端子が形成された基板を準備する段階と、前記外部接続端子を覆うように、第１フィラー層および第１フィラー層の下部に形成された第２フィラー層を含むソルダレジスト層を形成する段階と、前記ソルダレジスト層に露光および現像を施して、前記外部接続端子を露出させる開口部を形成する段階と、前記ソルダレジスト層に硬化を施す段階と、を含み、前記第２フィラー層のフィラーの含有量は、前記第１フィラー層のフィラーの含有量より少ないものである。
前記開口部を形成する段階において、前記開口部は、前記外部接続端子の一部を露出するように形成されることができる。
前記開口部を形成する段階において、前記開口部の幅が前記外部接続端子の幅より広く形成されて、前記開口部の内壁が前記外部接続端子の両側と離隔するように形成されることができる。
前記ソルダレジストを準備する段階において、前記ソルダレジストの上部および下部に保護フィルムをさらに含むことができる。
前記ソルダレジスト層を形成する段階の前に、前記保護フィルムを除去する段階をさらに含むことができる。
前記第２フィラー層のフィラーの大きさは、前記第１フィラー層のフィラーの大きさより小さいことができる。
前記基板は、１層以上の内部絶縁層および内部回路層を含むことができる。
本発明の一実施例によれば、２層からなり、外部接続端子と接する層のフィラーの含有量が他の層のフィラーの含有量より少ないソルダレジストを用いることで、光透過度を向上させて、界面間の密着力を増加させることができる。
また、界面のアンダーカット（ｕｎｄｅｒｃｕｔ）およびフット（ｆｏｏｔ）現象を改善することで、最終の製品の界面間の密着力を向上させて、信頼性を確保することができる。
本発明の第１実施例によるプリント回路基板用ソルダレジストの断面図である。 本発明の第２実施例によるプリント回路基板用ソルダレジストの断面図である。 本発明の第３実施例によるプリント回路基板用ソルダレジストの断面図である。 本発明の他の実施例によるプリント回路基板の断面図である。 本発明の他の実施例によるプリント回路基板の断面図である。 本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。 本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。 本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。 本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。 本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。 本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。 本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。 本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。
本発明の目的、特定の長所および新規の特徴は、添付図面に係る以下の詳細な説明および好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
（プリント回路基板用ソルダレジスト）
図１は、本発明の第１実施例によるプリント回路基板用ソルダレジストを示す断面図である。
図１に示されたように、本発明の第１実施例によるプリント回路基板用ソルダレジスト１０００は、第１フィラー層１００と、前記第１フィラー層１００の下部に形成された第２フィラー層３００と、を含む。
この際、前記第２フィラー層３００のフィラーの含有量は、前記第１フィラー層１００のフィラーの含有量より少ないことができる。
ここで、前記第２フィラー層３００は、外部接続端子と接することができる。
また、前記第１フィラー層１００および前記第２フィラー層３００を保護するために、前記第１フィラー層１００の上部および前記第２フィラー層３００の下部に形成された保護フィルム１０１をさらに含むことができる。
本実施例では、前記第１フィラー層１００の厚さを前記第２フィラー層３００の厚さより厚く形成しているが、層の厚さは、当業者が所望の厚さを選択して形成してもよい。
図２は、本発明の第２実施例によるプリント回路基板用ソルダレジストを示す断面図である。
図２に示されたように、本発明の第２実施例によるプリント回路基板用ソルダレジスト２０００は、第１フィラー層１００と、前記第１フィラー層１００の下部に形成された第２フィラー層４００と、を含む。
この際、前記第２フィラー層４００のフィラーの大きさは、前記第１フィラー層１００のフィラーの大きさより小さいことができる。
ここで、前記第２フィラー層４００は、外部接続端子と接することができる。
また、前記第１フィラー層１００および前記第２フィラー層４００を保護するために、前記第１フィラー層１００の上部および前記第２フィラー層４００の下部に形成された保護フィルム１０１をさらに含むことができる。
本実施例では、前記第１フィラー層１００の厚さを前記第２フィラー層４００の厚さより厚く形成しているが、層の厚さは、当業者が所望の厚さを選択して形成してもよい。
図３は、本発明の第３実施例によるプリント回路基板用ソルダレジストを示す断面図である。
図３に示されたように、本発明の第３実施例によるプリント回路基板用ソルダレジスト３０００は、第１フィラー層１００と、前記第１フィラー層１００の下部に形成された第２フィラー層２００と、を含む。
この際、前記第２フィラー層２００には、フィラーが含まれていないことができる。
ここで、前記第２フィラー層２００は、外部接続端子と接することができる。
また、前記第１フィラー層１００および前記第２フィラー層２００を保護するために、前記第１フィラー層１００の上部および前記第２フィラー層２００の下部に形成された保護フィルム１０１をさらに含むことができる。
本実施例では、前記第１フィラー層１００の厚さを前記第２フィラー層２００の厚さより厚く形成しているが、層の厚さは、当業者が所望の厚さを選択して形成してもよい。
（プリント回路基板）
図４は、本発明の他の実施例によるプリント回路基板の断面図である。
図４に示されたように、本発明の他の実施例によるプリント回路基板４０００は、基板９００と、前記基板９００に形成された外部接続端子９０１と、前記外部接続端子９０１の一部を覆うように形成されたソルダレジスト層５００と、を含み、前記ソルダレジスト層５００は、第１フィラー層１００と、前記第１フィラー層１００の下部に形成された第２フィラー層２００と、を含み、前記第２フィラー層２００のフィラーの含有量は、前記第１フィラー層１００のフィラーの含有量より少ないものである。
前記基板９００は、絶縁層に接続端子を含む１層以上の回路が形成された回路基板であって、好ましくは、プリント回路基板であってもよい。本図面では、説明の便宜上、具体的な内層回路の構成は省略しているが、当業者であれば、基板として絶縁層に１層以上の回路が形成された通常の回路基板が適用されることを十分認識することができる。
前記絶縁層としては、樹脂絶縁層を用いることができる。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグを用いてもよく、熱硬化性樹脂および／または光硬化性樹脂などを用いてもよく、特にこれに限定されない。
前記内層回路層としては、回路用伝導性金属として用いられるものであれば制限なく適用することができ、プリント回路基板においては、銅を用いることが一般的である。
前記外部接続端子９０１には、必要に応じて、表面処理層（図示せず）がさらに形成されてもよい。
前記表面処理層は、当業界に公知のものであれば特に限定されず、例えば、電解金めっき（Ｅｌｅｃｔｒｏ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解金めっき（Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＯＳＰ（ｏｒｇａｎｉｃ ｓｏｌｄｅｒａｂｉｌｉｔｙ ｐｒｅｓｅｒｖａｔｉｖｅ）または無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）、無電解銀めっき（Ｉｍｍｅｒｓｉｏｎ Ｓｉｌｖｅｒ Ｐｌａｔｉｎｇ）、ＥＮＩＧ（ｅｌｅｃｔｒｏｌｅｓｓ ｎｉｃｋｅｌ ａｎｄ ｉｍｍｅｒｓｉｏｎ ｇｏｌｄ；無電解ニッケルめっき／置換金めっき）、ＤＩＧめっき（Ｄｉｒｅｃｔ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ Ａｉｒ ｓｏｌｄｅｒ Ｌｅｖｅｌｌｉｎｇ）などからなってもよい。
本実施例では、前記第１フィラー層１００の厚さを前記第２フィラー層２００の厚さより厚く形成しているが、層の厚さは、当業者が所望の厚さを選択して形成してもよい。
ここで、前記第２フィラー層２００のフィラーの大きさは、前記第１フィラー層１００のフィラーの大きさより小さいことができる。
また、前記第２フィラー層２００には、フィラーが含まれていないことができる。
また、前記第２フィラー層２００のフィラーとしては、透明フィラーまたは混合フィラーを用いることができる。
この際、前記第２フィラー層２００が前記外部接続端子９０１と接するように形成されることができる。
本実施例では、前記外部接続端子９０１と接するように形成された前記第２フィラー層２００のフィラーの含有量が、前記第１フィラー層１００のフィラーの含有量より少ないため、露光を施す際に前記第２フィラー層２００の光透過度が高くなることができる。
これにより、前記第２フィラー層２００の硬化度が向上して、前記第２フィラー層２００と前記外部接続端子９０１との密着力を向上させることができる。すなわち、前記ソルダレジスト層５００と、前記外部接続端子９０１および前記基板９００との密着力を向上させることができる。
また、前記ソルダレジスト層５００に現像を施す際に前記第２フィラー層２００と前記外部接続端子９０１との界面の現像性が向上して、ソルダレジスト層のフット（ｆｏｏｔ）を改善することができる。
図５は、本発明の他の実施例によるプリント回路基板の断面図である。
図５に示されたように、本発明の他の実施例によるプリント回路基板５０００は、基板９００と、前記基板９００に形成された外部接続端子９０１と、前記外部接続端子９０１と離隔するように形成されたソルダレジスト層５００と、を含み、前記ソルダレジスト層５００は、第１フィラー層１００と、前記第１フィラー層１００の下部に形成された第２フィラー層２００と、を含み、前記第２フィラー層２００のフィラーの含有量は、前記第１フィラー層１００のフィラーの含有量より少ないものである。
本実施例では、前記第１フィラー層１００の厚さを前記第２フィラー層２００の厚さより厚く形成しているが、層の厚さは、当業者が所望の厚さを選択して形成してもよい。
ここで、前記第２フィラー層２００のフィラーの大きさは、前記第１フィラー層１００のフィラーの大きさより小さいことができる。
また、前記第２フィラー層２００には、フィラーが含まれていないことができる。
また、前記第２フィラー層２００のフィラーとしては、透明フィラーまたは混合フィラーを用いることができる。
この際、前記第２フィラー層２００が前記外部接続端子９０１と接するように形成されることができる。
本実施例では、前記外部接続端子９０１と接するように形成された前記第２フィラー層２００のフィラーの含有量が、前記第１フィラー層１００のフィラーの含有量より少ないため、露光を施す際に前記第２フィラー層２００の光透過度が高くなることができる。
これにより、前記第２フィラー層２００の硬化度が向上して、前記第２フィラー層２００と前記外部接続端子９０１との密着力を向上させることができる。すなわち、前記ソルダレジスト層５００と、前記外部接続端子９０１および前記基板９００との密着力を向上させることができる。
また、前記ソルダレジスト層５００に現像を施す際に前記第２フィラー層２００と前記外部接続端子９０１との界面の現像性が向上して、ソルダレジスト層のアンダーカット（ｕｎｄｅｒｃｕｔ）を改善することができる。
（プリント回路基板の製造方法）
図６から図９は、本発明のさらに他の実施例によるプリント回路基板の製造方法における工程図である。
図６に示されたように、外部接続端子９０１が形成された基板９００を準備する。
前記基板９００は、絶縁層に接続端子を含む１層以上の回路が形成された回路基板であって、好ましくは、プリント回路基板であってもよい。本図面では、説明の便宜上、具体的な内層回路の構成は省略しているが、当業者であれば、基板として絶縁層に１層以上の回路が形成された通常の回路基板が適用されることを十分認識することができる。
前記絶縁層としては、樹脂絶縁層を用いることができる。前記樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグを用いてもよく、熱硬化性樹脂および／または光硬化性樹脂などを用いてもよく、特にこれに限定されない。
前記内層回路層は、回路用伝導性金属として用いられるものであれば制限なく適用することができ、プリント回路基板においては、銅を用いることが一般的である。
前記外部接続端子９０１には、必要に応じて、表面処理層（図示せず）がさらに形成されてもよい。
前記表面処理層は、当業界に公知のものであれば特に限定されず、例えば、電解金めっき（Ｅｌｅｃｔｒｏ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解金めっき（Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＯＳＰ（ｏｒｇａｎｉｃ ｓｏｌｄｅｒａｂｉｌｉｔｙ ｐｒｅｓｅｒｖａｔｉｖｅ）または無電解スズめっき（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）、無電解銀めっき（Ｉｍｍｅｒｓｉｏｎ Ｓｉｌｖｅｒ Ｐｌａｔｉｎｇ）、ＥＮＩＧ（ｅｌｅｃｔｒｏｌｅｓｓ ｎｉｃｋｅｌ ａｎｄ ｉｍｍｅｒｓｉｏｎ ｇｏｌｄ；無電解ニッケルめっき／置換金めっき）、ＤＩＧめっき（Ｄｉｒｅｃｔ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ Ａｉｒ ｓｏｌｄｅｒ Ｌｅｖｅｌｌｉｎｇ）などからなってもよい。
図７に示されたように、前記基板９００上にソルダレジスト層５００を形成した後、露光を施す。
この際、前記ソルダレジスト層５００の上部および下部に形成された保護フィルムを除去することができる。
本実施例では、開口部が形成される領域１０２以外の領域に露光を施しているが、露光を施す位置は当業者が選択してもよい。
ここで、前記ソルダレジスト層５００は、第１フィラー層１００と、第２フィラー層２００と、を含むことができる。
この際、前記第２フィラー層２００のフィラーの含有量は、前記第１フィラー層１００のフィラーの含有量より少ないことができる。
ここで、前記第２フィラー層２００のフィラーの大きさは、前記第１フィラー層１００のフィラーの大きさより小さいことができる。
また、前記第２フィラー層２００には、フィラーが含まれていないことができる。
また、前記第２フィラー層２００のフィラーとしては、透明フィラーまたは混合フィラーを用いることができる。
ここで、前記第２フィラー層２００が前記基板９００および外部接続端子９０１と接することができる。
本実施例では、前記外部接続端子９０１と接するように形成された前記第２フィラー層２００のフィラーの含有量を前記第１フィラー層１００のフィラーの含有量より少なく形成して、露光を施す際に前記第２フィラー層２００の光透過度が高くなることができる。
これにより、前記第２フィラー層２００の硬化度が向上して、前記第２フィラー層２００と前記外部接続端子９０１との密着力を向上させることができる。すなわち、前記ソルダレジスト層５００と、前記外部接続端子９０１および前記基板９００との密着力を向上させることができる。
また、本実施例では、前記第１フィラー層１００の厚さを前記第２フィラー層２００の厚さより厚く形成しているが、層の厚さは、当業者が所望の厚さを選択して形成してもよい。
図８に示されたように、現像を施し、前記ソルダレジスト層５００に開口部１０３を形成する。
この際、前記開口部１０３は、前記外部接続端子９０１の一部を露出するように形成することができる。
ここで、前記ソルダレジスト層５００に現像を施す際に前記第２フィラー層２００と前記外部接続端子９０１との界面の現像性が向上して、ソルダレジスト層のフット（ｆｏｏｔ）を改善することができる。
図９に示されたように、硬化を施すことができる。
本実施例では、前記外部接続端子９０１と接するように形成された前記第２フィラー層２００のフィラーの含有量を前記第１フィラー層１００のフィラーの含有量より少なく形成して、光透過度を向上させることができる。
これにより、前記外部接続端子９０１と接するソルダレジスト層５００の硬化度が向上するため、全体の露光量を低減することができ、これにより生産性を向上させることができる。
図１０から図１３は、本発明のさらに他の実施例によるプリント回路基板の製造方法の工程図である。
図１０に示されたように、外部接続端子９０１が形成された基板９００を準備する。
図１１に示されたように、前記基板９００上にソルダレジスト層５００を形成した後、露光を施す。
この際、前記ソルダレジスト層５００の上部および下部に形成された保護フィルムを除去することができる。
本実施例では、開口部が形成される領域１０２以外の領域に露光を施しているが、露光を施す位置は当業者が選択してもよい。
ここで、前記ソルダレジスト層５００は、第１フィラー層１００と、第２フィラー層２００と、を含むことができる。
この際、前記第２フィラー層２００のフィラーの含有量は、前記第１フィラー層１００のフィラーの含有量より少ないことができる。
ここで、前記第２フィラー層２００のフィラーの大きさは、前記第１フィラー層１００のフィラーの大きさより小さいことができる。
また、前記第２フィラー層２００には、フィラーが含まれていないことができる。
また、前記第２フィラー層２００のフィラーとしては、透明フィラーまたは混合フィラーを用いることができる。
ここで、前記第２フィラー層２００が前記基板９００および外部接続端子９０１と接することができる。
本実施例では、前記外部接続端子９０１と接するように形成された前記第２フィラー層２００のフィラーの含有量を前記第１フィラー層１００のフィラーの含有量より少なく形成して、露光を施す際に前記第２フィラー層２００の光透過度が高くなることができる。
これにより、前記第２フィラー層２００の硬化度が向上して、前記第２フィラー層２００と前記外部接続端子９０１との密着力を向上させることができる。すなわち、前記ソルダレジスト層５００と、前記外部接続端子９０１および前記基板９００との密着力を向上させることができる。
また、本実施例では、前記第１フィラー層１００の厚さを前記第２フィラー層２００の厚さより厚く形成しているが、層の厚さは、当業者が所望の厚さを選択して形成してもよい。
図１２に示されたように、現像を施し、前記ソルダレジスト層５００に開口部１０３を形成する。
この際、前記開口部１０３は、その両側が前記外部接続端子９０１と離隔するように形成することができる。
ここで、前記ソルダレジスト層５００に現像を施す際、前記第２フィラー層２００と前記外部接続端子９０１との界面の現像性が向上して、ソルダレジスト層のアンダーカット（ｕｎｄｅｒｃｕｔ）を改善することができる。
図１３に示されたように、硬化を施すことができる。
本実施例では、前記外部接続端子９０１と接するように形成された前記第２フィラー層２００のフィラーの含有量を前記第１フィラー層１００のフィラーの含有量より少なく形成して、光透過度を向上させることができる。
これにより、前記外部接続端子９０１と接するソルダレジスト層５００の硬化度が向上するため、全体露光量を低減することができ、これにより生産性を向上させることができる。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明は、プリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法に適用可能である。
１０００、２０００、３０００ プリント回路基板用ソルダレジスト
４０００、５０００ プリント回路基板
１００ 第１フィラー層
１０１ 保護フィルム
１０２ 開口部が形成される領域
１０３ 開口部
２００、３００、４００ 第２フィラー層
５００ ソルダレジスト層
９００ 基板
９０１ 外部接続端子

Claims (16)

  1. 第１フィラー層と、
    前記第１フィラー層の下部に形成された第２フィラー層と、を含み、
    前記第２フィラー層のフィラーの含有量は、前記第１フィラー層のフィラーの含有量より少ない、プリント回路基板用ソルダレジスト。
  2. 前記第２フィラー層のフィラーの大きさは、前記第１フィラー層のフィラーの大きさより小さい、請求項１に記載のプリント回路基板用ソルダレジスト。
  3. 前記第２フィラー層にはフィラーが含まれていない、請求項１に記載のプリント回路基板用ソルダレジスト。
  4. 前記第１フィラー層の上部および前記第２フィラー層の下部に形成された保護フィルムをさらに含む、請求項１に記載のプリント回路基板用ソルダレジスト。
  5. 基板と、
    前記基板に形成された外部接続端子と、
    前記外部接続端子の一部を覆うように形成され、第１フィラー層および第１フィラー層の下部に形成された第２フィラー層を含むソルダレジスト層と、を含み、
    前記第２フィラー層のフィラーの含有量は、前記第１フィラー層のフィラーの含有量より少ない、プリント回路基板。
  6. 前記第２フィラー層のフィラーの大きさは、前記第１フィラー層のフィラーの大きさより小さい、請求項５に記載のプリント回路基板。
  7. 前記第２フィラー層にはフィラーが含まれていない、請求項５に記載のプリント回路基板。
  8. 前記基板は、１層以上の内部絶縁層および内部回路層を含む、請求項５に記載のプリント回路基板。
  9. 前記ソルダレジスト層は、前記外部接続端子の両側と離隔するように形成される、請求項５に記載のプリント回路基板。
  10. 外部接続端子が形成された基板を準備する段階と、
    前記外部接続端子を覆うように、第１フィラー層および第１フィラー層の下部に形成された第２フィラー層を含むソルダレジスト層を形成する段階と、
    前記ソルダレジスト層に露光および現像を施して、前記外部接続端子を露出させる開口部を形成する段階と、
    前記ソルダレジスト層に硬化を施す段階と、を含み、
    前記第２フィラー層のフィラーの含有量は、前記第１フィラー層のフィラーの含有量より少ない、プリント回路基板の製造方法。
  11. 前記開口部を形成する段階において、前記開口部は、前記外部接続端子の一部を露出するように形成される、請求項１０に記載のプリント回路基板の製造方法。
  12. 前記開口部を形成する段階において、前記開口部の幅が前記外部接続端子の幅より広く形成されて、前記開口部の内壁が前記外部接続端子の両側と離隔するように形成される、請求項１０に記載のプリント回路基板の製造方法。
  13. 前記ソルダレジストを準備する段階において、前記ソルダレジストの上部および下部に保護フィルムをさらに含む、請求項１０に記載のプリント回路基板の製造方法。
  14. 前記ソルダレジスト層を形成する段階の前に、前記保護フィルムを除去する段階をさらに含む、請求項１３に記載のプリント回路基板の製造方法。
  15. 前記第２フィラー層のフィラーの大きさは、前記第１フィラー層のフィラーの大きさより小さい、請求項１０に記載のプリント回路基板の製造方法。
  16. 前記基板は、１層以上の内部絶縁層および内部回路層を含む、請求項１０に記載のプリント回路基板の製造方法。
JP2014210141A 2013-11-06 2014-10-14 プリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法 Pending JP2015090981A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0134306 2013-11-06
KR1020130134306A KR20150052625A (ko) 2013-11-06 2013-11-06 인쇄회로기판용 솔더 레지스트, 이를 이용한 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2015090981A true JP2015090981A (ja) 2015-05-11

Family

ID=53194348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014210141A Pending JP2015090981A (ja) 2013-11-06 2014-10-14 プリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法

Country Status (3)

Country Link
JP (1) JP2015090981A (ja)
KR (1) KR20150052625A (ja)
CN (1) CN104640340A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023239188A1 (ko) * 2022-06-08 2023-12-14 엘지이노텍 주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR20150052625A (ko) 2015-05-14
CN104640340A (zh) 2015-05-20

Similar Documents

Publication Publication Date Title
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
US20140037862A1 (en) Method for manufacturing printed circuit board
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2014239218A (ja) 半導体パッケージ基板及び半導体パッケージ基板の製造方法
JP5571817B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
KR102473416B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
KR20130030054A (ko) 인쇄회로기판 및 그 제조방법
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR101504011B1 (ko) 복합 직접회로소자 패키지 제조방법
JP2015090981A (ja) プリント回路基板用ソルダレジスト、これを用いたプリント回路基板およびその製造方法
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
KR20080082365A (ko) 금속 코어를 사용한 ｐｃｂ, 그 제조방법 및 반도체 패키지제조방법
KR102281458B1 (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR101966317B1 (ko) 인쇄회로기판의 제조방법
TW201719824A (zh) 封裝基板
KR20150111682A (ko) 인쇄회로기판 및 그 제조방법
KR102105399B1 (ko) 인쇄회로기판 및 그 제조 방법
KR101531101B1 (ko) 인쇄회로기판의 제조방법