JP4019960B2 - 基板の製造方法 - Google Patents

基板の製造方法 Download PDF

Info

Publication number
JP4019960B2
JP4019960B2 JP2003023954A JP2003023954A JP4019960B2 JP 4019960 B2 JP4019960 B2 JP 4019960B2 JP 2003023954 A JP2003023954 A JP 2003023954A JP 2003023954 A JP2003023954 A JP 2003023954A JP 4019960 B2 JP4019960 B2 JP 4019960B2
Authority
JP
Japan
Prior art keywords
layer
hole
conductive
substrate
adhesive sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003023954A
Other languages
English (en)
Other versions
JP2004235528A (ja
Inventor
利之 豊島
直毅 油谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003023954A priority Critical patent/JP4019960B2/ja
Publication of JP2004235528A publication Critical patent/JP2004235528A/ja
Application granted granted Critical
Publication of JP4019960B2 publication Critical patent/JP4019960B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は基板の製造方法に関し、例えばSi基材に貫通配線を簡便に形成する方法である。
【0002】
【従来の技術】
近年、高密度実装の進展によりLSIを二次元平面状ではなく積層して実装する三次元実装方法が開発されている。
この三次元実装では、上下に積層したLSIチップの導通を確保する必要があるため、LSIチップ、撮像素子チップ、Si基板、GaAs基板またはガラス基板などに直接貫通孔を形成してスパッタやメッキなどにより導体を形成して貫通配線を形成する。
【0003】
これらの貫通配線は、絶縁基材に貫通孔を形成し、上記絶縁基材の片面に、上記貫通孔の開口部を覆うように、スパッタまたは蒸着により電解メッキ用のシード層を形成した後、電解メッキでシード層上の貫通孔を埋め込み、かつ絶縁基板上でバンプ状に導電性部材を形成する(例えば、特許文献1参照)。
【0004】
【特許文献1】
特開平4−170036号公報(第3頁)
【0005】
【発明が解決しようとする課題】
しかしながら、従来のように、電解メッキ用のシード層をスパッタまたは蒸着により設けると、プロセスが煩雑でプロセスコストが上昇するだけでなく、金属層が貫通孔内部にも形成されるため、電解メッキ時に基材表面と貫通孔内部の電流密度が不均一になって、メッキ金属の成長が不均一になり、ボイドやメッキ液を貫通孔内部に取り込み特性が低下するという課題があった。
【0006】
本発明は、かかる課題を解決するためになされたものであり、簡便な方法で電気的、熱的特性に優れた基板の製造方法を得ることを目的とする。
【0007】
【課題を解決するための手段】
本発明に係る第1の基板の製造方法は、基板本体に貫通孔を形成する第1の工程と、上記基板本体の片面に、上記貫通孔を覆うように、貼着性樹脂層と導電層とからなる導電性貼着シートを上記貼着性樹脂層により貼着する第2の工程と、上記貫通孔の開口部から露出する上記導電性貼着シートの貼着性樹脂を除去することにより上記導電性貼着シートの導電層を露出させる第3の工程と、上記導電層を電解メッキ用電極として、電解メッキにより上記電解メッキ用電極上の上記貫通孔に導体層を埋め込む第4の工程と、上記導電性貼着シートを剥離する第5の工程とを備えた方法である。
【0008】
【発明の実施の形態】
実施の形態1.
図1(a)〜(g)は、本発明の第1の実施の形態の基板の製造方法を工程順に示す説明図である。
以下、本実施の形態を、基板本体2として主にSi基材を用いた場合について説明するが、FR4基材、またはビルドアップ法で作製された有機基板やGaAs基板などを用いることも可能である。
【0009】
まず、基板本体2に貫通孔1を形成するが{図1(a)}、Si基材への貫通孔1形成については、一般的に知られた通常の方法、例えばRIE(Reactive Ion Etching)などのプラズマを用いた方法、エレクトロケミカルエッチング、ICP(Inductive Coupled Plasma)誘導結合型エッチング、レーザーまたはウェットエッチングを用いた方法で形成すればよく、特に限定されることは無い。
【0010】
次に、Si基材の場合には熱酸化によるSi酸化膜絶縁層3をSi基材表面に形成する{図1(b)}。
ここではSi基材を用いているため、絶縁層形成では熱酸化によりSiOをSi基材表面に形成する方法が最も簡便であるが、CVD(Chemical Vapor Deposition)などの方法やスパッタ法を用いることも可能であり、酸化膜以外にSi窒化膜でもよく、Si以外の絶縁膜、例えば感光性樹脂などの有機樹脂を用いて形成することも可能である。
上記有機樹脂としては、例えば感光性ポリイミド{商品名:フォトニースUR3800,東レ(株)}などを用い、通常の写真製版プロセスを用いて絶縁層パターンを形成するが、感光性樹脂としては貫通孔に入り込んだ樹脂の除去性からはネガ型が好ましい。
【0011】
図1における(c)、(d)工程による電解メッキ用のシード層形成において、まず、導電層5としてCu箔を用い、この導電層5および上記基板本体2に貼着性を有する貼着性樹脂からなる樹脂シート(貼着性樹脂層)4を貼り合わせて導電性貼着シート10を作製し、これを上記貼着性樹脂層4を基板本体2側にして貼着する{図1(c)}。
【0012】
上記導電性粘着シート10に係わる、導電層5としてはCuを用いることが好適であるが、AuまたはAg等を用いることも可能である。
また、金属以外の材料を用いることも可能で、電解メッキに使用できる導電性があれば特に限定されるものではなく、例えば導電性樹脂{商品名:パピオスタット,東京インキ(株)製}などを用いることができる。
さらに、ITO(Indium Thin Oxide)付きガラスや、ITO付きプラスチックフィルム{商品名:トービ・OTEC,東洋紡アングレチア(株)製}を用いることもできる。
【0013】
なお、上記導電性貼着シート10に係わる貼着性樹脂層4としては、上記導電層5および基板本体2に貼着性を有する樹脂を用いる。
ここで、貼着性とは、被貼着物に対して、粘着性(化学結合を有しない)または接着性(化学結合を有する)を有するという意である。つまり、樹脂自体が粘着性を有するか、樹脂自体が加えられたエネルギにより変化して基板本体2および導電層5と物理的または化学的に密着し、電解メッキ中剥がれない状態が得られる特性をさすものである。
【0014】
上記貼着性樹脂からなるシート(貼着性樹脂層)としては、例えば、G−WSS、5516{以上商品名:積水化学工業(株)製}、リバアルファ、5915、5919、5911、5919M、FB−M11A、B−RL72、B−EL10{以上商品名:日東電工(株)製}を用いることができるが、後で述べる剥離工程において、紫外線照射または150℃と比較的低温での加熱処理で行うことができること、Si基板から剥離した場合に残渣が残りにくいことから、G−WSSが最適である。
しかし、樹脂材料はこれに限定されるものではなく、Si基材等の基板本体に上記貼着性を有し、かつメッキ後にSi基材等を破壊することなく剥離することができる樹脂を用いればよい。
また、上記貼着性樹脂層の膜厚は特に限定されるものではないが、後述する樹脂層の部分的除去の観点から100μm以下が望ましい。
なお、導電性貼着シート10として、予め上記導電層5と貼着性樹脂層4が一体成型されたフィルムである、ニトホイル{商品名:日東電工(株)製}を用いることができる。
【0015】
次に、上記導電性粘着シート10をSi基材2に貼着させた後に、Si基材2をマスクとして貫通孔1の底部にある上記導電性貼着シート10の貼着性樹脂層4を除去して導電層5を貫通孔の開口部から露出させ、上記導電層5を下記メッキ工程におけるシード層とする{図1(d)}。
上記導電性貼着シート10の上記樹脂層4を除去する方法としては、例えばプラズマなどを用いた常圧プラズマ表面処理装置{商品名:AP−T,積水化学工業(株)製}等がある。
【0016】
次に、導電性貼着シート10の導電層5であるCuをシード層(陰極)として用いて硫酸銅溶液中浸漬してCu電解メッキを行い、貫通孔にCu層(導体層)7を埋め込む{図1(e)}。
電解メッキ終了後にSi基材を洗浄し、上記樹脂層4の貼着性を実質的に消失させて、導電性貼着シート10を剥離させる{図1(f)}。
貼着性樹脂層4として例えば上記G−WSSを用いた場合は、循環オーブンを用いて150℃で10分間加熱処理することにより、または紫外線に対して透明な導電層を用いる場合には、紫外線(420〜300nm)照射により剥離することができる。
なお、上記剥離は、用いた貼着性樹脂の種類により種々の方法が用いられ、例えば上記貼着性樹脂の軟化点以上に加熱したり、上記樹脂のTg(ガラス転移点)以上に加熱したり、または上記樹脂の熱分解温度以上に加熱することにより、上記樹脂の上記貼着性を低下させることにより行うことができる。
【0017】
剥離後、さらに水洗処理した後乾燥して、本発明の実施の形態による貫通孔にCu層が埋め込まれ貫通配線が形成された基板を得ることができる。
【0018】
以上説明したように、本実施の形態においては、導電性貼着シートを用いて電解メッキ用のシード層を形成しているので、貫通孔内部に電気メッキ用の電極として作用する導電層が全く形成されず、貫通孔内部の金属埋め込みは電解メッキだけで行われるため、メッキ金属の成長が均一になり、欠陥の形成が防止された均一な導体層が得られるので優れた特性が得られる。
また、電解メッキ用のシード層の形成に蒸着やスパッタなどを用いないため、プロセスが簡便で低コストである。
さらに、上記導電性貼着シートは、パーティクルなどを発生しにくく貼着性の低下が小さいような基板本体を用いたり、または貼着性を劣化させない範囲で貼着と剥離の工程を実施できるように、工程の処理条件を最適化することにより繰り返し使用することも可能である。
【0019】
また、本実施の形態におけるメッキ工程{図1(e)}において、貫通孔に析出する導体層7と、基板表面上の配線パターンの導体層を同時に形成する場合には、配線パターンに対応するレジストパターンをメッキ前に予め形成することも可能である。
この場合には、導電性貼着シートの貼着性樹脂層を除去する工程で上記レジストパターンが除去されて膜べりするため、導電性貼着シートの上記樹脂層厚よりも厚いレジスト膜厚が必要となる。
また、導電性貼着シートの導電層に金属を用いる場合には、図では説明を省略しているが、基板に貼着している側と反対側にメッキ金属が析出するため、電解メッキの場合にはカバーフィルムを形成することが望ましい。
【0020】
実施の形態2.
図2(a)〜(g)は、本発明の第2の実施の形態の基板の製造方法を工程順に示す説明図である。
本実施の形態は、第1の実施の形態の図1(d)において、除去されるべき貫通孔の開口部から露出する部分の貼着性樹脂を、導電性貼着シート10から予め除去し、その後、基板本体の片面に導電性貼着シートを貼着する工程{図1(c)}を施す方法である。
【0021】
つまり、実施の形態1と同様にして、基板本体2に貫通孔を形成し{図2(a)}、表面に酸化膜絶縁層3を形成する{図2(b)}。
次に、貫通孔の開口部から露出し除去される部分の貼着性樹脂4を、導電性貼着シート10から予め除去した{図2(c)}ものを、上記貫通孔1を形成した基板本体2に貼着し{図2(d)}、以下実施の形態1と同様にしてメッキ工程を施して貫通配線を形成する。
【0022】
本実施の形態においては、導電性貼着シートの樹脂を予め除去しているので、上記貼着性樹脂を除去する工程で分解ガスなどが発生する場合でも、貫通孔内部に分解性の残渣が残るという問題が発生せず、また、上記貼着性樹脂の除去に要する処理時間を考慮する必要がなく工程時間の短縮が実現できる。
また、上記貼着性樹脂を選択的に除去することにより、導体層を埋め込む貫通孔を選択することができる。
【0023】
実施の形態3.
図3(a)〜(f)は、本発明の第3の実施の形態の基板の製造方法を工程順に示す説明図であるが、本実施の形態は、第1の実施の形態において、導電性貼着シートとして、ポリピロールなどの導電性高分子{商品名:BASF,PYR(株)製}や、樹脂中に金属などの導電粒子やファイバーなどを充填させた樹脂シート[{商品名:80773,森宮電機(株)製}、{商品名:X−7001,タカチ電気工業(株)製}]等、単独で導電層と上記貼着性を共に有する樹脂でシートを構成しているものを用いた場合である。
【0024】
つまり、図3(a)〜(f)に示すように、上記実施の形態1における導電性貼着シートとして、単独で導電層と上記貼着性を共に有する樹脂でシートを構成したものを用いているので、貼着性樹脂を除去する工程{図1(d)}を省略することができる以外は、実施の形態1と同様にして貫通配線を形成することができる。
以上のように、本実施の形態においてはより工程が簡略できるという効果がある。
【0025】
【実施例】
実施例1.
図1に示すように、厚み50μmのSi基材2に、レジストパターンを形成後ICP(Inductively Coupled Plasma)エッチング装置を用いてSiをエッチングして直径50μmの貫通孔1を形成した。
また、貫通孔1を形成したSi基材2を赤外線ランプアニール装置を用いて熱酸化を行うことにより、Si基材表面に膜厚100nmのSi酸化膜3を形成した。
次に、導電層5として厚み10μmのCu箔を用い、貼着性樹脂層4として膜厚30μmの樹脂シート{商品名:G−WSS,積水化学工業(株)製}を用いて、上記Cu箔5に80℃でラミネートして得た導電性貼着シート10を、上記樹脂層4側をSi基材2側にして貼着した。
さらに、Si基材2をマスクとして貫通孔1の底部にある樹脂層4を、常圧プラズマ表面処理装置{商品名:AP−T,積水化学工業(株)製}を用いて除去してCu面を露出させた。
【0026】
さらに、Cu箔5をシード層(陰極)として用いて硫酸銅溶液中浸漬し、Cu電解メッキを析出速度10μm/時間で5時間メッキ処理し、貫通孔1にCu金属(導体層)7を埋め込んだ。
電解メッキ終了後に基板を洗浄し、循環オーブン中を用いて150℃で10分間加熱処理した。
この加熱処理により、Si基材2の乾燥を行うとともに樹脂層4の貼着性を実質的に消失させてシート10を剥離しさらに水洗処理して樹脂層4の残留物を溶解除去した後乾燥して、貫通孔にCu金属層7が埋め込まれ貫通配線が形成された本発明の実施例によるSi基板を得た。
【0027】
実施例2.
図4は、本発明の実施例の基板の製造方法を工程順に示す説明図で、実施例1において、導電層5としてITO(Indium Thin Oxide)付きガラスや、ITO付きプラスチックフィルム{商品名:トービ・OTEC,東洋紡アングレチア(株)製}を用いた場合である。
【0028】
まず、実施例1と同様にして、貫通孔1を形成したSi基材2表面に膜厚100nmのSi酸化膜3を形成した。
次に、図4に示すように、導電層5となるITO付ガラス基板(抵抗10Ω)に、膜厚30μmの上記G−WSSシート4を80℃でラミネートして導電性貼着シート10を得、この導電性貼着シート10の樹脂側をSi基材側にして貼着させる。
【0029】
さらに、Si基材2をマスクとして貫通孔1の底部にある樹脂層を、洗浄装置(UER){商品名:VUV−O3,USHIO(株)製}を用いてUV光を照射し6、発生したオゾンにより除去してITO面を露出させた。
さらに、このITOをシード層(陰極)として用いて硫酸銅溶液中浸漬し、Cu電解メッキを析出速度5μm/時間で、10時間メッキ処理し貫通孔にCu層を埋め込んだ。
電解メッキ終了後に基板を洗浄し、超高圧水銀灯{USHIO(株)製}を用いてITO付ガラス基板の裏側からUVを照射(3J/cm)して60、樹脂層の上記貼着性を実質的に消失させた後、導電性貼着シート10を剥離し、さらに水洗処理して樹脂層の残留物を溶解除去した後乾燥して、貫通孔にCu層が埋め込まれ貫通配線が形成された本発明の実施例によるSi基板を得た。
【0030】
実施例3.
図1に示すように、まず、実施例1と同様にして、貫通孔1を形成したSi基材2表面に膜厚100nmのSi酸化膜3を形成した。
次に、導電層として厚み10μmのCu箔5を用い、これに膜厚20μmの樹脂粘着シート4{商品名:5919,日東電工(株)製}を80℃に加熱してラミネートすることにより導電性貼着シート10を得、この導電性貼着シート10の樹脂側をSi基材側に貼着させた。
なお、図面では省略しているが、貼着のための樹脂層が形成されている面と反対側の面には、Cu箔側に余分なメッキを析出させないためにカバーフィルム{商品名:エレップマスキングテープ,日東電工(株)製}を貼り付けてある。
【0031】
さらに、Si基材2をマスクとして貫通孔1の底部にある樹脂層を、常圧プラズマ表面処理装置{商品名:AP−T,積水化学工業(株)製}を用いて除去してCu面を露出させた。
さらに、このCuをシード層(陰極)として用いて硫酸銅溶液中浸漬しCu電解メッキを析出速度10μm/時間で、5時間メッキ処理し貫通孔にCu層を埋め込んだ。
電解メッキ終了後に基板を洗浄し、循環オーブン中を用いて100℃で5分間加熱処理し、さらに150℃に加熱しながら導電性貼着シート10を剥離した。
さらにIPA(イソプロピルアルコール)中で洗浄した後、水洗処理して樹脂層の残留物を溶解除去した後乾燥して、貫通孔にCu層が埋め込まれ貫通配線が形成された本発明の実施例によるSi基板を得た。
【0032】
実施例4.
図1に示すように、まず、実施例1と同様にして、貫通孔1を形成したSi基材2表面に膜厚100nmのSi酸化膜3を形成した。
次に、導電層として厚み10μmのCu箔5を用い、これに膜厚20μmの熱可塑性接着シート4{商品名:BR−L72,日東電工(株)製}を90℃に加熱してラミネートすることにより導電性貼着シートを得、このシートを樹脂側をSi基材側に接着して貼着させた。
【0033】
さらに、Si基材2をマスクとして貫通孔1の底部にある樹脂層を、常圧プラズマ表面処理装置{商品名:AP−T,積水化学工業(株)製}を用いて除去してCu面を露出させた。
さらに、このCuをシード層(陰極)として用いて硫酸銅溶液中浸漬し、Cu電解メッキを析出速度10μm/時間で、5時間メッキ処理し貫通孔にCu金属層を埋め込んだ。
電解メッキ終了後に基板を洗浄し、循環オーブン中を用いて120℃に加熱しながら導電性貼着シート10を剥離した。
さらにIPA(イソプロピルアルコール)中で洗浄した後、水洗処理して貫通孔にCu層が埋め込まれ貫通配線が形成された本発明の実施例によるSi基板を得た
【0034】
実施例5.
本実施例においては、図3に示すように、導電性貼着シート10として上記実施例1において用いたものの代わりに、単独で導電性と貼着性とを共に備えた樹脂層からなるものを用い、そのため実施例1における貼着性樹脂の除去工程を施さない他は実施例1と同様にして基板を製造する。
【0035】
まず、実施例1と同様にして、貫通孔を形成したSi基材表面に膜厚100nmのSi酸化膜を形成した。
次に、導電性貼着シート10として繊維系両面導電性シート{商品名:X−7100,タカチ電気工業(株)製}を室温にてSi基材2に貼着させた。
さらに、上記導電性貼着シート10をシード層(陰極)として用いて硫酸銅溶液中に浸漬しCu電解メッキを析出速度10μm/時間で、5時間メッキ処理し貫通孔にCu金属を形成した。
電解メッキ終了後に基板を洗浄し、80℃に加熱しながら上記導電性貼着シートを基板より剥離除去した。
さらにIPA(イソプロピルアルコール)中で洗浄した後、水洗処理して樹脂層の残留物を溶解除去した後乾燥して、貫通孔にCu金属層が形成された本発明の実施例によるSi基板を得た。
【0036】
【発明の効果】
本発明の第1の基板の製造方法は、基板本体に貫通孔を形成する第1の工程と、上記基板本体の片面に、上記貫通孔を覆うように、貼着性樹脂層と導電層とからなる導電性貼着シートを上記貼着性樹脂層により貼着する第2の工程と、上記貫通孔の開口部から露出する上記導電性貼着シートの貼着性樹脂を除去することにより上記導電性貼着シートの導電層を露出させる第3の工程と、上記導電層を電解メッキ用電極として、電解メッキにより上記電解メッキ用電極上の上記貫通孔に導体層を埋め込む第4の工程と、上記導電性貼着シートを剥離する第5の工程とを備えた方法で、簡便な方法で電気的、熱的特性に優れる配線を得ることができるという効果がある。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態の基板の製造方法を工程順に示す説明図である。
【図2】 本発明の第2の実施の形態の基板の製造方法を工程順に示す説明図である。
【図3】 本発明の第3の実施の形態の基板の製造方法を工程順に示す説明図である。
【図4】 本発明の実施例の基板の製造方法を工程順に示す説明図である。
【符号の説明】
1 貫通孔、2 基板本体、4 貼着性樹脂層、5 導電層、7 導体層、10 導電性貼着シート。

Claims (4)

  1. 基板本体に貫通孔を形成する第1の工程と、上記基板本体の片面に、上記貫通孔を覆うように、貼着性樹脂層と導電層とからなる導電性貼着シートを上記貼着性樹脂層により貼着する第2の工程と、上記貫通孔の開口部から露出する上記導電性貼着シートの貼着性樹脂を除去することにより上記導電性貼着シートの導電層を露出させる第3の工程と、上記導電層を電解メッキ用電極として、電解メッキにより上記電解メッキ用電極上の上記貫通孔に導体層を埋め込む第4の工程と、上記導電性貼着シートを剥離する第5の工程とを備えた基板の製造方法。
  2. 請求項1における第3の工程を施す代わりに、請求項1の第3の工程において除去されるべき部分の貼着性樹脂を、導電性貼着シートから除去する工程を、第2の工程の前に施すことを特徴とする請求項1に記載の基板の製造方法。
  3. 請求項1における導電性貼着シートとして、単独で導電性と貼着性とを共に備えた樹脂層からなるものを用い、請求項1における第3の工程を削除することを特徴とする請求項1に記載の基板の製造方法。
  4. 第4の工程において、貫通孔に導体層を埋め込むと同時に、基板本体表面上の配線パターンの導体層を形成することを特徴とする請求項1ないし請求項3のいずれかに記載の基板の製造方法。
JP2003023954A 2003-01-31 2003-01-31 基板の製造方法 Expired - Fee Related JP4019960B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003023954A JP4019960B2 (ja) 2003-01-31 2003-01-31 基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003023954A JP4019960B2 (ja) 2003-01-31 2003-01-31 基板の製造方法

Publications (2)

Publication Number Publication Date
JP2004235528A JP2004235528A (ja) 2004-08-19
JP4019960B2 true JP4019960B2 (ja) 2007-12-12

Family

ID=32952614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003023954A Expired - Fee Related JP4019960B2 (ja) 2003-01-31 2003-01-31 基板の製造方法

Country Status (1)

Country Link
JP (1) JP4019960B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3987521B2 (ja) 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
JP4581864B2 (ja) * 2005-06-21 2010-11-17 パナソニック電工株式会社 半導体基板への貫通配線の形成方法
JP4581915B2 (ja) * 2005-08-26 2010-11-17 パナソニック電工株式会社 貫通孔配線の製造方法
JP4533283B2 (ja) * 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
JP4828182B2 (ja) * 2005-08-31 2011-11-30 新光電気工業株式会社 半導体装置の製造方法
JP4755545B2 (ja) * 2006-07-11 2011-08-24 新光電気工業株式会社 基板の製造方法
JP2008028336A (ja) * 2006-07-25 2008-02-07 Shinko Electric Ind Co Ltd 電子部品の製造方法
JP5729932B2 (ja) * 2010-07-22 2015-06-03 キヤノン株式会社 基板貫通孔内への金属充填方法
JP5708762B2 (ja) * 2013-11-13 2015-04-30 大日本印刷株式会社 貫通電極基板の製造方法
CN104659017A (zh) * 2013-11-20 2015-05-27 宏启胜精密电子(秦皇岛)有限公司 中介板及其制作方法
JP6372247B2 (ja) * 2014-08-21 2018-08-15 大日本印刷株式会社 貫通電極基板の製造方法および粘着シート
JP6561635B2 (ja) * 2015-07-09 2019-08-21 大日本印刷株式会社 貫通電極基板及びその製造方法
JP6708398B2 (ja) * 2015-11-28 2020-06-10 キヤノン株式会社 貫通配線基板の製造方法及びこれを用いたデバイスの製造方法
KR102028458B1 (ko) * 2017-12-12 2019-10-04 한국제이씨씨(주) 관통박 제조방법

Also Published As

Publication number Publication date
JP2004235528A (ja) 2004-08-19

Similar Documents

Publication Publication Date Title
JP4019960B2 (ja) 基板の製造方法
JP5392732B2 (ja) 銅表面の対樹脂接着層、配線基板および接着層形成方法
JP2006093650A (ja) 無電解ニッケルメッキを用いたパッケージ基板の製造方法
TW200950634A (en) Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method
JP2005322868A (ja) プリント回路基板の電解金メッキ方法
TW200814888A (en) Through hole forming method and printed circuit board manufacturing method
JP2003243807A (ja) 配線基板及びその製造方法
JP2006019522A (ja) 配線回路基板および配線回路基板の製造方法
JPH08279678A (ja) 多層プリント配線板の製造方法
TW200922423A (en) Manufacturing method of wiring board
WO2005015966A1 (ja) プリント配線板およびその製造方法
JP2002009202A (ja) 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法
JP2006140216A (ja) 両面回路基板およびその製造方法
JP2004055777A (ja) 複合多層配線基板の製造方法
JP4127213B2 (ja) 半導体装置用両面配線テープキャリアおよびその製造方法
JP5298740B2 (ja) 多層回路基板の製造方法
JP2007214338A (ja) 片面ポリイミド配線基板の製造方法
KR20120002016A (ko) 연성인쇄회로기판의 제조방법
JP4048783B2 (ja) 電子装置の製造方法
JP3716613B2 (ja) プリント配線板及びその製造方法
JPH11302809A (ja) 銅薄膜基板及びプリント配線板の製造法
JP2005005319A (ja) 配線形成方法および配線基板
JP2008118105A (ja) イオンガン処理方法、ならびにそれを用いて作製された銅張積層板およびプリント配線基板
JP2004247425A (ja) 配線基板の製造方法
JP3606763B2 (ja) 可撓性回路基板の製造法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees