JP4048783B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP4048783B2 JP4048783B2 JP2002009457A JP2002009457A JP4048783B2 JP 4048783 B2 JP4048783 B2 JP 4048783B2 JP 2002009457 A JP2002009457 A JP 2002009457A JP 2002009457 A JP2002009457 A JP 2002009457A JP 4048783 B2 JP4048783 B2 JP 4048783B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- layer
- electronic component
- substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば発光素子等からなる部品を用いた電子装置の製造方法に関するものである。
【０００２】
従来、微細な電子部品、電子デバイス及びそれらをプラスチックのような絶縁体に埋め込んでなる回路部品等を実装基板上に実装する方法としては、実装する回路部品を仮固定する支持基板から、プリント配線基板である転写（実装）基板に貼りあわせて転写する方法がある。
【０００３】
この転写方法としては、先ず、図４（ａ）に示すように、プリント配線基板５９上の所定の位置に、蒸着法やスパッタリング等により薄膜配線としての配線５８をパターン化して形成し、更に、このプリント配線基板５９及び配線５８を覆うように接着剤（樹脂）層５２をプリント配線基板５９上に塗布形成する。
【０００４】
次に、図４（ｂ）に示すように、電子部品５１の供給源となる基板５３上に、ポリイミドからなる剥離犠牲接着剤（樹脂）層６８によって電子部品５１を所定の間隔で仮固定し、これを樹脂層５２を塗布形成したプリント配線基板５９に対向させる。電子部品５１は、リード線６５によって接続された外部端子６０及び発光素子６１とこれらを覆うモールド樹脂６６とからなる。
【０００５】
次に、図４（ｃ）に示すように、基板５３上に仮固定された複数の電子部品５１をプリント配線基板５９上の樹脂層５２に接触させ、その後、基板５３の外側から紫外線のパルスレーザー光７０を照射して、レーザーアブレーション（焼灼）によって、ポリイミドからなる剥離犠牲樹脂層６８を蒸発させて接着力を減少させ、図４（ｄ）に示すように、複数の電子部品５１を基板５３から剥離して、プリント配線基板５９上に一括して全面転写することができる。
【０００６】
この時に、プリント配線基板５９上には樹脂層５２が既に塗布形成されていると共に、電子部品５１の上面には剥離犠牲樹脂層６８の蒸発しきれなかった残留物６８ａが付着し、更にプリント配線基板５９上にはレーザーアブレーションによって蒸発した剥離犠牲樹脂層６８の残滓物（図示せず）も付着する。
【０００７】
次に、図５（ｅ）に示すように、この状態でプリント配線基板５９上の樹脂層５２及び電子部品５１の上に、保護層となる絶縁層６２を形成する。
【０００８】
次に、図５（ｆ）に示すように、電子部品５１内の外部端子６０上のモールド樹脂６６、剥離犠牲樹脂層６８ａ及び絶縁層６２、及び配線５８上の樹脂層５２及び絶縁層６２に、配線接続用のビアホール６４をレーザ処理等によって形成する。
【０００９】
最後に、図６（ｇ）に示すように、ビアホール６４内及び絶縁層６２上に配線６３をスパッタ法等によって形成し、電子部品５１をプリント配線基板５９に対し電気的に接続し、実装を終了する。
【００１０】
【発明が解決しようとする課題】
上記の実装方法においては、図４（ｃ）の工程で、電子部品５１と仮固定用の基板５３との接触面において、紫外線のパルスレーザーを用いてレーザーアブレーションを生じさせるために、レーザー照射によって蒸発し易いＰＩ（ポリイミド）等からなる剥離犠牲樹脂層６８を接着剤として形成するのが一般的な方法である。
【００１１】
そして、この剥離犠牲樹脂層６８は、図４（ｄ）に示したように、レーザーアブレーションの際に、電子部品５１の上部に一部が蒸発せずに残滓物６８ａとして残留する。
【００１２】
このため、図５（ｆ）に示したように、プリント配線基板５９に転写固定した電子部品５１上にビアホール６４を形成して導通を取る（電気的に接続する）準備をする際に、剥離犠牲樹脂層６８ａの材質が絶縁層６２及びモールド樹脂６６の材質と異なるために、ビアホール６４ａに示すように、ビアホール６４が剥離犠牲樹脂層６８に阻まれて発光素子６１の外部端子６０まで形成できなかったり、或いはビアホール６４ｂに示すように、外部端子６０まで到達できたとしても、剥離犠牲樹脂層６８ａとモールド樹脂層６６との界面付近に凹状部（空洞）が生じてしまう。
【００１３】
それゆえに、図６（ｇ）に示すように、この状態で更に配線６３をビアホール６４ａ及び６４ｂ内等にスパッタ法等で形成すると、例えば、配線６３と外部端子６０との電気的な接続ができなかったり、或いは、剥離犠牲樹脂層６８とモールド樹脂層６６との界面付近において配線６３が連続して形成できずに配線６３の段切れが生じてしまう。
【００１４】
また、電子部品５１をプリント配線基板５９上に実装（固定）する場合には、予め樹脂層５２又ははんだ等を、プリント配線基板５９上若しくは電子部品５１の下面（プリント配線基板５９に固定する面）に、選択的に形成（パターニング）しておくことがあるが、上述の全面転写方法の場合には、複数の電子部品５１全てに樹脂層５２又ははんだ等の層を予め選択的に塗布しておくのは技術的に困難である。
【００１５】
従って、プリント配線基板５９上にこれらの層を予めパターニングして形成するか、若しくは、プリント配線基板５９上の全面にこれらの層を塗布形成する必要があるが、前者の方法も作業性や信頼性の面で問題がある。
【００１６】
また、後者の方法では、プリント配線基板５９の全面に樹脂層５２を塗布形成した場合に、例えば、電子部品５１が固定されていない部分の配線５８上にも樹脂層５２が形成されるために、図５（ｆ）に示したように、配線５８上にビアホール６４を形成して導通を取る（電気的に接続する）準備をする際には、下記のような状態が生じる。
【００１７】
即ち、ビアホール６４ｃのように、望ましい状態にビアホール６４が形成されることも有るが、樹脂層５２の材質が絶縁層６２の材質と異なるために、例えば、ビアホール６４を配線５８上まで形成できたとしても、ビアホール６４ｄのように、配線５８の表面上のビアホールの開口面積が減少し、その結果、図６（ｇ）に示したように、配線６３を形成する際に、配線６３とプリント配線基板５９上の配線５８との接触面積が減少して十分な導通を取る（電気的に接続する）のに支障となることがある。
【００１８】
また、上述の全面転写工程においては、紫外線レーザー光の照射によるレーザーアブレーションで電子部品５１を基板５３から剥離したり、或いは、基板５３の後部から基板５３を針で突いて電子部品５１を剥離したりする物理的動作を行うために、コンタミネーション（汚染物質）が発生する。
【００１９】
そして、この汚染物質は樹脂層５２上に付着する。ここで、汚染物質は主に炭素の化合物で導電性が有るために、配線間をショートさせたり、或いは次工程における絶縁層６２の形成時に絶縁層６２と樹脂層５２との密着性を低下させたり、ビアホール６４の形成時に不良を招く可能性が有る。
【００２０】
そこで、本発明の目的は、樹脂層又は接着剤層の形成を容易にすると共に、基板上の絶縁層の一部を確実にかつ十分に除去して、接続孔及び配線層を確実にかつ信頼性良く形成することのできる電子装置の製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
即ち、本発明は、
基体上に接着剤層を形成する工程と、
転写により前記接着剤層上に部品を接着する工程と、
前記部品上の転写後の残留物と、露出した前記接着剤層とをエッチングにより同時に 除去する工程と、
前記エッチング後に、前記部品上、及び前記基体上に形成された第１の配線上に絶縁 層を形成する工程と、
前記絶縁層に接続孔を形成する工程と、
前記絶縁層上及び前記接続孔内に第２の配線を形成し、この第２の配線を介して前記 部品と前記第１の配線とを電気的に接続する工程と
を有する、電子装置の製造方法に係るものである。
【００２４】
本発明の製造方法によって、基体と、この基体上に形成された接着剤層と、この接着剤層に接着固定された部品と、この部品上、及び前記基体上に形成された第１の配線上に形成された絶縁層と、この絶縁層に形成された接続孔と、前記絶縁層上、及び前記接続孔内に形成された第２の配線とを有し、前記第２の配線を介して前記部品と前記第１の配線とが電気的に接続されていて、前記接着剤層は前記部品の直下にのみ存在し、前記部品上の残留物、及び前記部品の直下以外の露出した接着剤層がエッチングにより同時に除去されている、電子装置を製造することができる。
【００２５】
本発明によれば、転写により前記接着剤層上に部品を接着した後に、前記部品上の転写後の残留物と露出した前記接着剤層とをエッチングにより同時に除去するので、前記部品の直下にのみ前記接着剤層を残すことができ、基体上の全面に前記接着剤層を形成することができ、パターニングが不要となって接着剤層の形成が容易になり、また接着剤層の種類も広く採用可能となる。このため、接着剤の選択塗布が不可能な程に小さい部品も実装できることになる。
【００２６】
また、前記部品上の不所望な物質や前記部品間に露出した接着剤層をエッチングで同時に除去するので、前記部品と前記基体上の配線層とを電気的に接続するために基体上の絶縁層の一部を除去する際に、除去する部分の材質が均一であって不所望な物質が存在しないために、絶縁層の一部を確実かつ十分に除去し易くなり、次工程において配線層を確実に形成して接触不良を防ぐことができる。
【００２７】
【発明の実施の形態】
本発明においては、前記部品上の転写後の残留物と、前記の露出した接着剤層とをエッチングにより同時に除去することによって、これらを１つのプロセスで除去できるが、このプロセスでは、前記部品の転写時に付着した基体上の汚染物質も除去することができる。
【００２８】
また、前記エッチングをドライエッチングにより行うのが望ましく、Ｏ2等の酸化性ガス、Ａｒ等の不活性ガス及びＣＦ4等の反応性ガスからなる群より選ばれた少なくとも１種を前記ドライエッチング時のエッチングガスとして用いるのが望ましい。
【００２９】
以下に、本発明の好ましい実施の形態を図面の参照下に詳しく説明する。
【００３０】
本実施の形態においては、図１に示すような工程を経るが、その内、図１（ａ）、（ｂ）、（ｃ）及び（ｄ）の工程は、上述の図４（ｂ）、（ｃ）及び（ｄ）の工程とそれぞれ同様である。即ち、図１において、基板３にポリイミド等の剥離犠牲樹脂層１８によって仮固定した電子部品１は上述の５１と同様であって、熱可塑性樹脂層２を全面塗布したプリント配線基板９に対向させ（図１（ａ））、密着させた状態でレーザーアブレーションし（図１（ｂ））、基板３を分離して（図１（ｃ））、図１（ｄ）の状態とする。
【００３１】
次に、図１（ｅ）に示すように、電子部品１を転写したプリント配線基板９を真空チャンバー１９内に入れ、プラズマガス１７の雰囲気に曝してドライエッチング及びアッシング等の処理を行うことによって、電子部品１上の剥離犠牲樹脂残留物１８ａ及びプリント配線基板９上の露出した熱可塑性樹脂層（接着剤層）２、更には転写時に付着した汚染物質等を除去する。
【００３２】
ここで、熱可塑性樹脂層２の材質としては、例えば、アクリル系のポリメチルメタクリレート等を使用してよい。従って、レーザーアブレーションによる転写時に、基板３上に仮固定された複数の電子部品１をプリント配線基板９上の熱可塑性樹脂層２に接触させると同時に、例えば、図示しないヒートステージ等においてプリント配線基板９及び熱可塑性樹脂層２を加熱するか、或いは高周波電界によって誘電加熱するか、若しくは加熱雰囲気に曝して加熱するかして、熱可塑性樹脂層２を可塑状態にして接着力を発現させ、この加熱状態から冷却することによって、電子部品１をプリント配線基板９上に接着固定する。その後、基板３の外側から紫外線等のレーザー照射を行うことができる。
【００３３】
次に、このドライエッチング工程を図２について詳しく説明する。
【００３４】
先ず、図１（ｄ）に相当する図２（ａ）は、上述の図４（ｄ）と同様の状態を示し、電子部品１を仮固定用の基板３から剥離して、プリント配線基板９上に転写固定したものである。
【００３５】
この時に、プリント配線基板９上には熱可塑性樹脂層２が全面に塗布形成されていると共に、電子部品１の上面にはポリイミドからなる剥離犠牲樹脂層１８の蒸発しきれなかった残留物１８ａが付着し、更に電子部品１上及びプリント配線基板９上には、基板３からの転写時にレーザーアブレーションによって蒸発した剥離犠牲樹脂層１８の残滓物（図示せず）も付着する。
【００３６】
次に、図１（ｅ）に相当する図２（ｂ）に示すように、チャンバー１９内でドライエッチングを行うことにより、電子部品１の下面以外の露出した部分の熱可塑性樹脂層２を除去すると同時に、電子部品１上に付着している剥離犠牲樹脂層１８ａ等も除去する。電子部品１は例えば、リード線１５で接続した発光素子１１と外部端子１０をモールド樹脂１６で固めてなるものである。
【００３７】
ここで、これらの層２、１８ａ等を除去するに際しては、先ず、真空チャンバー１９内に電子部品１を固定したプリント配線基板９を入れ、次に、真空チャンバー１９内を真空にした後、その中にＯ2等の酸化性ガス、或いはＡｒ等の不活性ガス、またはＣＦ4等の反応性ガスを導入し、プラズマ１７を発生させることによって、エッチングと同時にアッシング（灰化）と呼ばれる物理現象を生じさせ、それによって電子部品１間の熱可塑性樹脂層２と剥離犠牲樹脂層１８ａとを同時に除去することができる。
【００３８】
実際に、除去すべき剥離犠牲樹脂層１８ａと熱可塑性樹脂層２との両層を同時に除去するためには、プラズマガス１７と処理時間とのプロファイル、及び剥離犠牲樹脂層１８ａと熱可塑性樹脂層２との両層の厚さのバランスを適切にとっておく必要がある。
【００３９】
この場合、剥離犠牲樹脂層１８と熱可塑性樹脂層２との両層の厚さの比率は、適切な範囲とするのが好ましい。この範囲外になると、除去処理後にどちらか一方の層が残留してしまう恐れがある。
【００４０】
また、上述のように剥離犠牲樹脂層１８にポリイミドを用いる際には、プラズマガス１７としてＯ2とＣＦ4とを混在させると効果的に除去できる。何故ならば、ポリイミドにはフィラーとしてＳｉＯ2が混入しているために、これを除去するためにＣＦ4が必要だからである。また、熱可塑性樹脂層２の除去においても、Ｏ2とＣＦ4とを混合するガスの環境（雰囲気）下で行うと効果的に除去できる。
【００４１】
この他、ＲＩＥ（Reactive Ion Etching）等でも同様の処理が可能である。また、上記のドライエッチングの副次的効果として、全面転写工程でのレーザーアブレーションの際に発生してプリント配線基板９上に付着しているコンタミネーションも同時に除去できる。このことによって、後工程におけるビアホール１４の形成不良等を防止することができる。
【００４２】
次に、図２（ｃ）に示すように、ドライエッチング後にプリント配線基板９上の熱可塑性樹脂層２及び電子部品１の上に、保護層となる絶縁層１２を形成する。
【００４３】
次に、図３（ｄ）に示すように、電子部品１内の外部端子１０上のモールド樹脂１６及び絶縁層１２、及び配線８上の絶縁層１２に、配線接続用のビアホール１４をレーザ処理等によって形成する。この場合、既に電子部品１上の剥離犠牲樹脂層１８ａ及び配線８上の熱可塑性樹脂層２が除去されているため、絶縁層１２のみをエッチングすればよく、確実かつ十分にビアホール１４を形成できる。
【００４４】
最後に、図３（ｅ）に示すように、ビアホール１４内及び絶縁層１２上に配線１３をスパッタ法等によって形成し、電子部品１をプリント配線基板９に対し電気的に接続して実装を終了するが、ビアホール１４が確実かつ十分に形成されているために、このビアホール１４内に形成される配線１３の段切れ及び接触不良等は発生しない。
【００４５】
このように、本実施の形態によれば、基板３からの転写により熱可塑性樹脂層２上に電子部品１を接着した後に、少なくとも電子部品１上部の剥離犠牲樹脂層１８ａ及び露出した熱可塑性樹脂層２をエッチングにより同時に除去するために、プリント配線基板９上の全面に熱可塑性樹脂層２を形成してもこれを選択的に除去でき、熱可塑性樹脂層２の形成が容易になる。
【００４６】
また、電子部品１の外部端子１０とプリント配線基板９上の配線８とを電気的に接続するために、プリント配線基板９上の絶縁層１２及びモールド樹脂１６の一部を除去してビアホール１４を形成する際に、除去する部分の材質がほぼ均一であるため、確実にかつ十分に除去することができ、次工程において配線１３を確実に形成し、接触不良を防止できる。
【００４７】
更に、熱可塑性樹脂層２をプリント配線基板９上に予めパターニングして形成するする必要がないために、熱可塑性樹脂層２の材質の選択に幅が出ると共に、接着剤のパターニングが不可能なほどに小さな電子部品１であっても実装することが可能になる。
【００４８】
以上に説明した実施の形態は、本発明の技術的思想に基づいて更に変更が可能である。
【００４９】
例えば、プラズマガス１７の種類、混合比、濃度、組み合わせ等、またプラズマガス１７による処理時間、処理方法、処理工程の変更等、また剥離犠牲樹脂層１８の厚さ、材質等、また熱可塑性樹脂層２の厚さ、材質等、また剥離犠牲樹脂層１８の厚さと熱可塑性樹脂層２の厚さとの比率等は、所定の効果が有れば、任意に変えてよい。また、除去すべき剥離犠牲樹脂層１８及び熱可塑性樹脂層２の除去方法又は条件は、所定の効果が有れば、任意に変えて良い。接着剤も熱可塑性樹脂以外を用いてもよい。
【００５０】
また、電子部品１としては、ＬＥＤ素子や有機ＥＬ素子等の発光素子以外に、抵抗部品等の他の部品を用いてもよい。
【００５１】
【発明の作用効果】
上述したように、本発明によれば、転写により前記接着剤層上に部品を接着した後に、前記部品上の転写後の残留物と、露出した前記接着剤層とをエッチングにより同時に除去するので、前記部品の直下にのみ前記接着剤層を残すことができ、基体上の全面に前記接着剤層を形成することができ、パターニングが不要となって接着剤層の形成が容易になり、また接着剤層の種類も広く採用可能となる。このため、接着剤の選択塗布が不可能な程に小さい部品も実装できることになる。
【００５２】
また、前記部品上の不所望な物質や前記部品間に露出した接着剤層をエッチングで同時に除去するので、前記部品と前記基体上の配線層とを電気的に接続するために基体上の絶縁層の一部を除去する際に、除去する部分の材質が均一であって不所望な物質が存在しないために、絶縁層の一部を確実かつ十分に除去し易くなり、次工程において配線層を確実に形成して接触不良を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による電子部品の実装及び電子装置の製造の工程を順次示す断面図である。
【図２】同、工程を順次示す断面図である。
【図３】同、工程を順次示す断面図である。
【図４】従来例による電子部品の実装及び電子装置の製造の工程を順次示す断面図である。
【図５】同、工程を順次示す断面図である。
【図６】同、工程を示す断面図である。
【符号の説明】
１…電子部品、２…熱可塑性樹脂層、３…基板、８、１３…配線、
９…プリント配線基板、１０…外部端子、１１…半導体（発光）素子、
１２絶縁層、１４…ビアホール、１５…リード線、１６…モールド樹脂、
１７…プラズマガス、１８、１８ａ…剥離犠牲樹脂層、１９…チャンバー
【発明の属する技術分野】
本発明は、例えば発光素子等からなる部品を用いた電子装置の製造方法に関するものである。
【０００２】
従来、微細な電子部品、電子デバイス及びそれらをプラスチックのような絶縁体に埋め込んでなる回路部品等を実装基板上に実装する方法としては、実装する回路部品を仮固定する支持基板から、プリント配線基板である転写（実装）基板に貼りあわせて転写する方法がある。
【０００３】
この転写方法としては、先ず、図４（ａ）に示すように、プリント配線基板５９上の所定の位置に、蒸着法やスパッタリング等により薄膜配線としての配線５８をパターン化して形成し、更に、このプリント配線基板５９及び配線５８を覆うように接着剤（樹脂）層５２をプリント配線基板５９上に塗布形成する。
【０００４】
次に、図４（ｂ）に示すように、電子部品５１の供給源となる基板５３上に、ポリイミドからなる剥離犠牲接着剤（樹脂）層６８によって電子部品５１を所定の間隔で仮固定し、これを樹脂層５２を塗布形成したプリント配線基板５９に対向させる。電子部品５１は、リード線６５によって接続された外部端子６０及び発光素子６１とこれらを覆うモールド樹脂６６とからなる。
【０００５】
次に、図４（ｃ）に示すように、基板５３上に仮固定された複数の電子部品５１をプリント配線基板５９上の樹脂層５２に接触させ、その後、基板５３の外側から紫外線のパルスレーザー光７０を照射して、レーザーアブレーション（焼灼）によって、ポリイミドからなる剥離犠牲樹脂層６８を蒸発させて接着力を減少させ、図４（ｄ）に示すように、複数の電子部品５１を基板５３から剥離して、プリント配線基板５９上に一括して全面転写することができる。
【０００６】
この時に、プリント配線基板５９上には樹脂層５２が既に塗布形成されていると共に、電子部品５１の上面には剥離犠牲樹脂層６８の蒸発しきれなかった残留物６８ａが付着し、更にプリント配線基板５９上にはレーザーアブレーションによって蒸発した剥離犠牲樹脂層６８の残滓物（図示せず）も付着する。
【０００７】
次に、図５（ｅ）に示すように、この状態でプリント配線基板５９上の樹脂層５２及び電子部品５１の上に、保護層となる絶縁層６２を形成する。
【０００８】
次に、図５（ｆ）に示すように、電子部品５１内の外部端子６０上のモールド樹脂６６、剥離犠牲樹脂層６８ａ及び絶縁層６２、及び配線５８上の樹脂層５２及び絶縁層６２に、配線接続用のビアホール６４をレーザ処理等によって形成する。
【０００９】
最後に、図６（ｇ）に示すように、ビアホール６４内及び絶縁層６２上に配線６３をスパッタ法等によって形成し、電子部品５１をプリント配線基板５９に対し電気的に接続し、実装を終了する。
【００１０】
【発明が解決しようとする課題】
上記の実装方法においては、図４（ｃ）の工程で、電子部品５１と仮固定用の基板５３との接触面において、紫外線のパルスレーザーを用いてレーザーアブレーションを生じさせるために、レーザー照射によって蒸発し易いＰＩ（ポリイミド）等からなる剥離犠牲樹脂層６８を接着剤として形成するのが一般的な方法である。
【００１１】
そして、この剥離犠牲樹脂層６８は、図４（ｄ）に示したように、レーザーアブレーションの際に、電子部品５１の上部に一部が蒸発せずに残滓物６８ａとして残留する。
【００１２】
このため、図５（ｆ）に示したように、プリント配線基板５９に転写固定した電子部品５１上にビアホール６４を形成して導通を取る（電気的に接続する）準備をする際に、剥離犠牲樹脂層６８ａの材質が絶縁層６２及びモールド樹脂６６の材質と異なるために、ビアホール６４ａに示すように、ビアホール６４が剥離犠牲樹脂層６８に阻まれて発光素子６１の外部端子６０まで形成できなかったり、或いはビアホール６４ｂに示すように、外部端子６０まで到達できたとしても、剥離犠牲樹脂層６８ａとモールド樹脂層６６との界面付近に凹状部（空洞）が生じてしまう。
【００１３】
それゆえに、図６（ｇ）に示すように、この状態で更に配線６３をビアホール６４ａ及び６４ｂ内等にスパッタ法等で形成すると、例えば、配線６３と外部端子６０との電気的な接続ができなかったり、或いは、剥離犠牲樹脂層６８とモールド樹脂層６６との界面付近において配線６３が連続して形成できずに配線６３の段切れが生じてしまう。
【００１４】
また、電子部品５１をプリント配線基板５９上に実装（固定）する場合には、予め樹脂層５２又ははんだ等を、プリント配線基板５９上若しくは電子部品５１の下面（プリント配線基板５９に固定する面）に、選択的に形成（パターニング）しておくことがあるが、上述の全面転写方法の場合には、複数の電子部品５１全てに樹脂層５２又ははんだ等の層を予め選択的に塗布しておくのは技術的に困難である。
【００１５】
従って、プリント配線基板５９上にこれらの層を予めパターニングして形成するか、若しくは、プリント配線基板５９上の全面にこれらの層を塗布形成する必要があるが、前者の方法も作業性や信頼性の面で問題がある。
【００１６】
また、後者の方法では、プリント配線基板５９の全面に樹脂層５２を塗布形成した場合に、例えば、電子部品５１が固定されていない部分の配線５８上にも樹脂層５２が形成されるために、図５（ｆ）に示したように、配線５８上にビアホール６４を形成して導通を取る（電気的に接続する）準備をする際には、下記のような状態が生じる。
【００１７】
即ち、ビアホール６４ｃのように、望ましい状態にビアホール６４が形成されることも有るが、樹脂層５２の材質が絶縁層６２の材質と異なるために、例えば、ビアホール６４を配線５８上まで形成できたとしても、ビアホール６４ｄのように、配線５８の表面上のビアホールの開口面積が減少し、その結果、図６（ｇ）に示したように、配線６３を形成する際に、配線６３とプリント配線基板５９上の配線５８との接触面積が減少して十分な導通を取る（電気的に接続する）のに支障となることがある。
【００１８】
また、上述の全面転写工程においては、紫外線レーザー光の照射によるレーザーアブレーションで電子部品５１を基板５３から剥離したり、或いは、基板５３の後部から基板５３を針で突いて電子部品５１を剥離したりする物理的動作を行うために、コンタミネーション（汚染物質）が発生する。
【００１９】
そして、この汚染物質は樹脂層５２上に付着する。ここで、汚染物質は主に炭素の化合物で導電性が有るために、配線間をショートさせたり、或いは次工程における絶縁層６２の形成時に絶縁層６２と樹脂層５２との密着性を低下させたり、ビアホール６４の形成時に不良を招く可能性が有る。
【００２０】
そこで、本発明の目的は、樹脂層又は接着剤層の形成を容易にすると共に、基板上の絶縁層の一部を確実にかつ十分に除去して、接続孔及び配線層を確実にかつ信頼性良く形成することのできる電子装置の製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
即ち、本発明は、
基体上に接着剤層を形成する工程と、
転写により前記接着剤層上に部品を接着する工程と、
前記部品上の転写後の残留物と、露出した前記接着剤層とをエッチングにより同時に 除去する工程と、
前記エッチング後に、前記部品上、及び前記基体上に形成された第１の配線上に絶縁 層を形成する工程と、
前記絶縁層に接続孔を形成する工程と、
前記絶縁層上及び前記接続孔内に第２の配線を形成し、この第２の配線を介して前記 部品と前記第１の配線とを電気的に接続する工程と
を有する、電子装置の製造方法に係るものである。
【００２４】
本発明の製造方法によって、基体と、この基体上に形成された接着剤層と、この接着剤層に接着固定された部品と、この部品上、及び前記基体上に形成された第１の配線上に形成された絶縁層と、この絶縁層に形成された接続孔と、前記絶縁層上、及び前記接続孔内に形成された第２の配線とを有し、前記第２の配線を介して前記部品と前記第１の配線とが電気的に接続されていて、前記接着剤層は前記部品の直下にのみ存在し、前記部品上の残留物、及び前記部品の直下以外の露出した接着剤層がエッチングにより同時に除去されている、電子装置を製造することができる。
【００２５】
本発明によれば、転写により前記接着剤層上に部品を接着した後に、前記部品上の転写後の残留物と露出した前記接着剤層とをエッチングにより同時に除去するので、前記部品の直下にのみ前記接着剤層を残すことができ、基体上の全面に前記接着剤層を形成することができ、パターニングが不要となって接着剤層の形成が容易になり、また接着剤層の種類も広く採用可能となる。このため、接着剤の選択塗布が不可能な程に小さい部品も実装できることになる。
【００２６】
また、前記部品上の不所望な物質や前記部品間に露出した接着剤層をエッチングで同時に除去するので、前記部品と前記基体上の配線層とを電気的に接続するために基体上の絶縁層の一部を除去する際に、除去する部分の材質が均一であって不所望な物質が存在しないために、絶縁層の一部を確実かつ十分に除去し易くなり、次工程において配線層を確実に形成して接触不良を防ぐことができる。
【００２７】
【発明の実施の形態】
本発明においては、前記部品上の転写後の残留物と、前記の露出した接着剤層とをエッチングにより同時に除去することによって、これらを１つのプロセスで除去できるが、このプロセスでは、前記部品の転写時に付着した基体上の汚染物質も除去することができる。
【００２８】
また、前記エッチングをドライエッチングにより行うのが望ましく、Ｏ2等の酸化性ガス、Ａｒ等の不活性ガス及びＣＦ4等の反応性ガスからなる群より選ばれた少なくとも１種を前記ドライエッチング時のエッチングガスとして用いるのが望ましい。
【００２９】
以下に、本発明の好ましい実施の形態を図面の参照下に詳しく説明する。
【００３０】
本実施の形態においては、図１に示すような工程を経るが、その内、図１（ａ）、（ｂ）、（ｃ）及び（ｄ）の工程は、上述の図４（ｂ）、（ｃ）及び（ｄ）の工程とそれぞれ同様である。即ち、図１において、基板３にポリイミド等の剥離犠牲樹脂層１８によって仮固定した電子部品１は上述の５１と同様であって、熱可塑性樹脂層２を全面塗布したプリント配線基板９に対向させ（図１（ａ））、密着させた状態でレーザーアブレーションし（図１（ｂ））、基板３を分離して（図１（ｃ））、図１（ｄ）の状態とする。
【００３１】
次に、図１（ｅ）に示すように、電子部品１を転写したプリント配線基板９を真空チャンバー１９内に入れ、プラズマガス１７の雰囲気に曝してドライエッチング及びアッシング等の処理を行うことによって、電子部品１上の剥離犠牲樹脂残留物１８ａ及びプリント配線基板９上の露出した熱可塑性樹脂層（接着剤層）２、更には転写時に付着した汚染物質等を除去する。
【００３２】
ここで、熱可塑性樹脂層２の材質としては、例えば、アクリル系のポリメチルメタクリレート等を使用してよい。従って、レーザーアブレーションによる転写時に、基板３上に仮固定された複数の電子部品１をプリント配線基板９上の熱可塑性樹脂層２に接触させると同時に、例えば、図示しないヒートステージ等においてプリント配線基板９及び熱可塑性樹脂層２を加熱するか、或いは高周波電界によって誘電加熱するか、若しくは加熱雰囲気に曝して加熱するかして、熱可塑性樹脂層２を可塑状態にして接着力を発現させ、この加熱状態から冷却することによって、電子部品１をプリント配線基板９上に接着固定する。その後、基板３の外側から紫外線等のレーザー照射を行うことができる。
【００３３】
次に、このドライエッチング工程を図２について詳しく説明する。
【００３４】
先ず、図１（ｄ）に相当する図２（ａ）は、上述の図４（ｄ）と同様の状態を示し、電子部品１を仮固定用の基板３から剥離して、プリント配線基板９上に転写固定したものである。
【００３５】
この時に、プリント配線基板９上には熱可塑性樹脂層２が全面に塗布形成されていると共に、電子部品１の上面にはポリイミドからなる剥離犠牲樹脂層１８の蒸発しきれなかった残留物１８ａが付着し、更に電子部品１上及びプリント配線基板９上には、基板３からの転写時にレーザーアブレーションによって蒸発した剥離犠牲樹脂層１８の残滓物（図示せず）も付着する。
【００３６】
次に、図１（ｅ）に相当する図２（ｂ）に示すように、チャンバー１９内でドライエッチングを行うことにより、電子部品１の下面以外の露出した部分の熱可塑性樹脂層２を除去すると同時に、電子部品１上に付着している剥離犠牲樹脂層１８ａ等も除去する。電子部品１は例えば、リード線１５で接続した発光素子１１と外部端子１０をモールド樹脂１６で固めてなるものである。
【００３７】
ここで、これらの層２、１８ａ等を除去するに際しては、先ず、真空チャンバー１９内に電子部品１を固定したプリント配線基板９を入れ、次に、真空チャンバー１９内を真空にした後、その中にＯ2等の酸化性ガス、或いはＡｒ等の不活性ガス、またはＣＦ4等の反応性ガスを導入し、プラズマ１７を発生させることによって、エッチングと同時にアッシング（灰化）と呼ばれる物理現象を生じさせ、それによって電子部品１間の熱可塑性樹脂層２と剥離犠牲樹脂層１８ａとを同時に除去することができる。
【００３８】
実際に、除去すべき剥離犠牲樹脂層１８ａと熱可塑性樹脂層２との両層を同時に除去するためには、プラズマガス１７と処理時間とのプロファイル、及び剥離犠牲樹脂層１８ａと熱可塑性樹脂層２との両層の厚さのバランスを適切にとっておく必要がある。
【００３９】
この場合、剥離犠牲樹脂層１８と熱可塑性樹脂層２との両層の厚さの比率は、適切な範囲とするのが好ましい。この範囲外になると、除去処理後にどちらか一方の層が残留してしまう恐れがある。
【００４０】
また、上述のように剥離犠牲樹脂層１８にポリイミドを用いる際には、プラズマガス１７としてＯ2とＣＦ4とを混在させると効果的に除去できる。何故ならば、ポリイミドにはフィラーとしてＳｉＯ2が混入しているために、これを除去するためにＣＦ4が必要だからである。また、熱可塑性樹脂層２の除去においても、Ｏ2とＣＦ4とを混合するガスの環境（雰囲気）下で行うと効果的に除去できる。
【００４１】
この他、ＲＩＥ（Reactive Ion Etching）等でも同様の処理が可能である。また、上記のドライエッチングの副次的効果として、全面転写工程でのレーザーアブレーションの際に発生してプリント配線基板９上に付着しているコンタミネーションも同時に除去できる。このことによって、後工程におけるビアホール１４の形成不良等を防止することができる。
【００４２】
次に、図２（ｃ）に示すように、ドライエッチング後にプリント配線基板９上の熱可塑性樹脂層２及び電子部品１の上に、保護層となる絶縁層１２を形成する。
【００４３】
次に、図３（ｄ）に示すように、電子部品１内の外部端子１０上のモールド樹脂１６及び絶縁層１２、及び配線８上の絶縁層１２に、配線接続用のビアホール１４をレーザ処理等によって形成する。この場合、既に電子部品１上の剥離犠牲樹脂層１８ａ及び配線８上の熱可塑性樹脂層２が除去されているため、絶縁層１２のみをエッチングすればよく、確実かつ十分にビアホール１４を形成できる。
【００４４】
最後に、図３（ｅ）に示すように、ビアホール１４内及び絶縁層１２上に配線１３をスパッタ法等によって形成し、電子部品１をプリント配線基板９に対し電気的に接続して実装を終了するが、ビアホール１４が確実かつ十分に形成されているために、このビアホール１４内に形成される配線１３の段切れ及び接触不良等は発生しない。
【００４５】
このように、本実施の形態によれば、基板３からの転写により熱可塑性樹脂層２上に電子部品１を接着した後に、少なくとも電子部品１上部の剥離犠牲樹脂層１８ａ及び露出した熱可塑性樹脂層２をエッチングにより同時に除去するために、プリント配線基板９上の全面に熱可塑性樹脂層２を形成してもこれを選択的に除去でき、熱可塑性樹脂層２の形成が容易になる。
【００４６】
また、電子部品１の外部端子１０とプリント配線基板９上の配線８とを電気的に接続するために、プリント配線基板９上の絶縁層１２及びモールド樹脂１６の一部を除去してビアホール１４を形成する際に、除去する部分の材質がほぼ均一であるため、確実にかつ十分に除去することができ、次工程において配線１３を確実に形成し、接触不良を防止できる。
【００４７】
更に、熱可塑性樹脂層２をプリント配線基板９上に予めパターニングして形成するする必要がないために、熱可塑性樹脂層２の材質の選択に幅が出ると共に、接着剤のパターニングが不可能なほどに小さな電子部品１であっても実装することが可能になる。
【００４８】
以上に説明した実施の形態は、本発明の技術的思想に基づいて更に変更が可能である。
【００４９】
例えば、プラズマガス１７の種類、混合比、濃度、組み合わせ等、またプラズマガス１７による処理時間、処理方法、処理工程の変更等、また剥離犠牲樹脂層１８の厚さ、材質等、また熱可塑性樹脂層２の厚さ、材質等、また剥離犠牲樹脂層１８の厚さと熱可塑性樹脂層２の厚さとの比率等は、所定の効果が有れば、任意に変えてよい。また、除去すべき剥離犠牲樹脂層１８及び熱可塑性樹脂層２の除去方法又は条件は、所定の効果が有れば、任意に変えて良い。接着剤も熱可塑性樹脂以外を用いてもよい。
【００５０】
また、電子部品１としては、ＬＥＤ素子や有機ＥＬ素子等の発光素子以外に、抵抗部品等の他の部品を用いてもよい。
【００５１】
【発明の作用効果】
上述したように、本発明によれば、転写により前記接着剤層上に部品を接着した後に、前記部品上の転写後の残留物と、露出した前記接着剤層とをエッチングにより同時に除去するので、前記部品の直下にのみ前記接着剤層を残すことができ、基体上の全面に前記接着剤層を形成することができ、パターニングが不要となって接着剤層の形成が容易になり、また接着剤層の種類も広く採用可能となる。このため、接着剤の選択塗布が不可能な程に小さい部品も実装できることになる。
【００５２】
また、前記部品上の不所望な物質や前記部品間に露出した接着剤層をエッチングで同時に除去するので、前記部品と前記基体上の配線層とを電気的に接続するために基体上の絶縁層の一部を除去する際に、除去する部分の材質が均一であって不所望な物質が存在しないために、絶縁層の一部を確実かつ十分に除去し易くなり、次工程において配線層を確実に形成して接触不良を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による電子部品の実装及び電子装置の製造の工程を順次示す断面図である。
【図２】同、工程を順次示す断面図である。
【図３】同、工程を順次示す断面図である。
【図４】従来例による電子部品の実装及び電子装置の製造の工程を順次示す断面図である。
【図５】同、工程を順次示す断面図である。
【図６】同、工程を示す断面図である。
【符号の説明】
１…電子部品、２…熱可塑性樹脂層、３…基板、８、１３…配線、
９…プリント配線基板、１０…外部端子、１１…半導体（発光）素子、
１２絶縁層、１４…ビアホール、１５…リード線、１６…モールド樹脂、
１７…プラズマガス、１８、１８ａ…剥離犠牲樹脂層、１９…チャンバー
Claims (3)
- 基体上に接着剤層を形成する工程と、
転写により前記接着剤層上に部品を接着する工程と、
前記部品上の転写後の残留物と、露出した前記接着剤層とをエッチングにより同時に 除去する工程と、
前記エッチング後に、前記部品上、及び前記基体上に形成された第１の配線上に絶縁 層を形成する工程と、
前記絶縁層に接続孔を形成する工程と、
前記絶縁層上及び前記接続孔内に第２の配線を形成し、この第２の配線を介して前記 部品と前記第１の配線とを電気的に接続する工程と
を有する、電子装置の製造方法。 - 前記エッチングをドライエッチングにより行う、請求項１に記載の電子装置の製造方法。
- 酸化性ガス、不活性ガス及び反応性ガスからなる群より選ばれた少なくとも１種を前記ドライエッチングに用いる、請求項２に記載の電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002009457A JP4048783B2 (ja) | 2002-01-18 | 2002-01-18 | 電子装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002009457A JP4048783B2 (ja) | 2002-01-18 | 2002-01-18 | 電子装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218507A JP2003218507A (ja) | 2003-07-31 |
| JP4048783B2 true JP4048783B2 (ja) | 2008-02-20 |
Family
ID=27647459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002009457A Expired - Fee Related JP4048783B2 (ja) | 2002-01-18 | 2002-01-18 | 電子装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4048783B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101897308B1 (ko) * | 2011-01-17 | 2018-09-10 | 루미리즈 홀딩 비.브이. | 발광 디바이스를 제조하기 위한 방법 및 그것을 포함하는 구조체 |
| WO2012133760A1 (ja) * | 2011-03-30 | 2012-10-04 | ボンドテック株式会社 | 電子部品実装方法、電子部品実装システムおよび基板 |
| JP2014220348A (ja) * | 2013-05-08 | 2014-11-20 | 日東電工株式会社 | 透明回路基板の製造方法 |
| CN110113882B (zh) * | 2019-05-07 | 2020-11-24 | 四川海英电子科技有限公司 | 新能源汽车印刷电路板的蚀刻生产线及蚀刻方法 |
-
2002
- 2002-01-18 JP JP2002009457A patent/JP4048783B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003218507A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0480703B1 (en) | Producing metal patterns on a substrate | |
| US7611985B2 (en) | Formation of holes in substrates using dewetting coatings | |
| KR20050065565A (ko) | 가요성 기제 물질 상에 저항기를 제조하는 방법 | |
| CN109904198B (zh) | 一种器件及制作方法、显示面板及制作方法和显示装置 | |
| JPH0256987A (ja) | 混成集積回路の実装方法 | |
| JPS63115397A (ja) | 集積回路の修理方法 | |
| KR20140147379A (ko) | 플렉서블 기판용 캐리어, 이를 구비하는 기판 처리장치 및 이를 이용한 기판 처리방법 | |
| JP4019960B2 (ja) | 基板の製造方法 | |
| JP4048783B2 (ja) | 電子装置の製造方法 | |
| US5051811A (en) | Solder or brazing barrier | |
| JPH06224542A (ja) | 集積回路への導電線の付加 | |
| KR20060073452A (ko) | 반도체 기판의 제조 방법 | |
| JPH11260921A (ja) | 半導体素子の多層配線用ビアホ―ルの形成方法 | |
| JP2571677B2 (ja) | 半導体装置の製造方法 | |
| JPH0799375A (ja) | プリント回路基板 | |
| JP2001223232A (ja) | 半導体装置の製造方法 | |
| JP7042797B2 (ja) | 回路板およびその形成方法 | |
| JPH0770538B2 (ja) | 基板上にパターン薄膜を形成する方法 | |
| JP2006134973A (ja) | 絶縁膜形成方法 | |
| JP2003282816A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005332936A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003198078A (ja) | プリント配線基板及びその製造方法 | |
| TW202232650A (zh) | 靜電夾盤、其製造方法及基板固定裝置 | |
| JP2006128355A (ja) | シリコン半導体基板 | |
| JP2005150131A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041129 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |