KR20060073452A - 반도체 기판의 제조 방법 - Google Patents
반도체 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20060073452A KR20060073452A KR1020050120398A KR20050120398A KR20060073452A KR 20060073452 A KR20060073452 A KR 20060073452A KR 1020050120398 A KR1020050120398 A KR 1020050120398A KR 20050120398 A KR20050120398 A KR 20050120398A KR 20060073452 A KR20060073452 A KR 20060073452A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- solder
- hole
- copper foil
- semiconductor substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 106
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910000679 solder Inorganic materials 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000002844 melting Methods 0.000 claims abstract description 10
- 230000008018 melting Effects 0.000 claims abstract description 10
- 238000003825 pressing Methods 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 230000004907 flux Effects 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 239000003623 enhancer Substances 0.000 claims 1
- 238000009736 wetting Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 36
- 230000000149 penetrating effect Effects 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 32
- 239000011889 copper foil Substances 0.000 description 31
- 239000002184 metal Substances 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 238000009713 electroplating Methods 0.000 description 15
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 238000007747 plating Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010957 pewter Substances 0.000 description 1
- 229910000498 pewter Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09572—Solder filled plated through-hole in the final product
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/082—Suction, e.g. for holding solder balls or components
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 반도체 기판에 관통 구멍을 도전성 재료로 균일하고 신속하게 충전할 수 있는 반도체 기판의 제조 방법을 제공하는 것이다. 이 방법은 기판(10)에 관통 구멍(14)을 형성하는 단계와, 기판의 한쪽 면에 땜납(42)을 배치하는 단계와, 프레스(40)에 의해 기판 측면의 땜납을 가압하고 기판의 관통 구멍을 땜납으로 충전하기 위해 땜납을 가열 용융시키는 단계를 포함한다.
관통 구멍, 기판, 땜납, 가압, 가열
Description
도 1의 (a) 내지 (f)는 회로 기판을 제조하는 종래의 공정을 순서대로 나타내는 도면.
도 2는 종래의 전해 도금에 의해 관통 구멍을 충전하는 공정을 나타내는 도면.
도 3은 본 발명에 따른 프레스에 의해 관통 구멍을 충전하는 공정을 포함하는 반도체 기판의 제조 방법을 나타내는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
10…실리콘 기판
14…관통 구멍
14a…땜납 습윤성을 향상하는 막
40…프레스
42…땜납
42a…용융 땜납
본 발명은 반도체 소자가 탑재된 회로 기판의 제조 방법에 관한 것이며, 특히, 기판 제료에 설치된 구멍에 전기 도전성 재료를 충전하는 것을 개선한 회로 기판의 제조 방법에 관한 것이다.
반도체 소자를 탑재하는 회로 기판에는 전기적 절연성을 갖는 기판의 양면에 형성된 회로 패턴이 기판을 관통하여 설치된 관통 구멍에 충전한 도체 비아를 통하여 서로 전기적으로 접속된다. 이러한 회로 기판은 그 양면에 절연층을 통하여 복수의 회로 패턴을 적층하여 다층 회로 기판으로써 형성될 수 있고, 다층 회로 기판에 반도체 소자를 탑재함으로써 반도체 장치가 형성된다.
도 1의 (a) 내지 (f)는 절연성 및 접착성을 갖는 기판에 설치된 관통 구멍에 전해 도금에 의해 도체 금속을 충전하고, 이 도체 금속을 통하여 기판의 한쪽 면에 형성된 회로 패턴과 다른 쪽 면에 형성된 회로 패턴 사이를 동일한 방식으로 전기적으로 접속하는 특허 문헌 1에 기재된 종래 기술을 나타낸다.
도 1의 (a)는 회로 기판의 본체로 되는 기판(10)을 나타낸다. 기판(10)은 회로 패턴에 대해 도체층으로 되는 동박 등의 금속박이 가열 및 가압에 의해 접착되는 절연 재료이다. 예를 들어, 열경화성의 유리 섬유 함침 수지로 이루어지는 미경화의 수지판이 기판(10)으로써 사용될 수 있다.
도 1의 (b)는 기판(10)에 레이저 빔 가공에 의해 관통 구멍(14)을 형성한 상태를 나타낸다. 유리 섬유 함침 수지로 형성된 기판(10)에 레이저 빔 가공에 의해 용이하게 관통 구멍(14)을 형성할 수 있다. 레이저 빔 가공에 따르면, 드릴 가공으로는 형성하기 곤란한 100㎛ 이하의 작은 직경의 관통 구멍(14)에 있어서도 간단 하고 정밀하게 형성하는 것이 가능하다.
도 1의 (c)는 관통 구멍(14)을 설치한 기판(10)의 한쪽 면에 금속박으로써 동박(30a)을 가열 및 가압하여 접착한 상태를 나타낸다. 기판(10)은 미경화의 열경화성의 유리 섬유 함침 수지로 형성되고, 동박(30a)을 가열 및 가압할 때 수지가 용융되어 기판(10)에 일체로써 접합된다. 여기서, 기판(10)에 접착하는 동박(30a)의 한쪽 면에 미리 니켈로 이루어진 배리어층(32a)을 설치하고, 배리어층(32a)을 기판(10)에 접합하는 면측으로써 동박(30a)을 기판(10)에 접착한다. 배리어층(32a)은 이후의 공정에서 회로 패턴을 층 사이에 전기적으로 접속할 때에 땜납이 동박(30a) 내로 확산하고, 접합 부분의 계면에 보이드가 발생하고, 도통 저항이 상승하는 것을 방지하기 위한 것이다.
도 1의 (c)에 나타낸 바와 같이, 기판(10)의 한쪽 면에 동박(30a)을 접착함으로써, 관통 구멍(14)은 한쪽이 막힌 오목부(14a)를 획정한다. 도 1의 (d)는 기판(10)의 한쪽 면에 접착된 동박(30a)을 급전층으로써 사용하여 전해 도금을 실시하여, 오목부(14a) 내부를 도체 금속(34)으로 충전한 상태를 나타낸다.
도 1의 (e)는 기판(10)의 다른 쪽 면에 동박(30b)을 가열 및 가압한 상태를 나타낸다. 또한, 기판(10)의 다른 쪽 면에 접착한 동박(30b)의 한쪽 면에 상술한 바와 같이 미리 니켈로 이루어진 배리어층(32b)를 설치한다. 도 1의 (e)에 나타낸 바와 같이, 기판(10)의 다른 쪽 면에 도체 금속(34)을 가열 및 가압할 때에, 도체 금속(34)의 땜납이 가열되어 용융하고, 동박(30b)이 도체 금속(34)에 의해 용착되도록 하기 위한 땜납이다.
기판(10)의 한쪽 면에 접착되어 있는 동박(30a)에 대해서는, 전해 도금에 의해 도체 금속(34)이 배리어층(32a)에 접착함으로써, 도체 금속(34)은 동박(30a)과 확실히 전기적으로 도통된다. 한편, 기판(10)의 다른 쪽 면에 대해서는, 동박(30b)이 기판(10)에 접착만 될 경우, 도체 금속(34)과 동박(30b) 사이의 전기적 도통은 불충분하게 된다. 그러나, 동박(30b)을 기판(10)에 열압착할 때에 도체 금속(34)을 용융시킴으로써, 동박(30b)과 기판(10)이 일체화되고, 동박(30b)이 기판(10)에 열압착되는 동안에 동박(30b)과 도체 금속(34)이 확실히 전기적으로 접속된다. 여기서, 동박(30b)을 기판(10)에 접착할 때에는, 기판(10)의 수지는 미경화된 상태이고, 수지의 용융 온도까지 가열하고, 경화 온도까지 냉각시킴으로써 수지가 완전 경화하여 기판(10)과 동박(30b)이 일체화된다. 이전의 레이저 빔 가공 공정 시에 기판의 수지에 크랙이 발생하는 경우에도, 동박(30b)을 기판(10)에 일체적으로 용착하는 공정에 의해 크랙이 해소된다.
도 1의 (f)는 접착되어 있는 동박(30a, 30b)과 배리어층(32a, 32b)을 에칭하여 기판(10)의 반대 면에 회로 패턴(36)을 형성한 상태를 나타낸다. 기판의 양면에 형성된 회로 패턴(36)은, 도통부로써 형성된 도체 금속(34)을 통하여 서로 전기적으로 접속된다. 그러므로, 도 1의 (f)에 나타난 기판은 기판의 양면에 형성된 회로 패턴(36)이 도통부를 통하여 서로 전기적으로 도통된 회로 기판(38)을 형성한다.
도 2는 특허문헌 1에 개시된 공정에 있어서, 도 1의 (d)에 나타낸 바와 같이 오목부(14a)를 도금에 의한 도체 금속(34)으로 충전하는 공정을 상세하게 나타낸 다. 다만, 도 2에 있어서는 200 내지 250㎛ 범위의 두께를 갖는 실리콘 기판이고, 60㎛ 직경의 관통 구멍(14)을 100 내지 200㎛ 범위의 피치로 설치된 것으로 한다.
이 경우, 기판(10)의 한쪽 면에 접착한 동박(30a)을 급전층으로써 사용하여 전해 도금을 실시한다. 그리고, 기판(10)의 다른 쪽 면측에 기판(10)에서 조금 떨어진 위치에서, 충전될 금속의 양극판(40)을 배치하고, 적당한 전해 도금 탱크(도시 안됨)에서 주지의 방법으로 전해 도금을 실시한다. 기판(10)의 한쪽 면에는 동박(30a)이 접착되어 있기 때문에, 관통 구멍(14)의 반대쪽 개구부는 급전층인 동박(30a)에 의해 막혀있다. 한편, 관통 구멍(14)의 개구부의 다른 쪽 면측은 개방되어 두고, 기판(10)으로부터 조금 떨어진 위치에서, 금속을 충전하는 양극판(40)이 배치되어 있기 때문에, 전해 도금의 진행함에 따라, 관통 구멍(14)의 내부의 동박(30a) 상에는 도체 금속(34)이 퇴적되어, 관통 구멍(14)의 내부에서 도체 금속을 성장시킴으로써 관통 구멍(14)의 내부가 도체 금속으로 완전히 충전된다.
이와 같이, 동박(30a)을 도금 급전층으로 사용하는 전해 도금에 의하면, 관통 구멍(14)이 작은 직경을 갖더라도 관통 구멍(14)의 내부를 도체 금속(34)으로 충전하는 것이 용이하게 된다. 여기서, 동박(30a)을 도금 급전층으로 사용하여 전해 도금을 실시할 때, 동박(30a)의 노출면의 전면을 도금 보호막에 의해 피복하여, 도체 금속(34)을 형성하는 동안에 동박(30a)의 두께가 도금에 의해 증가 되지 않도록 할 수 있다. 오목부(14a)를 충전하는 전해 도금으로써는 땜납을 실시하고, 오목부(14a)가 땜납에 의해 충전되도록 한다.
또한, JP-A 10-275966에 따르면, 프린트 회로 기판의 도체 회로에 접속된 관 통 구멍에 접착 핀을 삽입하여 두고, 이 접착 핀을 통하여 상대측 기판의 패드에 접착하는 것이 개시되어 있다. 접착 핀은 상대측 패드에 가열접착할 때의 온도에서 용융되지 않는 재료로 제작하고, 관통 구멍의 개구 직경보다 크고 상대측 패드와의 접합부를 형성하는 접합 두부(頭部)와, 관통 구멍의 내부에 삽입 가능한 크기를 갖는 각부(脚部)로 된다. 각부는 관통 구멍의 내부에 삽입되는 땜납 등의 도전성 재료에 의해 관통 구멍에 접착된다.
상술한 JP-A 2003-332705에 나타낸 바와 같이, 회로 기판의 관통 구멍을 도전성 재료로 충전하는 방법으로써, 전해 도금은, 특히 관통 구멍의 내경이 작은 경우에는, 관통 구멍의 내에서 도전성 재료의 성장에 긴 시간이 필요하고, 관통 구멍의 벽면 및 그 근방의 주변부는 비교적 도전성 재료의 성장이 신속하게 되어, 관통 구멍의 중앙 영역에서는 도전성 재료의 성장 속도가 느려져 균일한 도전성 재료의 성장이 안 되고, 전해 도금에서 금속의 퇴적 동안에 공기의 기포가 도체 금속에 발생하고, 이것이 보이드로 되어, 치밀한 도전성 재료의 성장의 형성을 방해하는 문제가 있다. 이러한 문제를 해결하기 위해서, 예를 들어, 전해 도금 탱크 내에서 도금액의 교반을 행할 수 있다. 그러나, 만족할 만한 결과는 얻지 못하였다.
본 발명의 목적은 기판의 관통 구멍을 도전성 재료로 충전하는 경우에 있어서, 관통 구멍의 내부를 균일하고 신속하게 도전성 재료로 충전할 수 있는 반도체 기판의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명에 따르면, 반도체 기판의 제조 방법에 있어서, 기판에 관통 구멍을 형성하는 단계와, 상기 기판의 한쪽 면에 용융된 땜납을 배치하는 단계와, 상기 땜납을 프레스에 의해 상기 기판상으로 가압하면서 상기 땜납을 가열 용융하여 상기 기판의 관통 구멍 내로 충전시키는 단계를 포함한다. 그러므로, 도전성 재료인 땜납을 반도체 기판의 관통 구멍에 저가로 충전할 수 있고, 도전성 재료의 기판의 관통 구멍 내로의 충전 작업을 단시간에 완료할 수 있다.
기판의 관통 구멍의 벽을 땜납에 의한 습윤성을 향상시키기 위해, 습윤성 향상제를 미리 기판의 관통 구멍에 피복한다. 이 경우, 습윤성 향상제로써, 비교적 낮은 점도의 플럭스(flux)가 사용된다. 기판의 관통 구멍의 벽면과 땜납 사이에 습윤성을 향상시키는 이러한 처리에 의해, 반도체 기판의 관통 구멍 내로 도전성 재료를 단시간에 치밀하게 충전할 수 있다.
땜납이 가압에 의해 반도체 기판상으로 가압 될 경우, 땜납은 기판의 반대 측으로부터 흡인된다. 반대 측으로부터 이러한 흡인력을 인가함으로써, 기판의 한쪽 면으로부터 다른 쪽 면으로 관통 구멍에 도전성 재료를 단시간에 충전하기 위하여 가압에 의해 야기된 압력을 보조할 수 있다.
프레스에 의해 기판상으로 땜납을 가압하는 작업은 감압 환경하에서 실행된다. 가압 작업을 이러한 감압 환경하에서 실행함으로써, 땜납이 반도체 기판의 관통 구멍에 충전될 경우 땜납의 표면 장력이 감소되어, 기판의 관통 구멍 내로 도전성 재료를 단시간에 치밀하게 충전할 수 있다.
도 3에서, 반도체 기판(10)은 예를 들어, 실리콘 기판의 세라믹 등과 같은 절연 재료로 이루어지는 것이 바람직하다. 유리 에폭시 기판 등과 같은 수지 절연 기판을 사용할 수 있다. 이러한 경우에, 내열성이 높은 기판을 사용한다. 이는 주석/은 땜납의 용융점이 260℃이기 때문이다.
실리콘 기판(10)은 예를 들어, 200 내지 250㎛ 범위의 두께를 갖고 60㎛의 직경을 갖는 다수의 관통 구멍(14)이 100 내지 200㎛ 범위의 피치로 배치되어 설치된다. 관통 구멍(14)을 형성하는 공정은 도시하지 않았지만, 종래 기술에서와 동일한 방식으로 레이저 빔 가공 또는 정밀 드릴 가공에 의해 실행된다.
이어지는 가압 공정에 앞서, 실리콘 기판(10)의 관통 구멍(14)을 관통 구멍 벽(14)과 땜납 사이에 습윤성을 향상시키기 위한 막을 형성하기 위해 플럭스의 피복 작업을 한다. 사용되는 플럭스는 가능한 낮은 점도를 갖는 것이 바람직하다. 바람직하게는 기판(10)을 형성하는 실리콘 재료의 습윤성을 향상시키기 위해, 얇은 동막(14a)을 스퍼터링이나 도금에 의해 관통 구멍(14)의 벽면에 미리 형성한다.
그런 다음, 판상 땜납(42)을 실리콘 기판(10)의 한쪽 면에 탑재한다. 땜납(42)은 거의 260℃의 비교적 높은 용융점을 갖는 주석/은 땜납이 바람직하다. 변형적으로는, 납이 다량함유된(lead-rich) 주석/은 땜납을 사용할 수 있다. 판상 땜납(42)의 크기는 다수의 관통 구멍(14)(예를 들어, 10㎜ 평방 영역)이 설치된 실리콘 기판(10)의 영역을 피복하는 면적을 갖고, 충전될 모든 관통 구멍(14)의 전체 용적보다 큰 용적을 갖는 것이다.
이어지는 가압 공정에서 단시간에 땜납(42)을 용이하게 용융하기 위해서는, 판상 땜납(42)을 실리콘 기판(10)에 탑재할 때 실리콘 기판(10) 자체를 미리 약 150℃로 가열하는 것이 바람직하다. 그럼으로써, 이어지는 가압 공정 이전에, 땜납(42)이 실리콘 기판(10)의 온도인 150℃ 부근 온도로 가열된다.
판상 땜납(42)은 프레스(40)에 의해 판상 땜납(42)이 배치된 실리콘 기판(10)의 한쪽 면으로부터 가압되고 가열된다. 프레스(40)는 땜납(42)의 용융점보다 높은 온도로 미리 가열된다(땜납(42)이 주석/은 땜납일 경우, 그 용융점은 260℃이다). 따라서, 판상 땜납(42)이 프레스(40)에 의해 가압 된 후, 프레스(40)의 열이 판상 땜납(42)으로 전달되어 땜납(42)이 용융된다. 땜납(42)의 용융의 개시에서, 프레스(40)는 실리콘 기판(10)의 한쪽 면으로 강제적으로 이동되어 용융되어 유동화된 땜납(42a)을 실리콘 기판(10)의 관통 구멍(14) 내로 가압한다.
단시간에 판상 땜납(40)을 가열하기 위해, 프레스(40) 자체를 가열하는 것에 더하여, 전기 가열기 등과 같은 다른 가열 수단을 판상 땜납(40) 주위에 설치할 수 있다.
땜납으로 하여금 습윤성을 향상시키기 위한 막(14a)이 실리콘 기판(10)의 관통 구멍(14)의 벽면에 미리 피복되어 있기 때문에, 유동화된 땜납(42a)이 관통 구멍(14) 내로 흐를 경우, 땜납의 표면 장력의 악영향이 줄고, 그로 인해 땜납은 관통 구멍의 벽면과 양호하게 밀착된다.
적합한 흡인 장치(도시 안됨)가 유동화된 땜납(42a)을 흡인하기 위해 설치되어 판상 땜납(42)이 프레스(40)에 의해 실리콘 기판(10)의 한쪽 면으로부터 가압 될 경우 실리콘 기판(10)의 다른 쪽 면 측으로부터 땜납(42a)이 관통 구멍(14) 내 로 흘러들어가는 것을 용이하게 함으로써, 관통 구멍(14)으로 유동화된 땜납(42a)의 이동을 가속화한다. 변형적으로, 프레스(40)를 포함하는 장치를 감압하에서 작동시킬 수 있다.
실리콘 기판(10)의 관통 구멍(42a)을 땜납(42a)으로 충전할 경우, 프레스(40)를 실리콘 기판(10)으로부터 이동시키고, 실리콘 기판(10)의 표면에 부착된 잔류 땜납을 제거한다. 그러므로, 작업을 종료한다.
본 발명은 첨부한 도면을 참조하여 바람직한 실시예에 의거하여 상술하였다. 그러나, 본 발명은 상술한 실시예로 제한되지 않고, 본 발명의 취지 또는 범위를 벗어나지 않는 한 다양한 변경 및 변형을 포함한다.
상술한 바와 같이, 본 발명에 따르면, 관통 구멍이 반도체 기판에 형성되고, 땜납이 반도체 기판의 한쪽 면에 배치되어 가열되고 용융되어 반도체 기판의 관통 구멍을 충전하므로, 관통 구멍을 도전성 재료로 균일하고 신속하게 충전하여 결과적으로 치밀한 도체 비아를 제공할 수 있다.
Claims (5)
- 기판에 관통 구멍(through-hole)을 형성하는 단계와,상기 기판의 한쪽 면에 용융된 땜납을 배치하는 단계와,상기 땜납을 프레스에 의해 상기 기판상으로 가압하면서 상기 땜납을 가열 용융하여 상기 기판의 관통 구멍 내로 충전시키는 단계를 포함하는 것을 특징으로 하는 반도체 기판의 제조 방법.
- 제 1 항에 있어서,상기 기판의 관통 구멍의 벽과 상기 땜납 사이의 습윤성(wetting power)을 수월하게 하기 위해 습윤성 향상제를 미리 상기 기판의 상기 관통 구멍에 피복하는 것을 특징으로 하는 반도체 기판의 제조 방법.
- 제 2 항에 있어서,상기 습윤성 향상제로써, 비교적 낮은 점도를 갖는 플럭스(flux)가 사용되는 것을 특징으로 하는 반도체 기판의 제조 방법.
- 제 2 항에 있어서,상기 땜납이 상기 반도체 기판상으로 프레스에 의해 가압될 때, 상기 땜납이 상기 기판의 반대 측으로부터 흡인되는 것을 특징으로 하는 반도체 기판의 제조 방 법.
- 제 1 항에 있어서,상기 땜납을 프레스에 의해 상기 기판상으로 가압하는 상기 가압 단계는 감압 환경하에서 실행되는 것을 특징으로 하는 반도체 기판의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004373282A JP4508859B2 (ja) | 2004-12-24 | 2004-12-24 | 半導体基板の製造方法 |
| JPJP-P-2004-00373282 | 2004-12-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060073452A true KR20060073452A (ko) | 2006-06-28 |
Family
ID=36032141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050120398A KR20060073452A (ko) | 2004-12-24 | 2005-12-09 | 반도체 기판의 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20060141676A1 (ko) |
| EP (1) | EP1675445B1 (ko) |
| JP (1) | JP4508859B2 (ko) |
| KR (1) | KR20060073452A (ko) |
| DE (1) | DE602005003318T2 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009177011A (ja) * | 2008-01-25 | 2009-08-06 | Ferrotec Ceramics Corp | 導電性部材ならびにそれを用いた部品および装置 |
| US20110079632A1 (en) * | 2009-10-01 | 2011-04-07 | International Business Machines Corporation | Multistack solder wafer filling |
| JP5639356B2 (ja) * | 2009-11-18 | 2014-12-10 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| US20130267089A1 (en) * | 2012-04-04 | 2013-10-10 | Henkel Corpration | Film for filling through hole interconnects and post processing for interconnect substrates |
| EP3337528B1 (en) | 2015-08-17 | 2023-03-08 | Musc Foundation for Research Development | Suction de-clogger system and method |
| DE102017128630A1 (de) * | 2017-12-01 | 2019-06-19 | Wen Yao Chang | Leiterplatte mit einem siliziumsubstrat und fertigungsverfahren dafür |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3318993A (en) * | 1963-07-11 | 1967-05-09 | Rca Corp | Interconnection of multi-layer circuits and method |
| JPS55162451A (en) * | 1979-05-31 | 1980-12-17 | Sekisui Chem Co Ltd | Interlayer composition for safety laminated glass |
| JPH01308038A (ja) * | 1988-06-06 | 1989-12-12 | Hitachi Cable Ltd | 半田供給方法 |
| JP2788755B2 (ja) * | 1989-06-05 | 1998-08-20 | 古河電気工業株式会社 | 電子部品実装用パッドの製造方法 |
| JPH0575253A (ja) * | 1991-08-27 | 1993-03-26 | Hitachi Constr Mach Co Ltd | レーザ光による回路パターンの形成方法及びスルーホール内の導体形成方法 |
| JPH05267849A (ja) * | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | セラミックス多層回路基板の製造方法 |
| US6098283A (en) * | 1996-12-19 | 2000-08-08 | Intel Corporation | Method for filling vias in organic, multi-layer packages |
| JP2000332369A (ja) * | 1999-05-25 | 2000-11-30 | Mitsui Mining & Smelting Co Ltd | プリント回路板及びその製造方法 |
| JP4142800B2 (ja) * | 1999-04-07 | 2008-09-03 | 株式会社ルネサステクノロジ | バンプ形成装置及びバンプ形成方法 |
| US6426241B1 (en) * | 1999-11-12 | 2002-07-30 | International Business Machines Corporation | Method for forming three-dimensional circuitization and circuits formed |
| US6380060B1 (en) * | 2000-03-08 | 2002-04-30 | Tessera, Inc. | Off-center solder ball attach and methods therefor |
| JP4314731B2 (ja) * | 2000-08-02 | 2009-08-19 | カシオ計算機株式会社 | ビルドアップ回路基板の製造方法 |
| JP3627856B2 (ja) * | 2000-11-22 | 2005-03-09 | 株式会社フジクラ | 微細空間への金属充填装置及び金属充填方法 |
| JP2002219793A (ja) * | 2001-01-26 | 2002-08-06 | Matsushita Electric Ind Co Ltd | スクリーン印刷装置およびスクリーン印刷方法 |
| JP2003115658A (ja) * | 2001-10-05 | 2003-04-18 | Advantest Corp | 配線基板の製造方法、充填物挿入方法、配線基板、及び素子パッケージ |
| JP3836375B2 (ja) * | 2002-01-11 | 2006-10-25 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2003229659A (ja) * | 2002-02-05 | 2003-08-15 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| JP2004228135A (ja) * | 2003-01-20 | 2004-08-12 | Mitsubishi Electric Corp | 微細孔への金属埋め込み方法 |
| JP4138641B2 (ja) * | 2003-12-16 | 2008-08-27 | 松下電器産業株式会社 | 回路基板とその製造方法 |
| JP2005217055A (ja) * | 2004-01-28 | 2005-08-11 | Kyocera Corp | 熱電モジュールの製造方法 |
-
2004
- 2004-12-24 JP JP2004373282A patent/JP4508859B2/ja not_active Expired - Fee Related
-
2005
- 2005-12-09 KR KR1020050120398A patent/KR20060073452A/ko not_active Application Discontinuation
- 2005-12-16 EP EP05027678A patent/EP1675445B1/en not_active Expired - Fee Related
- 2005-12-16 DE DE602005003318T patent/DE602005003318T2/de active Active
- 2005-12-22 US US11/317,179 patent/US20060141676A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006179782A (ja) | 2006-07-06 |
| DE602005003318D1 (de) | 2007-12-27 |
| JP4508859B2 (ja) | 2010-07-21 |
| EP1675445B1 (en) | 2007-11-14 |
| DE602005003318T2 (de) | 2008-09-11 |
| US20060141676A1 (en) | 2006-06-29 |
| EP1675445A1 (en) | 2006-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100560624B1 (ko) | 프린트배선판 | |
| KR101116712B1 (ko) | 적층 배선 기판 및 그 제조 방법 | |
| JP5160895B2 (ja) | 電子モジュールの製造方法 | |
| US8419884B2 (en) | Method for manufacturing multilayer wiring substrate | |
| US6936532B2 (en) | Substrate having a plurality of bumps, method of forming the same, and method of bonding substrate to another | |
| US8152953B2 (en) | Method of making printed wiring board and method of making printed circuit board unit | |
| JP2000165050A (ja) | 高密度相互接続を有する多層ラミネ―ト基板とその製造方法 | |
| WO2007046459A1 (ja) | 多層プリント配線基板及びその製造方法 | |
| KR20020033522A (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
| KR20060073452A (ko) | 반도체 기판의 제조 방법 | |
| US9596765B2 (en) | Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method | |
| JP2008263188A (ja) | 回路基板の製造方法 | |
| JP2008300819A (ja) | プリント基板およびその製造方法 | |
| WO2001060136A1 (fr) | Carte imprimee, carte imprimee multicouche et procede de fabrication | |
| JP2003332705A (ja) | 配線基板およびその製造方法 | |
| JP3996049B2 (ja) | 配線板およびその製造方法、並びに、多層配線板 | |
| JP2007115952A (ja) | インターポーザ基板及びその製造方法 | |
| JPH0590761A (ja) | 配線基板の製造方法 | |
| JPH02137392A (ja) | プリント配線板 | |
| JP5846407B2 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
| JP5797612B2 (ja) | 配線基板 | |
| WO2008023666A1 (fr) | Procédé de fabrication d'une carte de connexion et carte de connexion correspondante | |
| JP2004172304A (ja) | 配線基板およびその製造方法 | |
| JP2004119544A (ja) | 配線基板およびその製造方法 | |
| JP2007053393A (ja) | 多層基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |