JP4138641B2 - 回路基板とその製造方法 - Google Patents

回路基板とその製造方法 Download PDF

Info

Publication number
JP4138641B2
JP4138641B2 JP2003418477A JP2003418477A JP4138641B2 JP 4138641 B2 JP4138641 B2 JP 4138641B2 JP 2003418477 A JP2003418477 A JP 2003418477A JP 2003418477 A JP2003418477 A JP 2003418477A JP 4138641 B2 JP4138641 B2 JP 4138641B2
Authority
JP
Japan
Prior art keywords
hole
glass
main surface
filling
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003418477A
Other languages
English (en)
Other versions
JP2005183481A (ja
Inventor
巧 臼井
薫 山下
康夫 浅井
智之 二川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003418477A priority Critical patent/JP4138641B2/ja
Publication of JP2005183481A publication Critical patent/JP2005183481A/ja
Application granted granted Critical
Publication of JP4138641B2 publication Critical patent/JP4138641B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は回路基板とその製造方法に関し、さらに詳しくは、絶縁基板のスルーホールに絶縁材を充填した回路基板とその製造方法に関する。
従来のスルーホールの充填方法としては、スルーホールに発泡性のガラスペーストを充填し焼成しているものがあった(例えば、特許文献1参照)。図2A−Cは、前記特許文献1に記載された従来のスルーホールの充填方法を示すものである。図2A−Cにおいて、絶縁基板101に開設されたスルーホール102の周壁及び開口部周りに導体膜103によるスルーホール導体及びスルーホールランドを形成し、スルーホール102に充填材104として発泡性のガラスペーストを充填し、これを焼成してスルーホール102を塞ぐ工程とからなり、ガラスペーストを焼成する際、スルーホール内で発泡させ、その発泡分だけガラス成分の見かけの容積が増量し、結果的にガラスペーストの焼成によって形成される充填材は収縮しないことと同じになり、スルーホール102は充填材104で完全に充填していた。
特開平05−67868号公報
しかし、前記従来の構成では、充填材に用いるガラスペーストが発泡する性質であることから、焼成したあと見かけの容積が増量しスルーホールが充填された状態になる。その結果、当然のことながら焼成後のガラスは非常に多孔質となり、多孔質のガラスで気密性を確保することが困難であるという問題を有していた。
本発明は、前記従来の問題を解決するもので、スルーホール部の気密性を確保した回路基板とその製造方法を提供する。
本発明の回路基板は、ガラス基板の厚さ方向に、第一主面と第二主面とを接続するためのスルーホールが形成され、前記スルーホールの内壁と前記第一主面と前記第二主面のスルーホール開口部周囲とに導電膜が形成され、前記スルーホールに圧入されたガラスが非発泡状態で充填されている。
本発明の回路基板の製造方法は、ガラス基板の厚さ方向に、第一主面と第二主面とを接続するための球状ガラスの充填方向に広いスルーホールを形成し、前記スルーホールの内壁と前記第一主面と前記第二主面のスルーホール開口部周囲とに導電膜を形成し、前記スルーホールに球状ガラスを加熱加圧しながら充填する製造方法である。
本発明は、基板のスルーホールに充填材を加熱加圧しながら充填することにより、充填材がスルーホールを完全に埋め、且つ充填材と導体膜とが圧縮力および分子間力ならびに親和力により密着し、スルーホール部の気密性を確保することができる。
以下本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態)
図1AからFは、本発明の実施の形態における絶縁基板のスルーホールに充填材を充填する方法の工程を示した断面図である。図1において、1は絶縁基板として熱膨張係数が70×10-7℃の硼珪酸ガラスからなる厚さ0.1〜0.3mmのガラス板、2はガラス板1にブラスト加工やエッチング加工で直径(Φ)0.1〜0.5mmに形成したスルーホールであって、前記スルーホールの形状は充填剤の充填方向が広い。3はスルーホール内およびガラス板1の第一主面ならびに第二主面に形成した0.1μm以上の厚みを備えた導体膜、4は充填材として絶縁物である熱膨張係数が50×10-7℃からなるΦ0.1〜0.3mmのガラス球、5は充填材4をスルーホール2へ充填するときに用いる成型金型である。
詳細な構成を下記に説明する。硼珪酸ガラスからなるガラス板1に、アルミナや炭化珪素などのメディアを用いた乾式ブラスト法によりスルーホール2を形成する(図1A)。スルーホール2はガラス球4が載置される開口部、ガラス基板1のスルーホール2の内壁6と、ガラス基板1の第一主面と第二主面とのスルーホール2開口部周囲7に、真空蒸着またはスパッタリングにより導体膜3を形成する(図1B)。導体膜2はスルーホール2に充填されるガラス球4との密着性を高めるため、チタン、銅等が適している。
次にガラス基板1に形成されたスルーホール2にガラス球4を載置する(図1C)。スルーホールの穴径は最大部の直径が0.15mmで、最小部の直径が0.05mmであり、両面に開口部を備えた円錐形状をなしている。これに対してガラス球4はスルーホールの穴径よりも大きな直径を有している。ガラス基板1に形成されたスルーホール2にガラス球4を載置した状態で成型金型を用いてガラス球4の軟化点以下の600〜630℃に加熱しながらガラス球4を4.0×108Pa〜1.1×1010Paの圧力で挟圧する(図1D)。
成型金型5で挟圧しガラス球4をスルーホール2に充填し、導体膜3とガラス球4とを密着させる(図1E)。ガラス球4を軟化点以下の領域で圧入させることにより、スルーホール2の内面への押し広げる力とおよびガラス球4の熱膨張係数と、ガラス基板1の熱膨張係数との差による生じる膨張差による圧縮力と、金属酸化物であるガラス球4と導体膜4との分子間力および親和力による密着力とにより、高気密状態にガラス球4を充填する。
ガラス基板1のスルーホール2に気密性を確保した状態で充填材4が充填される(図1F)。ここでいう気密性とはヘリウムをトレーサガスに用いた気密漏れ量測定機で1×10-9Pa・m3/sec以下の漏れ量に保持した状態の事をいう。
なお、本実施の形態において、充填材にガラス球4を用いたが、スルーホール4と充填材との間で熱膨張力と圧縮力とにより密着すればそれで良く、ガラス片、ガラス柱などとしても良い。
絶縁基板のスルーホールの充填方法として有用であり、特にスルーホール部の気密性を必要とするガラス基板のスルーホールの充填方法に適している。
A−Fは本発明の実施の形態におけるスルーホールの充填方法の工程断面図。 A−Cは従来のスルーホールの充填方法のフローを示した断面図。
符号の説明
1 絶縁基板
2 スルーホール
3 導体膜
4 充填材
5 成型金型
6 内壁
7 開口部周囲
101 絶縁基板
102 スルーホール
103 導体膜
104 充填材

Claims (2)

  1. ガラス基板の厚さ方向に、第一主面と第二主面とを接続するためのスルーホールが形成され、前記スルーホールの内壁と前記第一主面と前記第二主面のスルーホール開口部周囲とに導電膜が形成され、前記スルーホールに圧入されたガラスが非発泡状態で充填されている回路基板。
  2. ガラス基板の厚さ方向に、第一主面と第二主面とを接続するための球状ガラスの充填方向に広いスルーホールを形成し、前記スルーホールの内壁と前記第一主面と前記第二主面のスルーホール開口部周囲とに導電膜を形成し、前記スルーホールに球状ガラスを加熱加圧しながら充填する回路基板の製造方法。
JP2003418477A 2003-12-16 2003-12-16 回路基板とその製造方法 Expired - Fee Related JP4138641B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003418477A JP4138641B2 (ja) 2003-12-16 2003-12-16 回路基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003418477A JP4138641B2 (ja) 2003-12-16 2003-12-16 回路基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2005183481A JP2005183481A (ja) 2005-07-07
JP4138641B2 true JP4138641B2 (ja) 2008-08-27

Family

ID=34780684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003418477A Expired - Fee Related JP4138641B2 (ja) 2003-12-16 2003-12-16 回路基板とその製造方法

Country Status (1)

Country Link
JP (1) JP4138641B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4508859B2 (ja) * 2004-12-24 2010-07-21 新光電気工業株式会社 半導体基板の製造方法
JP4891235B2 (ja) * 2005-06-01 2012-03-07 パナソニック株式会社 回路基板とその製造方法及びこれを用いた電子部品
AU2010332782B2 (en) * 2009-12-18 2015-04-16 Aerocrine Ab Method for plugging a hole and a plugged hole
US20210068266A1 (en) * 2018-03-30 2021-03-04 Sony Corporation Glass wiring substrate and component-mounted glass wiring substrate

Also Published As

Publication number Publication date
JP2005183481A (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
JP4891235B2 (ja) 回路基板とその製造方法及びこれを用いた電子部品
US6730856B2 (en) Ceramic circuit board and method for manufacturing the same
US10512170B2 (en) Highly conductive transparent glass-based circuit board
JP3650546B2 (ja) 導電性ペースト、およびそれを用いた導電性構造、セラミック電子部品、電子部品、実装体、回路基板、電気的接続方法、回路基板の製造方法、及びセラミック電子部品の製造方法
WO2019009028A1 (ja) 半導体製造装置用部材及びその製法
KR960032804A (ko) 이방성 도전 매체 및 그 제조 방법, 전기 회로 디바이스
JP4138641B2 (ja) 回路基板とその製造方法
JP2006287213A (ja) 静電チャック、静電チャック装置、静電チャックの製造方法、真空チャック、真空チャック装置、真空チャックの製造方法、セラミックヒーター、セラミックヒーター装置、及びセラミックヒーターの製造方法
KR101201410B1 (ko) 회로기판용 탄성 전기접촉단자
JP2004342590A (ja) 内部の一時的準気密シールを備えるヒューズエレメント
CN111200195B (zh) 弹性电接触端子
US20050057337A1 (en) Tubular fuse component with end caps with a hermetically sealing plastic sealing body insert
JPH0487213A (ja) 異方性導電膜およびその製造方法
CN108500412A (zh) 用于脆性材料的接头
US10406782B2 (en) Highly conductive transparent laminated glass article
JP2017135351A (ja) 基板支持装置及びその製造方法
JP2005093413A (ja) 電気コネクタ
JPH1053470A (ja) セラミックス接合体およびその製造方法
JP2005259801A (ja) 多層ガラス基板の製造方法
Tanaka et al. Comprehensive study on wafer-level vacuum packaging using anodically-bondable LTCC wafer and thin film getter
JP2002134659A (ja) 電子素子用基板とその製造方法並びに電子素子とその製造方法
JPH03126540A (ja) 多孔性セラミック基板内の欠陥を気密シールする方法
JP2015080108A (ja) パッケージの製造方法
JPH0335583A (ja) フレキシブル回路基板及びそのスルーホール部の形成方法
JP7278167B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080605

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees