JP2015080108A - パッケージの製造方法 - Google Patents

パッケージの製造方法 Download PDF

Info

Publication number
JP2015080108A
JP2015080108A JP2013216582A JP2013216582A JP2015080108A JP 2015080108 A JP2015080108 A JP 2015080108A JP 2013216582 A JP2013216582 A JP 2013216582A JP 2013216582 A JP2013216582 A JP 2013216582A JP 2015080108 A JP2015080108 A JP 2015080108A
Authority
JP
Japan
Prior art keywords
package
electrode
base substrate
substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013216582A
Other languages
English (en)
Inventor
岸 松雄
Matsuo Kishi
松雄 岸
中村 敬彦
Norihiko Nakamura
敬彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2013216582A priority Critical patent/JP2015080108A/ja
Publication of JP2015080108A publication Critical patent/JP2015080108A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】気密性に優れた電子部品封入済みパッケージを安定的に提供することを目的とする。
【解決手段】本発明のパッケージの製造方法は、絶縁性脆性材料を材料とする少なくとも2枚の基板を接合し、内部に構成されるキャビティ4に電子部品5を収納し、収納された電子部品5が基板を介して外部と電気的に接続するために基板の一方又は両方に貫通電極8が設けられたパッケージ1の製造方法であって、キャビティを有するリッド基板2を形成するリッド基板形成工程と、一方の面側にパッケージ内電極配線6がなされたベース基板3を形成するベース基板形成工程と、ベース基板に電子部品を実装し、リッド基板とベース基板とを気密封止接合する電子部品搭載工程を経たのち、ベース基板にパッケージ内電極配線と外部とを接続するための貫通孔28を開け、貫通孔を導電性物質で充填する貫通電極形成工程と、ベース基板の他方の面側にもうけられる外部電極7を形成する外部電極形成工程と、を有することを特徴とする。
【選択図】図1

Description

本発明は、電子部品を搭載、封入するための貫通電極を有するパッケージの製造方法に関する。
振動子や加速度等の力学量を測定するためのセンサ等の電子部品を搭載、封入、収納するためのパッケージとして、二体化された基板からなるものが広く使用されている。
これらの基板は、電子部品を搭載するためのベース基板とこのベース基板に蓋として封止するためのリッド基板と呼ばれるもので、セラミックスやガラスといった絶縁性材料を加工し、電極等が形成されているが、特にベース基板には搭載される電子部品と外部の回路基板等と電気的な接続を行うための電極が設けられている。
これらの電極は、金属ペーストの焼成や薄膜技術等により作製されるが、ベース基板に貫通孔を開け、この貫通孔に金属を埋め込むことにより貫通電極と呼ばれる構造をとったものが提案されている。例えば、ベース基板として貫通孔を形成したガラス基材を用い、貫通孔を銀ペーストにより埋め、貫通電極として用いている例(特許文献1)やガラス基材に貫通孔を設け、金属ピンを低融点ガラスとともに貫通孔に打ち込み、低融点ガラスを溶融することにより金属ピンとガラス基材を一体化することにより貫通孔を塞ぎ貫通電極を形成する方法が採用されている(特許文献2)。さらに、テーパー状の貫通孔を基材であるガラスの軟化点以上の温度に加熱し、カーボン材からなる成形型により加圧成形することにより作製し、金属ピンをこの貫通孔に振込み、全体をガラス基材の軟化点以上のとすることによりガラス基材と金属ピンを一体化する方法も提案されている(特許文献3)。
しかしながら、近年における電子部品の小型化およびパッケージの小型化に伴い、貫通電極の小型化と近接化が望まれていることは周知のことである。また、雰囲気の影響を受ける振動子や力学量測定センサ等では、貫通電極の封止性という点においても、その厳密さが要求されている。
前記の銀ペースト等の金属ペーストを用いる貫通電極の製造方法では、銀を使うという観点から、コストがかかるという点に加え、基板としてガラス基材を用いる場合、ガラス基材の耐熱性から銀ペーストの焼成温度をガラス基材の軟化点以上とする必要があるため、基材の変形を起こすという課題があった。
また、金属ピンを貫通孔に埋め込む方法では、埋め込むピンの形状を自由にすることができないため、パッケージ内部側とパッケージ外側における平面形状が限定的となり、新たな電極をフォトリソグラフィー等の方法により作製し貫通電極であるピンと接続する必要があった。
さらに、この他、貫通孔を埋め込む方法として、めっき法が挙げられるが、貫通孔の埋め込みが不完全であったり、使われるめっき物が銅めっきであることから、セラミックスやガラス等の基板本体と熱膨張率に大きな差があり、2枚の基板を接合する際かけられる熱により変形や剥離といった問題を起こしていた。
特開2002−124845号公報 特開2003−209198号公報 特開2011−166307号公報
本発明は、上記事情に鑑みなされたものであり、貫通電極形成後、高温処理がなく、且つ、微細性、近接性に優れた貫通電極を有するセラミックスやガラス等を用いた基板により形成するパッケージを提供することを目的とする。
本発明は、上記課題を解決するため、以下の手段を採用する。
本発明に係わるパッケージの製造方法は、セラミックス、ガラス等の絶縁性脆性材料からなる少なくとも2枚の基板を接合し、内部に構成されるキャビティに電子部品を収納し、収納された電子部品がパッケージを介して外部と電気的に接続するために上記基板の一方又は両方に金属からなる貫通電極が設けられた気密性を有するパッケージの製造方法であって、
パッケージ内電極配線がなされた第一の基板に電子部品を実装し、ついで、この第一の基板と第二の基板とを気密封接合した後、パッケージ内電極配線と外部を接続するための貫通孔を開ける工程と、貫通孔を金属で充填しパッケージ内電極配線とパッケージ外部とを電気的に接続する工程とを含むことを特徴とする。
このパッケージの製造方法によれば、陽極接合やろう材による高温接合による2枚の基板の接合後に貫通電極を形成するので、完成した貫通電極が高温処理の影響を受けることがないので熱応力や変形がないので歪や強度劣化といった欠陥を最小限にすることができ、さらに、2枚の基板を接合した後の十分な厚みを利用し、貫通電極形成後に研削や研磨により全体の厚みを薄くすることができるのでパッケージの薄型化や小型化を図ることができる。
また、本発明に係わるパッケージの製造方法は、パッケージ内電極配線と外部を接続するための貫通孔がパッケージ内電極配線の下部に開けられることを特徴とする。
このパッケージの製造方法によれば、貫通孔を作製する際に外部から貫通孔を開け始め、パッケージ内電極の下で止められるため、パッケージ内部と外部が直接通ずることがなく、パッケージ内部の気密性を保ちながら、電子部品が封入されたパッケージを製造することができる。
また、本発明に係わるパッケージの製造方法は、貫通孔を充填する導電性物質が電気めっきにより析出される金属材料であることを特徴とする。
このパッケージの製造方法によれば、貫通孔を充填する導電性物質が電気めっきにより形成される金属材料であうことから、充填率が高く、導電性に優れた貫通電極とすることができるため、電気的性能に優れた電子部品が封入されたパッケージを製造することができる。
また、本発明に係わるパッケージの製造方法は、貫通孔を充填する導電性物質がはんだ材料であることを特徴とする。
このパッケージの製造方法によれば、貫通孔を印刷等の汎用技術を用いてペースト状はんだで充填したのち、はんだを溶融加熱することにより、はんだ材料がパッケージ内部に電気的に通じる内部電極と密着良く接続されると同時にパッケージ外部に至るため、貫通電極として機能だけでなく外部電極としての機能、さらに、パッケージを取り付けるべき、外部電子回路部品との接続に使えるようにすることができるので、非常にコスト性に優れたパッケージを提供できる。
また、パッケージの製造方法は、貫通孔を充填する導電物質が銀ペースト等のペースト状導電物質を硬化したものであることを特徴とする。
このパッケージの製造方法によれば、貫通孔を印刷等の汎用技術を用いて銀ペースト等のペースト状導電物質で充填し、この銀ペーストを硬化するので、容易且つ安価に貫通電極を形成することができ、コストに優れたパッケージを提供できる。
この発明によれば、気密性に優れた電子部品封入済みパッケージを安定的に提供できるだけでなく、薄型化や小型化に優れたものを提供することができる。
本発明の実施形態に係わるパッケージの概要を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、リッド基板成形工程を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、ベース基板形成工程を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、電子部品搭載工程を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、貫通電極形成工程を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、外部電極形成工程を示す図である。
本発明に係る実施形態について、図を参照して説明する。
図1は、本発明の実施形態に係るパッケージに電子部品としての音叉型水晶振動子を搭載し真空封止したものの概要を示す図であり、図1(a)は、上面より透視した図であり、図1(b)は主要分の断面方向における概要を示す図である。
このパッケージ1の主要分は、シリコン単結晶からなるリッド基板2と熱膨張率がほぼ同じ値を有するホウケイ酸ガラスからなるベース基板3と、これらの間に存在し、真空に保たれたキャビティ4の中に搭載された音叉型水晶振動子5から構成されている。
ベース基板3には、音叉型水晶振動子5を保持し、電気的に接続するパッケージ内電極配線としての内部電極6と気密を保ち、この内部電極6と外部電極7とを接続するための貫通電極8が備えられている。
音叉型水晶振動子5は、その表面に形成されている金膜により、同じく表面が金である内部電極6と金―金拡散接合により強固に接合されており、シリコン単結晶からなるリッド基板2とホウケイ酸ガラスからなるベース基板3は、真空中で、所謂、陽極接合法により接合されることにより、音叉型水晶振動子5は気密封止されている。
このような音叉型水晶振動子5を搭載したパッケージ1を作製するための工程は、図2に示したリッド基板成型工程と、図3に示したベース基板形成工程と、図4に示した電子部品搭載工程と、図5に示した貫通電極形成工程と、図6に示した外部電極形成工程から構成されている。
図2に示したリッド基板成型工程では、図2(a)に示すように、平行度および平坦度を十分有する単結晶シリコンウエハ9上に、厚膜フォトレジスト10を貼付した後、図2(b)に示すように、露光現像により所望とするレジストパターン層11を形成し、サンドブラストによりレジストパターン層11に覆われていない部分を削りとり、図2(c)に示すように、キャビティ12を形成し、図2(d)に示すように、最後にレジストパターン層11を除去することによりリッド基板13を作製する。なお、図2では、一つのリッド基板断面について記載したが、複数個をまとめて同一のシリコンウエハ9に形成することができる。
図3に示したベース基板形成工程では、図3(a)に示すように、平行度および平坦度を十分有するホウケイ酸ガラス基板14の一表面にスパッタリング法によりガラス基板14側からクロム、銅膜をそれぞれ50nm、500nm形成することにより導電層15を形成した後、図3(b)に示すように、フォトレジスト層16をコートし、図3(c)に示すように、さらに露光現像により開口部17を有するめっきレジスト層18形成する。次いで、図3(d)に示すように、湿式めっき法によりこの開口部17内にガラス基板14側から銅めっき層20μm、ニッケルめっき層2μmおよび金めっき層2μmを形成することにより金属突起部19を形成する。さらに、図3(e)に示すように、めっきレジスト層18を剥離したのち、図3(f)に示すように、金属突起部19の直下以外の導電層15をエッチングすることにより除去し、突起状内部電極20を形成することによりベース基板21が作製される。なお、図3では、一つのパッケージとなる部分について断面図により説明したが、リッド基板成型工程と同様、複数個をまとめて1枚のガラス基板上に形成することができることは言うまでもない。
図4に示した電子部品搭載工程では、図4(a)に示すように、ベース基板21上の突起状内部電極20に電子部品である音叉型水晶振動子22の金からなる電極部に位置をあわせ、熱と超音波を印加することにより、所謂、金−金拡散接合をおこなうことにより音叉型水晶振動子22をベース基板21に実装搭載する。次に、図4(b)に示すように、真空中において、音叉型水晶振動子22が搭載されたベース基板21とキャビティ23を有するリッド基板24を位置合わせし、加熱および加圧しながら、両基板間に電圧を印加することにより、所謂、陽極接合をおこなうことによりベース基板21とリッド基板24を一体化することにより音叉型水晶振動子22を真空気密封止する。
図5に示した貫通電極形成工程では、図5(a)に示すように、ベース基板21の外面にフォトレジスト層25を形成し、図5(b)に示すように、露光現像を行うことにより開口部26を有する耐サンドブラストレジスト層27を形成する。ここで、開口部26は、貫通電極が形成されるべき貫通孔28の位置である突起状内部電極20の直下に形成される。次に、図5(c)に示すように、サンドブラスト法により耐サンドブラストレジスト層27側からサンドブラストを行うことにより突起状内部電極20につながる貫通孔28を開ける。図5(d)に示すように、耐サンドブラストレジスト層27を剥離後、クロム50nm、銅500nmからなる導電層29をスパッタリング法により形成する。その後、図5(e)に示すように、ドライフィルムフォトレジスト30を導電層29の表面に貼付し、図5(f)に示すように、露光、現像を行い貫通孔28とその周囲部に開口部31を有するめっきレジスト層32を形成し、さらに、図5(g)に示すように、湿式銅めっきにより銅めっき層33を形成することにより貫通孔28を銅で埋め込み、図5(h)に示すように、レジスト層32を除去、研磨により銅めっき層33の突出部の平坦化と導電層29を除去行うことにより貫通電極34を形成する。
図6に示した外部電極形成工程では、図6(a)に示すように、外部電極が形成される面に基板面からクロム50nm、銅500nmからなる導電層35をスパッタリング法により形成し、図6(b)に示すように、フォトレジスト層36のコート、図6(c)に示すように、露光・現像による開口部37とめっきレジスト層38の形成を経て、図6(d)に示すように、湿式めっき法により銅10μm、ニッケル1μmおよび金0.1μm形成することにより外部電極39を形成し、図6(e)に示すように、レジスト層38を除去後、図6(f)に示すように、導電層35のうち不要部をエッチングにより除去することにより、外部電極40を有した音叉型水晶振動子を搭載したパッケージ41が作製される。
このようにウエハ状態で複数個まとめて作製されたパッケージ41は、ダイシングにより機械的に分離することにより個変化し、チップ部品として供することとなる。
本実施の形態では、内部電極形成、電子部品である音叉型水晶振動子を実装後、真空封止を行い、その後に貫通孔の形成を行っている。すなわち、貫通電極に係わる真空・気密封止は直接的には内部電極で行っており、貫通電極形成における電気銅めっき、所謂、フィルドビアめっきによっているものではない。電気めっきによるフィルドビアは、めっき時に生じる空孔やつきまわりの悪さ等により不完全な場合が多々生じることがある。これに対して、本実施の形態では、封止に直接的に係わる内部電極を平坦部に形成するため、空孔をはじめとする欠陥を極力少なくすることができるので、非常に高い確率で封止を行うことができ、信頼性の高いものとすることができる。
さらに、貫通孔をサンドブラスト法により作製したが、炭化ケイ素やアルミナ粒子、ガラス粒子等を用いるサンドブラストはガラスやセラミックス等の脆性材料に対しては非常に効率よく穴明けを行うが、本実施の形態で内部電極に使用した銅や金のような延性、展性に富んだ軟らかい金属に対しては、浸食性が低いので内部電極直下までブラスト作用が及ぶと殆ど停止するので、貫通孔形成には非常に都合がよい方法となる。さらに、ガラスにサンドブラスト法を適用すると、耐サンドブラストレジスト層における開口部の開口径の約2倍程度の深さの地点でサンドブラストによる侵食が飽和に近くなり極端に穴明け速度が低下する。この作用を利用すれば、開口径の2倍程度のガラス厚みのものをベース基板として用いれば、安定的に内部電極にいたる貫通孔を形成することができる。
さらに、サンドブラスト法により貫通孔を作製したが、使用するベース基板の材質や厚み等により、この方法の限りではなく、薬液によるウエットエッチング、反応性ガスを用いたドライエッチング、レーザーによる加工等よび各方法の組み合わせ等による方法の何れもが、貫通孔の作製に適用できる。
さらに、ベース基板およびリッド基板の各々の加工時における薄型化には、強度等により制約があったが、両基板の接合後、または、貫通電極を形成するための銅めっき後、ベース基板およびリッド基板を研磨することにより総厚みを薄くすることが可能となりパッケージの薄型、小型化に大きな効果を奏することができる。
また、本実施の形態では、銅めっきを貫通電極材料として用いたが、必ずしもめっきである必要は無い。すなわち、真空・気密封止は内部電極で行われているため、貫通孔形成後、貫通孔をハンダペーストで充填したのち、溶融してハンダと内部電極を接続し、貫通孔から外にいたるハンダを外部電極を兼ねた貫通電極とすることや、銀ペーストといった流動性を有する接合材で充填することにより貫通電極として用いても可能である。
また、本実施の形態では、電子部品として音叉型水晶振動子を用いたが、LSIをはじめとする半導体装置や加速度センサーをはじめとする力学量センサー等、真空封止や雰囲気気密封止が必要とされる電子部品であれば如何なるものに対しても適用できることは言うまでもない。
また、本実施の形態では、電子部品として音叉型水晶振動子を用いたが、LSIをはじめとする半導体装置や加速度センサーをはじめとする力学量センサー等、真空封止や雰囲気気密封止が必要とされる電子部品であれば如何なるものに対しても適用できることは言うまでもない。
以上、本願発明によれば、ウエハ状態で電子部品を気密封止した複数個のパッケージを同時に作製することができると同時に、小型化、薄型化に優れたものとすることができる。
1、41 パッケージ
2、13、24 リッド基板
3、21 ベース基板
4、12、23 キャビティ
5、22 音叉型水晶振動子(電子部品)
6 内部電極(パッケージ内電極配線)
7、39、40 外部電極
8、34 貫通電極
9 シリコンウエハ
10 厚膜フォトレジスト
11 レジストパターン
14 ガラス基板
15、29、35 導電層
16、25、36 フォトレジスト層
17、26、31、37 開口部
18、32、38 レジスト層
19 金属突起部
20 突起状内部電極(パッケージ内電極配線)
27 耐サンドブラストレジスト層
28 貫通孔
30 ドライフィルムフォトレジスト
33 銅めっき層

Claims (5)

  1. 絶縁性脆性材料を材料とする少なくとも2枚の基板を接合し、内部に構成されるキャビティに電子部品を収納し、収納された電子部品が前記基板を介して外部と電気的に接続するために前記基板の一方又は両方に貫通電極が設けられたパッケージの製造方法であって、
    前記キャビティを有するリッド基板を形成するリッド基板形成工程と、
    一方の面側にパッケージ内電極配線がなされたベース基板を形成するベース基板形成工程と、
    前記ベース基板に電子部品を実装し、前記リッド基板と前記ベース基板とを気密封止接合する電子部品搭載工程を経たのち、前記ベース基板に前記パッケージ内電極配線と外部とを接続するための貫通孔を開け、前記貫通孔を導電性物質で充填する貫通電極形成工程と、
    前記ベース基板の他方の面側にもうけられる外部電極を形成する外部電極形成工程と、
    を有することを特徴とするパッケージの製造方法。
  2. 請求項1に記載のパッケージの製造方法において、前記貫通孔が前記パッケージ内電極配線の直下部に開けられることを特徴とするパッケージの製造方法。
  3. 請求項1または請求項2に記載のパッケージの製造方法において、前記導電性物質が電気めっきにより析出される金属材料であることを特徴とするパッケージの製造方法。
  4. 請求項1または請求項2に記載のパッケージの製造方法において、前記導電性物質がはんだ材料であることを特徴とするパッケージの製造方法。
  5. 請求項1または請求項2に記載の前記パッケージの製造方法において、前記導電性物質が銀ペースト等のペースト状導電物質を硬化したものであることを特徴とするパッケージの製造方法。
JP2013216582A 2013-10-17 2013-10-17 パッケージの製造方法 Pending JP2015080108A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013216582A JP2015080108A (ja) 2013-10-17 2013-10-17 パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013216582A JP2015080108A (ja) 2013-10-17 2013-10-17 パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2015080108A true JP2015080108A (ja) 2015-04-23

Family

ID=53011195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013216582A Pending JP2015080108A (ja) 2013-10-17 2013-10-17 パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2015080108A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018042090A (ja) * 2016-09-07 2018-03-15 日本電波工業株式会社 水晶デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018042090A (ja) * 2016-09-07 2018-03-15 日本電波工業株式会社 水晶デバイス

Similar Documents

Publication Publication Date Title
TWI517310B (zh) Manufacturing method of electronic device package
JP5538974B2 (ja) 電子デバイスパッケージの製造方法及び電子デバイスパッケージ
TWI480985B (zh) 一種半導體氣密封裝結構及其製造方法
JP2013030759A (ja) パッケージされたデバイス、パッケージング方法及びパッケージ材の製造方法
JP2011147054A (ja) 電子装置、および、電子装置の製造方法
TWI614207B (zh) 電子裝置及電子裝置的製造方法
US9711707B2 (en) Method for manufacturing an electronic device
KR102068426B1 (ko) 구리도금 둘레 댐을 갖춘 세라믹 패키징 기판 제조 방법
JP6516399B2 (ja) 電子デバイス
JP2015122413A (ja) パッケージおよびその製造方法
JP2015080108A (ja) パッケージの製造方法
JP2015088987A (ja) パッケージの製造方法およびパッケージ
JP4214068B2 (ja) 多層ガラス基板の製造方法
TWI620280B (zh) 帶鍍銅圍壩的陶瓷封裝基板製備方法
JPWO2011118786A1 (ja) ガラス埋込シリコン基板の製造方法
JP2014086963A (ja) パッケージおよびパッケージの製造方法
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法
JP2007184810A (ja) 圧電振動子の製造方法
JP5919052B2 (ja) パッケージ及びパッケージの製造方法
JP2006203112A (ja) 電子素子用基板とその製造方法
JP2010057095A (ja) 圧電振動子及びその製造方法並びに発振器
JP5407903B2 (ja) 電子装置、および、電子装置の製造方法
JP2015119100A (ja) パッケージとその製造方法
JP2007220780A (ja) 半導体デバイスの製造方法
JP2013051510A (ja) 圧電振動デバイスの封止部材の製造方法および当該製造方法によって得られた封止部材を用いた圧電振動デバイス