JP2015088987A - パッケージの製造方法およびパッケージ - Google Patents

パッケージの製造方法およびパッケージ Download PDF

Info

Publication number
JP2015088987A
JP2015088987A JP2013226855A JP2013226855A JP2015088987A JP 2015088987 A JP2015088987 A JP 2015088987A JP 2013226855 A JP2013226855 A JP 2013226855A JP 2013226855 A JP2013226855 A JP 2013226855A JP 2015088987 A JP2015088987 A JP 2015088987A
Authority
JP
Japan
Prior art keywords
substrate
electrode
package
forming
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013226855A
Other languages
English (en)
Inventor
岸 松雄
Matsuo Kishi
松雄 岸
中村 敬彦
Norihiko Nakamura
敬彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2013226855A priority Critical patent/JP2015088987A/ja
Publication of JP2015088987A publication Critical patent/JP2015088987A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】多数個取りによる安定した品質のパッケージおよびパッケージの製造方法を提供することを目的とする。【解決手段】第一の基板に複数の前記キャビティを形成しリッド基板2を形成するリッド基板形成工程と、第二の基板に内部電極を形成しベース基板3を形成するベース基板形成工程と、第二の基板に電子部品5を実装し、第一の基板と第二の基板とを接合する電子部品搭載工程と、少なくとも第一の基板および第二の基板のいずれか一方に内部電極と外部とを接続するための複数の貫通孔および複数の貫通孔の間に切断溝を作製する貫通孔および切断溝形成工程と、貫通孔を金属で充填し貫通電極8を形成する貫通電極形成工程と、貫通電極を介して内部電極と導通される外部電極7を形成する外部電極形成工程と、切断溝を切断することによりパッケージの個片化を行う個片化工程とを含むことを特徴とするパッケージの製造方法を提供する。【選択図】図1

Description

本発明は、電子部品を搭載、封入するための貫通電極を有するパッケージの製造方法およびパッケージに関する。
振動子や加速度等の力学量を測定するためのセンサ等の電子部品を搭載、封入、収納するためのパッケージとして、二体化された基板からなるものが広く使用されている。
これらの基板は、電子部品を搭載するためのベース基板とこのベース基板に蓋として封止するためのリッド基板と呼ばれるもので、セラミックスやガラスといった絶縁性材料を加工し、電極等が形成されているが、特にベース基板には搭載される電子部品と外部の回路基板等と電気的な接続を行うための電極が設けられている。
これらの電極は、金属ペーストの焼成や薄膜技術等により作製されるが、ベース基板に貫通孔を開け、この貫通孔に金属を埋め込むことにより貫通電極と呼ばれる構造をとったものが提案されている。例えば、ベース基板として貫通孔を形成したガラス基材を用い、貫通孔を銀ペーストにより埋め、貫通電極として用いている例(特許文献1)やガラス基材に貫通孔を設け、金属ピンを低融点ガラスとともに貫通孔に打ち込み、低融点ガラスを溶融することにより金属ピンとガラス基材を一体化することにより貫通孔を塞ぎ貫通電極を形成する方法が採用されている(特許文献2)。さらに、テーパー状の貫通孔を基材であるガラスの軟化点以上の温度に加熱し、カーボン材からなる成形型により加圧成形することにより作製し、金属ピンをこの貫通孔に振込み、全体をガラス基材の軟化点以上のとすることによりガラス基材と金属ピンを一体化する方法も提案されている(特許文献3)。
しかしながら、近年における電子部品の小型化およびパッケージの小型化に伴い、貫通電極の小型化と近接化が望まれていることは周知のことである。また、雰囲気の影響を受ける振動子や力学量測定センサ等では、貫通電極の封止性という点においても、その厳密さが要求されている。
前記の銀ペースト等の金属ペーストを用いる貫通電極の製造方法では、銀を使うという観点から、コストがかかるという点に加え、基板としてガラス基材を用いる場合、ガラス基材の耐熱性から銀ペーストの焼成温度をガラス基材の軟化点以上とする必要があるため、基材の変形を起こすという課題があった。
また、金属ピンを貫通孔に埋め込む方法では、埋め込むピンの形状を自由にすることができないため、パッケージ内部側とパッケージ外側における平面形状が限定的となり、新たな電極をフォトリソグラフィー等の方法により作製し貫通電極であるピンと接続する必要があった。
さらに、この他、貫通孔を埋め込む方法として、めっき法が挙げられるが、貫通孔の埋め込みが不完全であったり、使われるめっき物が銅めっきであることから、セラミックスやガラス等の基板本体と熱膨張率に大きな差があり、2枚の基板を接合する際かけられる熱により変形や剥離といった問題を起こしていた。
また、上記のような多数個取りを目的とした基板の張り合わせによる電子部品を封入したパッケージの作製では、最終的に多数個取り基板を個片化する必要があるが、ダイシングによる切断があり、パッケージ間の切断しろが取り個数に大きく影響すると同時にダイシング工程に要する費用等がコストに大きく影響するという問題があった。
特開2002−124845号公報 特開2003−209198号公報 特開2011−166307号公報
本発明は、上記事情に鑑みなされたものであり、安定した多数個取りが可能となるパッケージの製造方法およびパッケージを提供することを目的とする。
本発明は、上記課題を解決するため、以下の手段を採用する。
本発明に係わるパッケージの製造方法は、絶縁性脆性材料を材料とする第一の基板と第二の基板とが接合され、内部のキャビティに収納される電子部品が外部と電気的に接続されるための貫通電極が設けられるパッケージの製造方法であって、前記第一の基板に複数の前記キャビティを形成しリッド基板を形成するリッド基板形成工程と、前記第二の基板に内部電極を形成しベース基板を形成するベース基板形成工程と、前記第二の基板に電子部品を実装し、前記第一の基板と前記第二の基板とを接合する電子部品搭載工程と、少なくとも前記第一の基板および前記第二の基板のいずれか一方に前記内部電極と外部とを接続するための複数の貫通孔および前記複数の貫通孔の間に切断溝を作製する貫通孔および切断溝形成工程と、前記貫通孔を金属で充填し貫通電極を形成する貫通電極形成工程と、前記貫通電極を介して前記内部電極と導通される外部電極を形成する外部電極形成工程と、前記切断溝を切断することにより前記リッド基板及び前記ベース基板の個片化を行う個片化工程と、を含むことを特徴とする。
このパッケージの製造方法によれば、陽極接合やろう材による高温接合による2枚の基板の接合後に貫通電極を形成するので、完成した貫通電極が高温処理の影響を受けることがないので熱応力や変形がないので歪や強度劣化といった欠陥を最小限にすることができると同時に2枚の基板を接合した後の十分な厚みを利用し、貫通電極形成後に研削や研磨により全体の厚みを薄くすることができるのでパッケージの薄型化や小型化を図ることができ、さらに切断溝が形成されているので、単純に機械的な力を加えるだけでパッケージの個片化が出切ると同時に、切断しろがないので、ウエハ当たりの取り個数が格段に多くなる。
また、本発明のパッケージの製造方法は、前記第一の基板はセラミックスを材料としており、前記第二の基板はガラスを材料としており、前記切断溝は前記第二の基板に形成されることを特徴とする。このパッケージの製造方法によれば、相対的に割れにくいガラス材料で形成される第二の基板に切断溝が形成されるので、意図しない位置にヒビ割れ等が形成されにくく、量産性に優れたパッケージの製造方法を提供できる。
また、本発明のパッケージの製造方法は、貫通孔よび切断溝形成工程における貫通孔と切断溝の形成がサンドブラスト法によることを特徴とする。
このパッケージの製造方法によれば、貫通孔および切断溝がサンドブラスト法により形成されるので、高い精度でこれらが形成されることに加え、貫通孔および切断溝が基板内部に向かって細くなるため、貫通孔への導電性物質の充填を容易にすることやパッケージの個片化時における切断精度を格段に高めることができる。
また、本発明のパッケージによれば、電子部品を収容するキャビティを有し、セラミックスを材料とするリッド基板と、前記リッド基板と接合され、前記電子部品が実装される内部電極と外部とを導通する貫通電極が形成され、前記電子部品の投影部分より外周側に斜面が形成され、ガラスを材料とするベース基板と、を備えることを特徴とする。このパッケージによれば、不要なヒビ割れ等が抑制された量産性に優れるパッケージを提供できる。
この発明によれば、多数個取りによる安定した品質のパッケージおよびパッケージの製造方法を提供することができる。
本発明の実施形態に係わるパッケージの概要を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、リッド基板成形工程を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、ベース基板形成工程を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、電子部品搭載工程を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、貫通孔および切断溝形成工程を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、貫通電極形成工程を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、外部電極形成工程を示す図である。 本発明の実施形態に係わるパッケージを作製するための工程のうち、個片化工程を示す図である。
本発明に係る実施形態について、図を参照して説明する。
図1は、本発明の実施形態に係るパッケージに電子部品として例示する音叉型水晶振動子を搭載し真空封止したものの概要を示す図であり、図1(a)は、上面より透視した図であり、図1(b)は主要分の断面方向における概要を示す図である。
このパッケージ1の主要分は、シリコン単結晶からなるリッド基板2と熱膨張率がほぼ同じ値を有するホウケイ酸ガラスからなるベース基板3と、これらの間に存在し、真空に保たれたキャビティ4の中に搭載された音叉型水晶振動子5から構成されている。
ベース基板3には、音叉型水晶振動子5を保持し、電気的に接続する内部電極6と気密を保ち、この内部電極6と外部電極7とを接続するための貫通電極8が備えられている。
音叉型水晶振動子5は、その表面に形成されている金膜により、同じく表面が金である内部電極6と金―金拡散接合により強固に接合されており、シリコン単結晶からなるリッド基板2とホウケイ酸ガラスからなるベース基板3は、真空中で、所謂、陽極接合法により接合されることにより、音叉型水晶振動子5は気密封止されている。ベース基板3には斜面52が形成されており、斜面52は、上面図(a)で見て、音叉型水晶振動子5の投影部分より外周側に形成されている。
このような音叉型水晶振動子5を搭載したパッケージ1を作製するための工程は、図2に示したリッド基板成型工程と、図3に示したベース基板形成工程と、図4に示した電子部品搭載工程と、図5に示した貫通電極形成工程と、図6に示した外部電極形成工程から構成されている。
図2に示したリッド基板成型工程では、平行度および平坦度を十分有する単結晶シリコンウエハ9上に、厚膜フォトレジスト10を貼付した後、露光現像により所望とするレジストパターン層11を形成し、サンドブラストによりレジストパターン層11に覆われていない部分を削りとり、キャビティ12を形成し、最後にレジストパターン層11を除去することによりリッド基板13を作製する。なお、図2では、一つのリッド基板断面について記載したが、複数個をまとめて同一のシリコンウエハ9に形成することができる。
図3に示したベース基板形成工程では、平行度および平坦度を十分有するホウケイ酸ガラス基板14の一表面にスパッタリング法によりガラス基板14側からクロム、銅膜をそれぞれ50nm、500nm形成することにより導電層15を形成した後、フォトレジスト層16をコートし、さらに露光現像により開口部17を有するめっきレジスト層18形成する。次いで、湿式めっき法によりこの開口部17内にガラス基板14側から銅めっき層20μm、ニッケルめっき層2μmおよび金めっき層2μmを形成することにより金属突起部19を形成する。さらに、めっきレジスト層18を剥離したのち、金属突起部19の直下以外の導電層15をエッチングすることにより除去し、突起状内部電極20を形成することによりベース基板21が作製される。なお、図3では、一つのパッケージとなる部分について断面図により説明したが、リッド基板成型工程と同様、複数個をまとめて1枚のガラス基板上に形成することができることは言うまでもない。
図4に示した電子部品搭載工程では、ベース基板21上の突起状内部電極20に電子部品である音叉型水晶振動子22の金からなる電極部に位置をあわせ、熱と超音波を印加することにより、所謂、金−金拡散接合をおこなうことにより音叉型水晶振動子22をベース基板21に実装搭載する。次に、真空中において、音叉型水晶振動子22が搭載されたベース基板21とキャビティ23を有するリッド基板24を位置合わせし、加熱および加圧しながら、両基板間に電圧を印加することにより、所謂、陽極接合をおこなうことによりベース基板21とリッド基板24を一体化することにより音叉型水晶振動子22を真空気密封止する。
図5に示した貫通孔および切断溝形成工程では、ベース基板21の外面にフォトレジスト層25を形成し、露光現像を行うことにより開口部26を有する耐サンドブラストレジスト層27を形成する。ここで、開口部26は、貫通電極が形成されるべき貫通孔28の位置である突起状内部電極20の直下と、切断溝29となるべき位置に形成される。また、その開口寸法は、貫通孔28部では、円形開口形状の場合、ベース基板の厚みの半分程度の開口直径とし、切断溝29部では所望とする切断溝の深さの半分程度の幅とする。次に、サンドブラスト法により耐サンドブラストレジスト層27側からサンドブラストを行うことにより突起状内部電極20につながる貫通孔28、および切断溝29を同時に開ける。耐サンドブラストレジスト層27を剥離することにより、貫通孔28および切断溝29を有したものを得る。
図6に示した貫通電極形成工程では、クロム50nm、銅500nmからなる導電層30をスパッタリング法により形成する。次にドライフィルムフォトレジスト31を導電層30の表面に貼付し、露光、現像を行い貫通孔28とその周囲部に開口部32を有するめっきレジスト層33を形成するが、このとき、切断溝29はレジスト層33によりマスキングしておく。その後、湿式銅めっきにより銅めっき層34を形成することにより貫通孔28を銅で埋め込み、レジスト層32を除去、研磨により銅めっき層34の突出部の平坦化と導電層29を除去行うことにより貫通電極35を形成する。
図7に示した外部電極形成工程では、外部電極が形成される面に基板面からクロム50nm、銅500nmからなる導電層36をスパッタリング法により形成し、フォトレジスト層37のコート、露光・現像による開口部38とめっきレジスト層39の形成を経て、湿式めっき法により銅10μm、ニッケル1μmおよび金0.1μm形成することにより外部電極40を形成し、レジスト層39を除去後、導電層36のうち不要部をエッチングにより除去することにより、外部電極41を有した音叉型水晶振動子を搭載したパッケージ42が各々切断溝43で囲まれ配列されたウエハ44が作製される。
図8に示した個片化工程では、ウエハ44において切断溝43に機械的な力を加えることにより、所謂、縦方向および横方向の2方向に分けてブレーキング(割断)を行い、個片化されたパッケージ45を作製する。
本実施の形態では、内部電極形成、電子部品である音叉型水晶振動子を実装後、真空封止を行い、その後に貫通孔の形成を行っている。すなわち、貫通電極に係わる真空・気密封止は直接的には内部電極で行っており、貫通電極形成における電気銅めっき、所謂、フィルドビアめっきによっているものではない。電気めっきによるフィルドビアは、めっき時に生じる空孔やつきまわりの悪さ等により不完全な場合が多々生じることがある。これに対して、本実施の形態では、封止に直接的に係わる内部電極を平坦部に形成するため、空孔をはじめとする欠陥を極力少なくすることができるので、非常に高い確率で封止を行うことができ、信頼性の高いものとすることができる。
さらに、貫通孔をサンドブラスト法では、炭化ケイ素やアルミナ粒子、ガラス粒子等を用いるサンドブラストはガラスやセラミックス等の脆性材料に対しては非常に効率よく穴明けを行うが、本実施の形態で内部電極に使用した銅や金のような延性、展性に富んだ軟らかい金属に対しては、浸食性が低いので内部電極直下までブラスト作用が及ぶと殆ど停止するので、貫通孔形成には非常に都合がよい方法となる。さらに、ガラスにサンドブラスト法を適用すると、耐サンドブラストレジスト層における開口部の開口径の約2倍程度の深さの地点でサンドブラストによる侵食が飽和に近くなり極端に穴明け速度が低下する。この作用を利用すれば、開口径の2倍程度のガラス厚みのものをベース基板として用いれば、安定的に内部電極にいたる貫通孔を形成することができ、切断溝の形成においては、ベース基板の厚みとのブラストすべき開口部の幅との関係を利用すれば、所望とする深さの切断溝を形成することができる。
さらに、ベース基板およびリッド基板の各々の加工時における薄型化には、強度等により制約があったが、両基板の接合後、または、貫通電極を形成するための銅めっき後、ベース基板およびリッド基板を研磨することにより総厚みを薄くすることが可能となりパッケージの薄型、小型化に大きな効果を奏することができる。
また、本実施の形態では、銅めっきを貫通電極材料として用いたが、必ずしもめっきである必要は無い。すなわち、真空・気密封止は内部電極で行われているため、貫通孔形成後、貫通孔をハンダや銀ペーストといった流動性を有する接合材で充填することにより貫通電極として用いても可能である。
さらに、本実施の形態では、リッド基板としてシリコンウエハ、ベース基板としてシリコンと熱膨張係数が等しいホウケイ酸ガラスを用い、接合方法として陽極接合を使用したが、その他の基材を基板とし、接合方法も陽極接合以外の方法、たとえば、金とスズの共晶材を用いた高温はんだ接合なども同様の効果が期待できる。
また、本実施の形態では、電子部品として音叉型水晶振動子を用いたが、LSIをはじめとする半導体装置や加速度センサーをはじめとする力学量センサー等、真空封止や雰囲気気密封止が必要とされる電子部品であれば如何なるものに対しても適用できることは言うまでもない。
以上、本願発明によれば、ウエハ状態で電子部品を気密封止した複数個のパッケージを同時に作製することができると同時に、小型化、薄型化に優れたものとし、さらに、切断しろを必要とせず、ダイサー等の切断装置を使わずに個片化ができるので、コスト的にも非常に有利にパッケージを製造・提供することができる。
1、42、45 パッケージ
2、13、24 リッド基板
3、21 ベース基板
4、12、23 キャビティ
5、22 音叉型水晶振動子
6 内部電極
7、40、41 外部電極
8、35 貫通電極
9 シリコンウエハ
10 厚膜フォトレジスト
11 レジストパターン
14 ガラス基板
15、30、36 導電層
16、25、37 フォトレジスト層
17、26、32、38 開口部
18、33、39 レジスト層
19 金属突起部
20 突起状内部電極
27 耐サンドブラストレジスト層
28 貫通孔
29、43 切断溝
31 ドライフィルムフォトレジスト
34 銅めっき層
44 ウエハ
52 斜面

Claims (4)

  1. 絶縁性脆性材料を材料とする第一の基板と第二の基板とが接合され、内部のキャビティに収納される電子部品が外部と電気的に接続されるための貫通電極が設けられるパッケージの製造方法であって、
    前記第一の基板に複数の前記キャビティを形成しリッド基板を形成するリッド基板形成工程と、
    前記第二の基板に内部電極を形成しベース基板を形成するベース基板形成工程と、
    前記第二の基板に電子部品を実装し、前記第一の基板と前記第二の基板とを接合する電子部品搭載工程と、
    少なくとも前記第一の基板および前記第二の基板のいずれか一方に前記内部電極と外部とを接続するための複数の貫通孔および前記複数の貫通孔の間に切断溝を作製する貫通孔および切断溝形成工程と、
    前記貫通孔を金属で充填し貫通電極を形成する貫通電極形成工程と、
    前記貫通電極を介して前記内部電極と導通される外部電極を形成する外部電極形成工程と、
    前記切断溝を切断することにより前記リッド基板及び前記ベース基板の個片化を行う個片化工程と、
    を含むことを特徴とするパッケージの製造方法。
  2. 前記第一の基板はセラミックスを材料としており、
    前記第二の基板はガラスを材料としており、
    前記切断溝は前記第二の基板に形成されることを特徴とする請求項1に記載のパッケージの製造方法。
  3. 前記貫通孔よび切断溝形成工程における貫通孔と切断溝の形成がサンドブラスト法によることを特徴とする請求項1および請求項2のいずれか1項に記載のパッケージの製造方法。
  4. 電子部品を収容するキャビティを有し、セラミックスを材料とするリッド基板と、
    前記リッド基板と接合され、前記電子部品が実装される内部電極と外部とを導通する貫通電極が形成され、前記電子部品の投影部分より外周側に斜面が形成され、ガラスを材料とするベース基板と、
    を備えることを特徴とするパッケージ。
JP2013226855A 2013-10-31 2013-10-31 パッケージの製造方法およびパッケージ Pending JP2015088987A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013226855A JP2015088987A (ja) 2013-10-31 2013-10-31 パッケージの製造方法およびパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013226855A JP2015088987A (ja) 2013-10-31 2013-10-31 パッケージの製造方法およびパッケージ

Publications (1)

Publication Number Publication Date
JP2015088987A true JP2015088987A (ja) 2015-05-07

Family

ID=53051337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013226855A Pending JP2015088987A (ja) 2013-10-31 2013-10-31 パッケージの製造方法およびパッケージ

Country Status (1)

Country Link
JP (1) JP2015088987A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197884A (ja) * 2018-03-19 2019-11-14 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 共鳴プロセスモニタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197884A (ja) * 2018-03-19 2019-11-14 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 共鳴プロセスモニタ
JP7313851B2 (ja) 2018-03-19 2023-07-25 アプライド マテリアルズ インコーポレイテッド 共鳴プロセスモニタ

Similar Documents

Publication Publication Date Title
US7615406B2 (en) Electronic device package manufacturing method and electronic device package
TWI517310B (zh) Manufacturing method of electronic device package
JP5538974B2 (ja) 電子デバイスパッケージの製造方法及び電子デバイスパッケージ
JP2007201260A (ja) 封止構造体及び封止構造体の製造方法及び半導体装置及び半導体装置の製造方法
JP2011147054A (ja) 電子装置、および、電子装置の製造方法
JP2007173915A (ja) 圧電デバイスユニット及びその製造方法
JP2013128113A (ja) 半導体の気密封止パッケージ構造及びその製造方法
US9711707B2 (en) Method for manufacturing an electronic device
KR20190068489A (ko) 구리도금 둘레 댐을 갖춘 세라믹 패키징 기판 제조 방법
JP6516399B2 (ja) 電子デバイス
JP2015122413A (ja) パッケージおよびその製造方法
TWI514521B (zh) A manufacturing method of a package, a piezoelectric vibrator and an oscillator
JP2015088987A (ja) パッケージの製造方法およびパッケージ
JP2015080108A (ja) パッケージの製造方法
JP4455352B2 (ja) 電子素子用基板の製造方法
JP2014165341A (ja) 電子デバイス
JP2007184810A (ja) 圧電振動子の製造方法
JP5922447B2 (ja) 多数個取り配線基板
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびmems素子の製造方法
JP2014086963A (ja) パッケージおよびパッケージの製造方法
JP5407903B2 (ja) 電子装置、および、電子装置の製造方法
KR100878395B1 (ko) 수정 소자의 제조 방법
JP2017022334A (ja) 多数個取り配線基板及びその製造方法
JP2008118241A (ja) 電子デバイス及びその製造方法
JP2015119100A (ja) パッケージとその製造方法