JP2788755B2 - 電子部品実装用パッドの製造方法 - Google Patents
電子部品実装用パッドの製造方法Info
- Publication number
- JP2788755B2 JP2788755B2 JP1141109A JP14110989A JP2788755B2 JP 2788755 B2 JP2788755 B2 JP 2788755B2 JP 1141109 A JP1141109 A JP 1141109A JP 14110989 A JP14110989 A JP 14110989A JP 2788755 B2 JP2788755 B2 JP 2788755B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- pad
- insulating plate
- holes
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Connecting Device With Holders (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、裏面に所定の間隔で配列された端子を有す
る半導体チップ，チップを搭載したセラミック基板等の
電子部品をプリント配線板上に実装する際に用いる電子
部品実装用パッドに関するものである。
る半導体チップ，チップを搭載したセラミック基板等の
電子部品をプリント配線板上に実装する際に用いる電子
部品実装用パッドに関するものである。
［従来の技術］ 近年の半導体集積回路の高集積化は著しく、信号端子
数が増加する傾向にあり、プリント配線板への高密度実
装の要求も増々高まっている。これに伴って実装方法も
種々の方法が検討されているが、従来行なわれている１
つの方法としては半導体チップの一方の面に所定の間隔
で凸電極（バンプ）を設け、このバンプをプリント配線
板上のパターンに直接半田付けする方法がある。
数が増加する傾向にあり、プリント配線板への高密度実
装の要求も増々高まっている。これに伴って実装方法も
種々の方法が検討されているが、従来行なわれている１
つの方法としては半導体チップの一方の面に所定の間隔
で凸電極（バンプ）を設け、このバンプをプリント配線
板上のパターンに直接半田付けする方法がある。
また、半導体チップの信号端子数が非常に多い場合に
は、第４図に示されるようにいわゆるピングリッドアレ
イによる実装が採用されている。ピングリッドアレイ31
1においては絶縁板に二次元に設けられた導通孔の一方
の側から実装用の導通ピン311bが装入されており、半導
体チップ311aは絶縁板の中央部にボンディング（絶縁板
にはインナーリードト各導通孔を接続する回路が形成さ
れている）されている。そして、プリント配線板312の
透孔に挿入されて半田付けされているピングリッドアレ
イ用ソケット313に、ピングリッドアレイ311の導通ピン
311bを挿入することにより実装が行なわれる。
は、第４図に示されるようにいわゆるピングリッドアレ
イによる実装が採用されている。ピングリッドアレイ31
1においては絶縁板に二次元に設けられた導通孔の一方
の側から実装用の導通ピン311bが装入されており、半導
体チップ311aは絶縁板の中央部にボンディング（絶縁板
にはインナーリードト各導通孔を接続する回路が形成さ
れている）されている。そして、プリント配線板312の
透孔に挿入されて半田付けされているピングリッドアレ
イ用ソケット313に、ピングリッドアレイ311の導通ピン
311bを挿入することにより実装が行なわれる。
［発明が解決しようとする課題］ しかし、上記のような従来の技術において、ピングリ
ッドアレイ用ソケットを用いる方法では、実装コストが
大変高価になってしまう。
ッドアレイ用ソケットを用いる方法では、実装コストが
大変高価になってしまう。
このため、絶縁板に所望数の透孔を二次元に配列して
設け、この透孔に導電性の高い金属を挿入して表裏の導
通を図ったパッドをプリント配線板と電子部品の間に介
在させて実装（電子部品裏面端子と配線板の端子をパッ
ドの導体を介して導通させる）するという方法も一部で
試みられている。かかるパッドを用いると、ソケットが
不要となるので実装コストが安価となり、かつチップと
基板との距離も短くなるので接続信頼性も向上する。更
に、複雑な形状のソケットを用いないことから端子間の
ピッチを小さくすることができ、高機能チップへの対応
も可能となる。
設け、この透孔に導電性の高い金属を挿入して表裏の導
通を図ったパッドをプリント配線板と電子部品の間に介
在させて実装（電子部品裏面端子と配線板の端子をパッ
ドの導体を介して導通させる）するという方法も一部で
試みられている。かかるパッドを用いると、ソケットが
不要となるので実装コストが安価となり、かつチップと
基板との距離も短くなるので接続信頼性も向上する。更
に、複雑な形状のソケットを用いないことから端子間の
ピッチを小さくすることができ、高機能チップへの対応
も可能となる。
しかしながら、かかる電子部品実装用パッドは、ガラ
スエポキシ基板等の絶縁板にドリルを用いて１孔ずつ穿
孔した後、銅もしくは銅合金等からなるピンをそれぞれ
の孔に挿入するという方法で製造されているため、パッ
ド自体の生産性が非常に悪いという問題があり、特に多
数の小孔（0.2mmφ程度）にピンを１本ずつ挿入する工
程が極めて繁雑であり、製造コストを引き上げていた。
スエポキシ基板等の絶縁板にドリルを用いて１孔ずつ穿
孔した後、銅もしくは銅合金等からなるピンをそれぞれ
の孔に挿入するという方法で製造されているため、パッ
ド自体の生産性が非常に悪いという問題があり、特に多
数の小孔（0.2mmφ程度）にピンを１本ずつ挿入する工
程が極めて繁雑であり、製造コストを引き上げていた。
この発明は、かかる点に鑑みてなされたものであり、
表裏を導通する導体が二次元に精度良く配列された電子
部品実装用パッドを効率良くかつ安価に製造することの
できる製造方法を提供することを目的とするものであ
る。
表裏を導通する導体が二次元に精度良く配列された電子
部品実装用パッドを効率良くかつ安価に製造することの
できる製造方法を提供することを目的とするものであ
る。
［課題を解決するための手段］ 本発明においては、絶縁板に複数の透孔をドリル又は
レザー照射によって所望の間隔で穿設するとともに、該
透孔に溶融半田を充填し、半田の固化後に前記絶縁板を
透孔の軸と直交するに方向に所望の厚さに切断して電子
部品実装用パッドを製造することによって、上記の課題
を達成している。
レザー照射によって所望の間隔で穿設するとともに、該
透孔に溶融半田を充填し、半田の固化後に前記絶縁板を
透孔の軸と直交するに方向に所望の厚さに切断して電子
部品実装用パッドを製造することによって、上記の課題
を達成している。
また、透孔に溶融半田を充填する代りに、半田ペース
トを充填し、半田ペーストを加熱して半田を溶融固化し
た後に絶縁板を透孔の軸と直交する方向に所望の厚さに
切断することによって電子部品実装用パッドを製造して
も良い。
トを充填し、半田ペーストを加熱して半田を溶融固化し
た後に絶縁板を透孔の軸と直交する方向に所望の厚さに
切断することによって電子部品実装用パッドを製造して
も良い。
［作用］ 本発明において、は絶縁板の表裏を導通する導体を透
孔内に配設するのに、導通ピンを孔に挿入せずに溶融半
田もしくは半田ペーストを充填して導体を形成する。半
田は融点が百数十℃（組成によって異なる）程度である
ので、絶縁板を劣化させずに溶融状態として充填するこ
とが可能であり、放冷することにより速やかに固化す
る。また半田ペースト（樹脂中に半田粒子が分散されて
いる）を充填後、半田の融点以上の温度に加熱して半田
を溶融させて粒子同志を結合させれば同様に孔内に半田
からなる導体を配置することができる。
孔内に配設するのに、導通ピンを孔に挿入せずに溶融半
田もしくは半田ペーストを充填して導体を形成する。半
田は融点が百数十℃（組成によって異なる）程度である
ので、絶縁板を劣化させずに溶融状態として充填するこ
とが可能であり、放冷することにより速やかに固化す
る。また半田ペースト（樹脂中に半田粒子が分散されて
いる）を充填後、半田の融点以上の温度に加熱して半田
を溶融させて粒子同志を結合させれば同様に孔内に半田
からなる導体を配置することができる。
［実施例］ 実施例:1 第１図ａ〜ｆを用いて本発明実施例を説明する。本実
施例では、絶縁板１として厚さ10mmガラスエポキシ基板
を用い、孔あけのためのレーザ装置としてはCO2レーザ
を使用した。第１図ａの模式図に示されるように、レー
ザ光源４から発振されたレーザ光LBは反射鏡５で直角に
曲げられてレンズ６で集光され、絶縁板１（図中点線は
後の工程での切断箇所、即ち最終的に製造されるパッド
の面積を示す）の所定の位置に照射される。照射された
レーザ光LBは絶縁板１に吸収され、照射された箇所のガ
ラスクロス及びエポキシ樹脂が溶融蒸発し絶縁板１に透
孔が穿設される。本実施例で使用したレーザ装置では、
予め設定した孔あけ位置に従ってレーザ光と加工物（絶
縁板１）の相対的な位置決めが自動的になされるように
なっており、位置決めとレーザ照射が交互に行なわれる
ことにより次々に透孔が形成される。このようにして、
絶縁板１の点線で区切られた各領域に所定の間隔で透孔
が設けられる。
施例では、絶縁板１として厚さ10mmガラスエポキシ基板
を用い、孔あけのためのレーザ装置としてはCO2レーザ
を使用した。第１図ａの模式図に示されるように、レー
ザ光源４から発振されたレーザ光LBは反射鏡５で直角に
曲げられてレンズ６で集光され、絶縁板１（図中点線は
後の工程での切断箇所、即ち最終的に製造されるパッド
の面積を示す）の所定の位置に照射される。照射された
レーザ光LBは絶縁板１に吸収され、照射された箇所のガ
ラスクロス及びエポキシ樹脂が溶融蒸発し絶縁板１に透
孔が穿設される。本実施例で使用したレーザ装置では、
予め設定した孔あけ位置に従ってレーザ光と加工物（絶
縁板１）の相対的な位置決めが自動的になされるように
なっており、位置決めとレーザ照射が交互に行なわれる
ことにより次々に透孔が形成される。このようにして、
絶縁板１の点線で区切られた各領域に所定の間隔で透孔
が設けられる。
その後、第２図ｂに示されるような半田圧入装置７に
絶縁板１を取り付け、流入口7aから溶融半田を流し込
み、縁板１の透孔２内に半田を充填した。半田が固化し
た後、絶縁板１を第１図ｃのようにパッド１枚分の面積
に分割し、分割された絶縁板1aを第１図ｄのように透孔
２の軸と直交する方向に所定の厚さに切断した。
絶縁板１を取り付け、流入口7aから溶融半田を流し込
み、縁板１の透孔２内に半田を充填した。半田が固化し
た後、絶縁板１を第１図ｃのようにパッド１枚分の面積
に分割し、分割された絶縁板1aを第１図ｄのように透孔
２の軸と直交する方向に所定の厚さに切断した。
以上のように工程で第１図ｅに示されるような電子部
品実装用パッド10を得た。このパッド10は第１図ｆの断
面図（第１図ｅのＡ−Ａ部断面図）に示されるように、
透孔２内に半田３が密に充填されており、この半田３に
よって表裏の導通が図られている。
品実装用パッド10を得た。このパッド10は第１図ｆの断
面図（第１図ｅのＡ−Ａ部断面図）に示されるように、
透孔２内に半田３が密に充填されており、この半田３に
よって表裏の導通が図られている。
実施例:2 第２図を用いて更に別の実施例を説明する。
実施例１と同様にして孔あけした絶縁板１の透孔102
内に半田ペーストを充填した。その後、第２図に示され
るように交流電源９に接続された電極8a,8b間に絶縁板1
01を挟持させ、半田ペーストに通電し、通電により発生
するジュール熱によってペースト中に分散している半田
を溶融させた。所定時間通電した後、通電を止めて半田
を固化させ透孔102内に半田からなる導体を形成した。
しかる後、透孔102の軸と直交する方向に所定の厚さに
切断して電子部品実装用パッドを得た。
内に半田ペーストを充填した。その後、第２図に示され
るように交流電源９に接続された電極8a,8b間に絶縁板1
01を挟持させ、半田ペーストに通電し、通電により発生
するジュール熱によってペースト中に分散している半田
を溶融させた。所定時間通電した後、通電を止めて半田
を固化させ透孔102内に半田からなる導体を形成した。
しかる後、透孔102の軸と直交する方向に所定の厚さに
切断して電子部品実装用パッドを得た。
なお、上記の実施例では透孔を等間隔に二次元に設け
たが、実装しようとする電子部品の端子が一列に並んで
いるような場合は必ずしも二次元に配置する必要はな
く、導体間隔も部分的に疎密があっても良い。また、導
体（透孔）の数は電子部品の端子の数と同じである必要
はなく（実装に直接使用されない導体があっても良
い）、電子部品の端子が一定間隔の格子点上にある場合
は格子点に対応する箇所全てに透孔を設けて導体を配設
しておけば、同じ間隔の端子を有する電子部品の実装に
共通して同じ仕様のパッドを用いることができ、汎用性
を向上させることができる。
たが、実装しようとする電子部品の端子が一列に並んで
いるような場合は必ずしも二次元に配置する必要はな
く、導体間隔も部分的に疎密があっても良い。また、導
体（透孔）の数は電子部品の端子の数と同じである必要
はなく（実装に直接使用されない導体があっても良
い）、電子部品の端子が一定間隔の格子点上にある場合
は格子点に対応する箇所全てに透孔を設けて導体を配設
しておけば、同じ間隔の端子を有する電子部品の実装に
共通して同じ仕様のパッドを用いることができ、汎用性
を向上させることができる。
端子数の多い半導体チップや数種の電子部品を搭載し
たユニット配線板等を母板であるプリント配線板に実装
する際に、上記のような本発明の製造方法で得られたパ
ッドを用いてパッド上面に部品（ユニット配線板や半導
体チップを搭載したセラミック板を含む）を半田付けし
（部品の端子とパッド上面に露出している導体端部を半
田付けする）、その後にパッド裏面に露出している導体
端部とプリント配線板の端子と半田付けすれば、パッド
に部品を実装する際に位置ずれが生じても不良となるの
はその部品だけで済み、プリント配線板全体が不良品に
なることがない。プリント配線板にパッドを半田付けす
る際の位置ずれは手直しが可能であるので実装工程の歩
留りを向上させることがてきる。
たユニット配線板等を母板であるプリント配線板に実装
する際に、上記のような本発明の製造方法で得られたパ
ッドを用いてパッド上面に部品（ユニット配線板や半導
体チップを搭載したセラミック板を含む）を半田付けし
（部品の端子とパッド上面に露出している導体端部を半
田付けする）、その後にパッド裏面に露出している導体
端部とプリント配線板の端子と半田付けすれば、パッド
に部品を実装する際に位置ずれが生じても不良となるの
はその部品だけで済み、プリント配線板全体が不良品に
なることがない。プリント配線板にパッドを半田付けす
る際の位置ずれは手直しが可能であるので実装工程の歩
留りを向上させることがてきる。
また、第３図に示されるようにピングリッドアレイの
ピンを除去した状態で表面実装用素子211（半導体チッ
プ211a）として本発明によって得られるパッド210（導
体210a）を介してプリント配線板212上に半田付けする
こともできる。ソケットを用いて実装する従来の方法に
比べて、実装構造が感嘆となり実装コストの引き下げ及
び接続信頼性の向上を図ることができる。更に、端子間
ピッチもソケットを用いる場合より狭くすることが可能
である。
ピンを除去した状態で表面実装用素子211（半導体チッ
プ211a）として本発明によって得られるパッド210（導
体210a）を介してプリント配線板212上に半田付けする
こともできる。ソケットを用いて実装する従来の方法に
比べて、実装構造が感嘆となり実装コストの引き下げ及
び接続信頼性の向上を図ることができる。更に、端子間
ピッチもソケットを用いる場合より狭くすることが可能
である。
［発明の効果］ 以上のように本発明においては、ドリル又はレーザ照
射によって絶縁板に孔あけを行ない、溶融状態の半田も
しくは半田ペーストを透孔に充填することによって電子
部品実装用パッドを製造するので、手間のかかる導通ピ
ンの挿入工程が不要となり、生産効率の大幅な向上を図
ることができる。また、パッドに設ける透孔の数が多く
なっても溶融半田や半田ペーストを充填する工程に要す
る時間はほとんど変わらないので、端子数の多い電子部
品に対応できるパッドを効率良く製造することができ
る。
射によって絶縁板に孔あけを行ない、溶融状態の半田も
しくは半田ペーストを透孔に充填することによって電子
部品実装用パッドを製造するので、手間のかかる導通ピ
ンの挿入工程が不要となり、生産効率の大幅な向上を図
ることができる。また、パッドに設ける透孔の数が多く
なっても溶融半田や半田ペーストを充填する工程に要す
る時間はほとんど変わらないので、端子数の多い電子部
品に対応できるパッドを効率良く製造することができ
る。
更に、透孔を設けて半田を充填した一体の絶縁体を透
孔の軸と直交する方向に切断することによりパッドを製
造することから、本発明の方法で得られるパッドの導体
は位置のばらつきが非常に小さく、端子数が非常に多い
電子部品の実装にも好適に用いることができる。
孔の軸と直交する方向に切断することによりパッドを製
造することから、本発明の方法で得られるパッドの導体
は位置のばらつきが非常に小さく、端子数が非常に多い
電子部品の実装にも好適に用いることができる。
第１図a,bはそれぞれ本発明実施例の孔あけ工程及び半
田充填工程を示す概念図、第１図c,dは本発明実施例に
おける切断工程を説明する概念図、第１図ｅは本発明実
施例で得られた電子部品実装用パッドの斜視図、第１図
ｆは第１図ｅのＡ−Ａ部断面図、第２図は本発明の別の
実施例の製造工程を説明するための概念図、第３図は本
発明の方法で得られたパッドの使用例を示す模式図、第
４図は従来の実装例を示す模式図である。 ［主要部分の符号の説明］ １……絶縁板 ２……透孔 ３……半田 ４……レーザ光源 ７……半田圧入装置 8a,8b……電極 ９……交流電源
田充填工程を示す概念図、第１図c,dは本発明実施例に
おける切断工程を説明する概念図、第１図ｅは本発明実
施例で得られた電子部品実装用パッドの斜視図、第１図
ｆは第１図ｅのＡ−Ａ部断面図、第２図は本発明の別の
実施例の製造工程を説明するための概念図、第３図は本
発明の方法で得られたパッドの使用例を示す模式図、第
４図は従来の実装例を示す模式図である。 ［主要部分の符号の説明］ １……絶縁板 ２……透孔 ３……半田 ４……レーザ光源 ７……半田圧入装置 8a,8b……電極 ９……交流電源
Claims (2)
- 【請求項１】絶縁板に複数の透孔をドリル又はレーザ照
射によって所望の間隔で穿設するとともに、該透孔に溶
融半田を充填し、半田の固化後に前記絶縁板を透孔の軸
と直交するに方向に所望の厚さに切断することを特長と
する電子部品実装用パッドの製造方法。 - 【請求項２】絶縁板に複数の透孔をドリル又はレーザ照
射によって所望の間隔で穿設するとともに該透孔に半田
ペーストを充填し、半田ペーストを加熱して半田を溶融
固化した後に前記絶縁板を透孔の軸と直交するに方向に
所望の厚さに切断することを特長とする電子部品実装用
パッドの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141109A JP2788755B2 (ja) | 1989-06-05 | 1989-06-05 | 電子部品実装用パッドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1141109A JP2788755B2 (ja) | 1989-06-05 | 1989-06-05 | 電子部品実装用パッドの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036829A JPH036829A (ja) | 1991-01-14 |
| JP2788755B2 true JP2788755B2 (ja) | 1998-08-20 |
Family
ID=15284382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1141109A Expired - Lifetime JP2788755B2 (ja) | 1989-06-05 | 1989-06-05 | 電子部品実装用パッドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2788755B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015076465A1 (ko) * | 2013-11-22 | 2015-05-28 | 실리콘밸리(주) | 금속 박판을 적층한 반도체 검사 패드 및 제조방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5509815A (en) * | 1994-06-08 | 1996-04-23 | At&T Corp. | Solder medium for circuit interconnection |
| KR100565961B1 (ko) * | 1999-08-21 | 2006-03-30 | 삼성전자주식회사 | 3차원 적층 칩 패키지 제조 방법 |
| JP4508859B2 (ja) * | 2004-12-24 | 2010-07-21 | 新光電気工業株式会社 | 半導体基板の製造方法 |
-
1989
- 1989-06-05 JP JP1141109A patent/JP2788755B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015076465A1 (ko) * | 2013-11-22 | 2015-05-28 | 실리콘밸리(주) | 금속 박판을 적층한 반도체 검사 패드 및 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH036829A (ja) | 1991-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6354831B2 (ja) | 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール | |
| JP2000165007A (ja) | プリント配線板、電子部品及び電子部品の実装方法 | |
| JP2004172211A (ja) | パワーモジュール | |
| JPH053052A (ja) | 着脱可能パツケージ | |
| JP2788755B2 (ja) | 電子部品実装用パッドの製造方法 | |
| JPS60260192A (ja) | 混成集積回路の製造方法 | |
| JP2848359B2 (ja) | セラミック端子板及び半導体気密封止容器並びに複合半導体デバイス | |
| JP6496622B2 (ja) | セラミックス配線基板及び電子部品収納用パッケージ | |
| JPH11121896A (ja) | 回路配線基板及びその製造方法 | |
| JP4100685B2 (ja) | 半導体装置 | |
| JP2001024235A (ja) | 表示装置 | |
| JP3099768B2 (ja) | 電子部品組立体およびその製造方法 | |
| JP2576531B2 (ja) | ハイブリッドｉｃ | |
| CN217822778U (zh) | 电子器件 | |
| JP3034657B2 (ja) | 半導体装置用パッケージ | |
| JPH06302751A (ja) | 電子部品およびその接続方法 | |
| JP2828753B2 (ja) | 混成集積回路装置 | |
| JPH08315877A (ja) | 表面実装型コネクタの実装方法 | |
| JPH04267385A (ja) | 半導体レーザモジュール | |
| JPH0129982Y2 (ja) | ||
| JP2842013B2 (ja) | 混成集積回路装置 | |
| JPH0311568A (ja) | 導電パッド及びその製造方法 | |
| JPS60182189A (ja) | はんだ付け方法及び電気回路装置 | |
| JPH0231794Y2 (ja) | ||
| JPH1022412A (ja) | ボールグリッドアレイ型回路基板 |