JP2001024235A - 表示装置 - Google Patents

表示装置

Info

Publication number
JP2001024235A
JP2001024235A JP19435799A JP19435799A JP2001024235A JP 2001024235 A JP2001024235 A JP 2001024235A JP 19435799 A JP19435799 A JP 19435799A JP 19435799 A JP19435799 A JP 19435799A JP 2001024235 A JP2001024235 A JP 2001024235A
Authority
JP
Japan
Prior art keywords
base
light emitting
conductive pattern
holes
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19435799A
Other languages
English (en)
Inventor
Masashi Toda
真史 遠田
Yoshiyuki Yanagisawa
喜行 柳澤
Yuichi Takai
雄一 高井
Masami Ishii
正美 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19435799A priority Critical patent/JP2001024235A/ja
Publication of JP2001024235A publication Critical patent/JP2001024235A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 発光素子の発光特性を低下させることなく、
発光素子との配線の接続信頼性を向上させる。 【解決手段】 LEDバーチップ10は、基台15に設
けられた溝2に銀フィラーシート、銀ペーストなどを用
いて実装される。LEDバーチップ10上の各発光素子
13は、金線12によって接続される。該金線12は、
ランド25およびスルーホール26で、裏面に形成され
たパターンに接続される。発光素子13と裏面のパター
ン4とは、ランド25およびスルーホール26により、
導通接続されているので、検査用等の目的を除いて、金
線12をサイドスルー3に導通接続する必要はない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LEDモジュール
をタイリング実装した表示装置に関する。
【0002】
【従来の技術】従来より、より大面積の液晶表示装置を
得るために、発光素子の配列や、発光素子の実装方法、
発光素子の駆動方法、発光素子への配線引き回し手法な
ど、さまざまな提案がなされている。図6(a)は、従
来技術による発光素子を配列する基台の構造を示す斜視
図であり、同図(a)は表側を示し、同図(b)は裏側
を示している。図6(a)において、基台1は、例え
ば、ガラスエポキシ基板のように、絶縁特性を有する部
材で構成されており、表側には、発光素子(LED)が
配列されたLEDバーチップ(後述)を整列実装するた
めの複数の溝2,2,…がレーザ加工により形成されて
いる。端面には、溝加工工程と同じく、レーザ加工によ
り、サイドスルー3,3,…が形成されている。該サイ
ドスルー3,3,…の壁面は、メッキされている。図6
(b)において、裏面には、対応するサイドスルー3,
3,…同士を導通させるための導電性部材(例えば、銅
箔)からなるパターン4,4,…が形成されている。
【0003】次に、図7(a)〜(c)は、上述した基
台1にLEDバーチップを搭載する方法を示す斜視図で
ある。図7(a)において、基台1の表側、各溝2,
2,…部分には、銀フィラーシートと銀ペーストなどに
より、LEDバーチップ10,10,…が実装される。
LEDバーチップ10,10,…には、複数の発光素子
(LED)13,13,…と上部電極14,14,…と
が対で配列されており、底部には、図示しない下部電極
が形成されている。溝底部には、両端にスルーホール1
1,11,…が形成されており、溝2,2,…に実装さ
れたLEDバーチップ10,10,…の底部に形成され
ている下部電極(図示略)を、基台1の裏面へ電気的に
導出させるようになっている。
【0004】図7(b)において、各溝2,2,…に実
装されたLEDバーチップ10,10,…上には、上部
電極14,14,…を介して金線12,12,…が導通
接続されている。上記金線12,12,…は、両端面に
形成されているメッキされたサイドスルー3,3,…に
導通接続されることにより、裏面パターン4,4,…へ
と接続される。すなわち、金線12,12,…は、発光
素子13,13,…上では、ボンディングマシンによ
り、金線12,12,…の上からスタッドバンプ加工に
より各発光素子13,13,…の上部電極14,14,
…と接続され、裏面のパターン4,4,…とは、メッキ
されたサイドスルー3,3,…内で銀ペーストにより接
続されている。
【0005】
【発明が解決しようとする課題】ところで、従来技術に
よるでは、サイドスルー3,3,…が形成されている側
壁の厚さは、基台1をLEDバーチップ10,10,…
が等ピッチになるようにタイリング実装する必要から、
大きく確保できない。したがって、サイドスルー3,
3,…の内径も側壁の厚さに制約を受け、内径に金線1
2,12,…を銀ペーストで接続するのに十分な径を確
保することができず、上部電極14とパターン4との接
続信頼性を確保することが難しくなるという問題があっ
た。
【0006】また、サイドスルー3,3,…の形成に
は、通常、メッキされたスルーホールをカットする手法
が採用されるが、サイドスルー3,3,…の内径を確保
したいために、図7(c)に示すように、半円形状より
も浅くなっており、形状からメッキの密着性が悪く、サ
イドスルー3,3,…を機械加工する際に、メッキ部分
が脱落したり、タイリング実装するときに問題となるバ
リが発生し、歩留まりが悪化するという問題があった。
【0007】さらに、各列には、金線12が1本ずつ配
線されているだけであったので、1ヶ所断線すると、断
線箇所以降のLEDバーチップ10には電流が流れず、
発光させることができなくなる。そこで、接続の信頼性
を向上させるために、各列に複数本の金線12を配線す
ることや、金線12の径を大きくすることが考えられる
が、この場合、発光面を覆うことになり、高輝度である
LED素子の発光特性を活かしきることができなくなる
という問題があった。
【0008】そこで本発明は、発光素子の発光特性を低
下させることなく、発光素子との配線の接続信頼性を向
上させることができる表示装置を提供することを目的と
する。
【0009】
【課題を解決するための手段】上記目的達成のため、請
求項1記載の発明による表示装置は、表面に複数の溝が
等ピッチで形成され、裏面に導電パターンが形成された
基台と、複数の発光素子が配列され、前記複数の発光素
子に駆動電流を供給するための、上面に設けられた上部
電極と下面に設けられた下部電極とを備え、前記基台に
形成された複数の溝に整列実装される短冊状のチップと
を具備し、前記導電パターンと前記上部電極とを導電性
部材により接続する表示装置において、前記上部電極と
前記導電パターンとは、前記基台の表面から裏面まで貫
通する複数のスルーホールを介して導電接続されている
ことを特徴とする。
【0010】また、好ましい態様として、例えば請求項
2記載のように、請求項1記載の表示装置において、前
記複数のスルーホールは、前記複数の溝の間に形成され
ている凸部に設けるようにしてもよい。
【0011】また、好ましい態様として、例えば請求項
3記載のように、請求項1記載の表示装置において、前
記複数のスルーホールは、その壁面にメッキが施されて
おり、前記基台の下面で前記導電パターンに導通接続さ
れるようにしてもよい。
【0012】また、好ましい態様として、例えば請求項
4記載のように、請求項1記載の表示装置において、前
記基台の対向する端面に形成され、前記基台の下面で前
記導電パターンに導通接続されている複数のサイドスル
ーを具備し、前記上部電極と前記導電パターンとは、前
記複数のスルーホールに加えて、前記複数のサイドスル
ーを介して導電接続されるようにしてもよい。
【0013】本発明では、複数の発光素子に駆動電流を
供給するための、発光素子の上面に設けられた上部電極
と基台の裏面に形成された導電パターンとを、複数のス
ルーホールで導通接続するようにしたので、基台の表面
で、発光素子の上部電極と裏面の導電パターンを接続し
ている導電性部材がRGB1単位内で1ヶ所、複数単位
断線しても、発光素子の発光に全く支障がない。このこ
とにより、各発光素子の上部電極と導電パターンとの間
における接続信頼性を大幅に向上させることができる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。 A.実施形態 図1は、本発明の実施形態による液晶表示装置の基台の
基本構造およびLEDバーチップの構造を示す斜視図で
ある。なお、図6または図7に対応する部分には同一の
符号を付けて説明を省略する。図において、基台15
は、絶縁特性を有する部材であり、一例として、本実施
形態では、ガラスエポキシ基板を用いており、基本的に
は、前述した図6または図7に示す従来技術による基台
1と同様の構造をとっている。基台15には、前述した
ように、レーザ加工工程により、RGB各1本、計3本
の溝を1単位として溝2,2,…が複数列加工されてお
り、この各溝2に、複数の発光素子(LED)13が1
列に配列された、幅250μm以下、高さ130μm前
後、長さ10000μmのLEDバーチップ10を実装
し、任意の座標の発光素子(LED)13を発光させ、
ディスプレイとして動作させる。
【0015】次に、図2は、LEDディスプレイの構成
を示す斜視図である。複数のLEDバーチップ10が実
装された上記基台(小ユニット)1は、小ユニット20
として、図2に示すように、複数個(一例として、3×
3の9個構成)タイリングされることにより、中ユニッ
ト21を形成し、さらに、この中ユニット21を任意の
複数個タイリング実装されることにより、薄型大画面デ
ィスプレイ22を構成するようになっている。
【0016】次に、上述した基台の構造についてさらに
詳細に説明する。ここで、図3は、本実施形態による基
台の詳細な構造を示す斜視図である。図において、基台
15は、両面銅箔付き基板(PCB)などに樹脂付き銅
箔などを加熱加圧して接合することなどにより形成さ
れ、3層の導通層を有する構造になっている。基台15
の表側に形成された溝2,2,…の底部両端には、裏側
へと貫通するスルーホール11,11,…が設けられて
おり、下部電極を形成している。基台15の対向する端
面には、サイドスルー3,3,…が形成されており、内
面にはメッキが施されている。対向するサイドスルー3
同士は、裏面のパターン4を介して導通接続されてい
る。このパターン4の部分が上側電極となる。また、3
本1単位の表側の溝2,2,…間には、ランド幅200
μm程度のランド25,25,…が設けられ、穴径10
0μmのスルーホール26,26,…によって裏側のパ
ターン4,4,…と導通接続されている。
【0017】次に、上記基台(小ユニット)15の回路
形成プロセスについて説明する。ここで、図4は、本実
施形態による基台(小ユニット)の回路形成プロセスを
説明するための断面図である。まず、両面銅箔付き基板
(PCB)30などに、所定の位置に貫通孔を形成した
後、メッキを施すことによりスルーホール11を形成す
る(図4(a))。次に、パターニングにより、溝底面
電極となるランド31,31,…、印刷機用アライメン
トマーク(φ1×2個:図示略)を形成し、銅箔表面に
金メッキを施す(図4(b))。次に、RCC(Resin
Coating Cupper)成形により、上記両面銅箔付き基板3
0に樹脂付き銅箔32などを加熱加圧して接合した後、
ドリル穴あけによって、サイドスルー3となる貫通孔お
よびスルーホール26となる貫通孔(破線:穴径100
μm程度)を形成する(図4(c))。
【0018】次に、全面にメッキを施すことにより、サ
イドスルー3およびスルーホール26(ランド幅200
μm程度のランド25を含む)を形成する(図4
(d))。次に、エッチングを施すことにより、両サイ
ドおよび裏面にパターン4,4,…を形成した後、小ユ
ニット20の大きさに分割するためのダイシング用およ
びレーザ加工用のアライメントマーク(6×4ケ)を形
成する(図4(e))。その後、レーザ加工により、樹
脂付き銅箔32の不要な樹脂を除去し(図4(f))、
レジスト33の印刷、金メッキ、外形カットを施し、図
3に示す基台15を得る(図4(g))。
【0019】次に、LEDバーチップ10を上述した工
程を経て製作された基台15に搭載する方法について説
明する。ここで、図5(a),(b)は、上述した基台
15にLEDバーチップ10を搭載する方法を示す斜視
図である。図5において、LEDバーチップ10を各溝
2に銀フィラーシート、銀ペーストなどを用いて実装し
た後、金線12を用いてLEDバーチップ10上の各発
光素子13に金スタッドバンプをボンディングマシンに
よって形成し、発光素子13と金線12とを図示するラ
ンド25で接続する。本実施形態では、ランド25およ
びスルーホール26により、発光素子13と裏面のパタ
ーン4とを導通接続しているので、金線12をサイドス
ルー3に導通接続する必要はない。但し、検査用等の目
的がある場合には、金線12をサイドスルー3に銀ペー
ストなどにより導通接続する。
【0020】上述したように、本実施形態では、ボンデ
ィングマシンによるスタッドバンプ接続を、新たに設け
たランド幅200μm程度のランド25上でも行うこと
がポイントである。表側の金線12と、裏側のパターン
4とが穴径100μm程度の複数個のスルーホール26
で接続された結果、表側の金線12が複数のRGB1単
位中の1ヶ所で断線しても、発光素子13の発光には、
全く支障が生じないという、極めて接続信頼性の高い回
路を形成することができる。また、従来技術による接続
方法では、必須であったサイドスルーが不要となり、導
通チェックなどの用途以外には使用する必要が無くなっ
た。このため、RGB1単位が等ピッチでタイリングさ
れねばならない構造上の制約から、金線を接続するのに
十分な内径にすることができずにサイドスルーに発生す
る問題(メッキの密着性の悪化、外形切削時のサイドス
ルー部分のメッキ脱落、バリ発生)を避けることができ
る。
【0021】B.変形例 次に、本発明の変形例について説明する。上述した基台
15の材質に関しては、絶縁特性を有していればいいの
で、セラミックスなどを用いることも可能である。但
し、ガラスセラミックなどを除く高温焼結のセラミック
スにおいては、銀フィラーシート、銀ペーストなどによ
る、低融点の接続方法では、剥離してしまうことが多い
ので、メタライジング処理を行って、共に焼結させるこ
とが必要である。また、ガラスセラミックにおいては、
溝加工などの微細加工時に欠損が発生しやすく、加工方
法に工夫が必要である。その他、各種エンジニアリング
・プラスチックでも形成可能であるが、配線に要する工
程の問題と、接続方法によっては、耐熱性のある材料を
選定する必要がある。
【0022】また、表側の金線12,12,…、裏側の
パターン4,4,…は、それぞれ導通接続することが目
的であるので、その他の導通接続方法を用いてもよい。
また、スタッドバンプをボンディングマシンで形成する
工程についても、金線12をパターン4に接続するため
の手段であるので、銀ペースト、はんだ、その他の接続
手段を用いていもよい。同様に、スルーホール26,2
6,…についても、側壁がメッキされた貫通孔が必要で
あるわけではなく、導通接続させることができればいい
ので、導電性ペーストで貫通孔を充填するなどという手
法でも構わないし、鳩目のようにピンを挿入する方法も
可能である。
【0023】
【発明の効果】請求項1記載の発明によれば、複数の発
光素子に駆動電流を供給するための、発光素子の上面に
設けられた上部電極と基台の裏面に形成された導電パタ
ーンとを、複数のスルーホールで導通接続するようにし
たので、基台の表面で、発光素子の上部電極と裏面の導
電パターンを接続している導電性部材がRGB1単位内
で1ヶ所、複数単位断線しても、発光素子の発光に全く
支障がない。このことにより、各発光素子の上部電極と
導電パターンとの間における接続信頼性を大幅に向上さ
せることができるという利点が得られる。
【0024】また、請求項2記載の発明によれば、前記
複数の溝の間に形成されている凸部に前記複数のスルー
ホールを設けるようにしたので、既存の基台をそのまま
使用することができ、各発光素子の上部電極と導電パタ
ーンとの間における接続信頼性を大幅に向上させること
ができるという利点が得られる。
【0025】また、請求項3記載の発明によれば、前記
複数のスルーホールの壁面にメッキを施すことにより、
前記基台の下面で前記導電パターンに導通接続されるよ
うにしたので、既存のメッキ法により容易に形成するこ
とができ、各発光素子の上部電極と導電パターンとの間
における接続信頼性を大幅に向上させることができると
いう利点が得られる。
【0026】また、請求項4記載の発明によれば、前記
上部電極と前記導電パターンとは、前記複数のスルーホ
ールに加えて、前記基台の対向する端面に形成され、前
記基台の下面で前記導電パターンに導通接続されている
複数のサイドスルーを介して導電接続されるようにした
ので、より確実に各発光素子の上部電極と導電パターン
との間における接続信頼性を大幅に向上させることがで
きるという利点が得られる。
【図面の簡単な説明】
【図1】本発明の実施形態による液晶表示装置の基台の
基本構造およびLEDバーチップの構造を示す斜視図で
ある。
【図2】LEDディスプレイの構成を示す斜視図であ
る。
【図3】本実施形態による基台の詳細な構造を示す斜視
図である。
【図4】本実施形態による基台(小ユニット)の回路形
成プロセスを説明するための断面図である。
【図5】基台にLEDバーチップを搭載する方法を示す
斜視図である。
【図6】従来技術による発光素子を配列する基台の構造
を示す斜視図である。
【図7】従来技術による基台にLEDバーチップを搭載
する方法を示す斜視図である。
【符号の説明】
2……溝、3……サイドスルー、4……パターン(導電
パターン)、10……LEDバーチップ、11……スル
ーホール、12……金線(導電性部材)、13……発光
素子、15……基台、20……小ユニット、21……中
ユニット、22……薄型大画面ディスプレイ、25……
ランド、26……スルーホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石井 正美 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5F041 AA43 CA77 CB22 DA02 DA07 DA14 DA20 DB08 FF06

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 表面に複数の溝が等ピッチで形成され、
    裏面に導電パターンが形成された基台と、 複数の発光素子が配列され、前記複数の発光素子に駆動
    電流を供給するための、上面に設けられた上部電極と下
    面に設けられた下部電極とを備え、前記基台に形成され
    た複数の溝に整列実装される短冊状のチップとを具備
    し、前記導電パターンと前記上部電極とを導電性部材に
    より接続する表示装置において、 前記上部電極と前記導電パターンとは、前記基台の表面
    から裏面まで貫通する複数のスルーホールを介して導電
    接続されていることを特徴とする表示装置。
  2. 【請求項2】 前記複数のスルーホールは、前記複数の
    溝の間に形成されている凸部に設けられていることを特
    徴とする請求項1記載の表示装置。
  3. 【請求項3】 前記複数のスルーホールは、その壁面に
    メッキが施されており、前記基台の下面で前記導電パタ
    ーンに導通接続されていることを特徴とする請求項1記
    載の表示装置。
  4. 【請求項4】 前記基台の対向する端面に形成され、前
    記基台の下面で前記導電パターンに導通接続されている
    複数のサイドスルーを具備し、 前記上部電極と前記導電パターンとは、前記複数のスル
    ーホールに加えて、前記複数のサイドスルーを介して導
    電接続されていることを特徴とする請求項1記載の表示
    装置。
JP19435799A 1999-07-08 1999-07-08 表示装置 Pending JP2001024235A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19435799A JP2001024235A (ja) 1999-07-08 1999-07-08 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19435799A JP2001024235A (ja) 1999-07-08 1999-07-08 表示装置

Publications (1)

Publication Number Publication Date
JP2001024235A true JP2001024235A (ja) 2001-01-26

Family

ID=16323243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19435799A Pending JP2001024235A (ja) 1999-07-08 1999-07-08 表示装置

Country Status (1)

Country Link
JP (1) JP2001024235A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007061758A1 (en) * 2005-11-18 2007-05-31 Cree, Inc. Tiles for solid state lighting
JP2007311398A (ja) * 2006-05-16 2007-11-29 Fujikura Ltd 発光装置
US7969097B2 (en) 2006-05-31 2011-06-28 Cree, Inc. Lighting device with color control, and method of lighting
KR101134302B1 (ko) * 2005-06-30 2012-04-13 엘지디스플레이 주식회사 액정표시장치용 커버버툼 및 이를 이용한 발광다이오드백라이트어셈블리와 액정표시장치모듈
US8866410B2 (en) 2007-11-28 2014-10-21 Cree, Inc. Solid state lighting devices and methods of manufacturing the same
WO2017203822A1 (ja) * 2016-05-24 2017-11-30 ソニー株式会社 表示装置、および電子機器
KR20230066363A (ko) 2020-09-14 2023-05-15 에이지씨 가부시키가이샤 Led 소자용 기판 및 화상 표시 장치

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101134302B1 (ko) * 2005-06-30 2012-04-13 엘지디스플레이 주식회사 액정표시장치용 커버버툼 및 이를 이용한 발광다이오드백라이트어셈블리와 액정표시장치모듈
WO2007061758A1 (en) * 2005-11-18 2007-05-31 Cree, Inc. Tiles for solid state lighting
US8123375B2 (en) 2005-11-18 2012-02-28 Cree, Inc. Tile for solid state lighting
JP2007311398A (ja) * 2006-05-16 2007-11-29 Fujikura Ltd 発光装置
US7969097B2 (en) 2006-05-31 2011-06-28 Cree, Inc. Lighting device with color control, and method of lighting
US8866410B2 (en) 2007-11-28 2014-10-21 Cree, Inc. Solid state lighting devices and methods of manufacturing the same
US9491828B2 (en) 2007-11-28 2016-11-08 Cree, Inc. Solid state lighting devices and methods of manufacturing the same
WO2017203822A1 (ja) * 2016-05-24 2017-11-30 ソニー株式会社 表示装置、および電子機器
US11309338B2 (en) 2016-05-24 2022-04-19 Sony Corporation Display device and electronic apparatus
KR20230066363A (ko) 2020-09-14 2023-05-15 에이지씨 가부시키가이샤 Led 소자용 기판 및 화상 표시 장치

Similar Documents

Publication Publication Date Title
JP4988843B2 (ja) 半導体フリップチップパッケージ用の基板およびプロセス
JPH11224705A (ja) コネクタチップ及びテーピングコネクタチップ
US6094354A (en) Chip component mounting board, chip component mounting structure, and method of manufacturing chip component mounting board
JP2003309292A (ja) 表面実装型発光ダイオードのメタルコア基板及びその製造方法
KR101986855B1 (ko) 발광 부품용 회로와 그 제조 방법
WO2007091582A1 (ja) 多層配線板の製造法
US7218530B2 (en) Enhanced blind hole termination of pin to PCB
JP2005347401A (ja) 光素子チップ部品
EP0987748A2 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
JP2008042064A (ja) セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法
JP2008041910A (ja) 配線基板および多数個取り配線基板
JP2011096910A (ja) 回路基板構造体、これを用いた回路モジュールおよび回路モジュールの製造方法
US6963494B2 (en) Blind hole termination of pin to pcb
JP2001024235A (ja) 表示装置
JP2008130946A (ja) 多数個取りセラミック基板およびセラミック配線基板ならびにその製造方法
US7073253B2 (en) Interconnect for electrically connecting a multichip module to a circuit substrate and processes for making and using same
JPH11214819A (ja) 配線板及びその製造方法
JP2009188005A (ja) 表面実装型半導体装置
JP4046854B2 (ja) ピン付きプリント配線板の製造方法
JPH10242335A (ja) 半導体装置
JP4100685B2 (ja) 半導体装置
JP2005203487A (ja) 電子装置およびその製造方法
KR100733245B1 (ko) 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법
JP2007142253A (ja) 発光素子用配線板及び発光装置
JP2014022486A (ja) ワイヤボンディング構造、及びその製造方法