JP2005203487A - 電子装置およびその製造方法 - Google Patents

電子装置およびその製造方法 Download PDF

Info

Publication number
JP2005203487A
JP2005203487A JP2004006669A JP2004006669A JP2005203487A JP 2005203487 A JP2005203487 A JP 2005203487A JP 2004006669 A JP2004006669 A JP 2004006669A JP 2004006669 A JP2004006669 A JP 2004006669A JP 2005203487 A JP2005203487 A JP 2005203487A
Authority
JP
Japan
Prior art keywords
groove
wiring board
electronic device
layers
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004006669A
Other languages
English (en)
Other versions
JP4380334B2 (ja
Inventor
Sukenori Sanada
祐紀 眞田
Norihisa Imaizumi
典久 今泉
Takeshi Ishikawa
岳史 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004006669A priority Critical patent/JP4380334B2/ja
Publication of JP2005203487A publication Critical patent/JP2005203487A/ja
Application granted granted Critical
Publication of JP4380334B2 publication Critical patent/JP4380334B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】 配線基板とリードフレームとが導電性接合部材を介して接合されてなる電子装置において、リードフレームと配線基板との接合において工程数の増加を招くことなく、当該接合強度を強固なものにする。
【解決手段】 配線基板10とリードフレーム30とが導電性接合部材40を介して接合されてなる電子装置S1において、配線基板10の周辺部にて、リード端子30との接合部に対応した位置に、溝15が形成されており、リードフレーム30における配線基板10との接続端部が、導電性接合部材40を介して溝15にはめ込まれることにより、配線基板10とリードフレーム30との接合がなされている。
【選択図】 図1

Description

本発明は、配線基板とリード端子とが導電性接合部材を介して接合されてなる電子装置およびその製造方法に関する。
配線基板とリード端子とを電気的に接合する従来技術として、ワイヤボンドがある。これは、配線基板とリード端子との間をワイヤによって結線する技術であるが、ワイヤを張る領域が必要となるため、大型になってしまうという問題が生じている。
これを解消する方法として、配線基板とリード端子とを直接、導電性接合材を介して接合する手法があるが、配線基板に部品を搭載する工程や樹脂モールドを行う成形工程などで、接着部分に応力が加わり接着部にクラック等が発生することがある。
この対応策として、従来より、配線基板とリード端子とを直接、導電性接合材を介して接合した後、さらに、接合部に補強用の樹脂を塗布するものが提案されている(たとえば、特許文献1参照)。
また、配線基板とリード端子とを直接、導電性接合材を介して接合した後、さらに、絶縁性テープを用いてリード端子の固定部を補強する手法が提案されている(たとえば、特許文献2参照)。
特開2001−210736号公報 特開2001−68582号公報
しかしながら、上記したように、配線基板とリード端子とを直接、導電性接合材を介して接合した後、さらに、接合部を樹脂や絶縁性テープにより補強する方法では、これら樹脂や絶縁性テープを配設する工程が必要であり、配線基板とリード端子との接合において工程の増加を招く。
本発明は、上記問題に鑑み、配線基板とリード端子とが導電性接合部材を介して接合されてなる電子装置において、リード端子と配線基板との接合において工程数の増加を招くことなく、当該接合強度を強固なものにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、配線基板(10)とリード端子(30)とが導電性接合部材(40)を介して接合されてなる電子装置において、配線基板(10)の周辺部にて、リード端子(30)との接合部に対応した位置に、溝(15)が形成されており、リード端子(30)における配線基板(10)との接続端部が、導電性接合部材(40)を介して溝(15)にはめ込まれることにより、配線基板(10)とリード端子(30)との接合がなされていることを特徴としている。
それによれば、リード端子(30)が配線基板(10)の溝(15)にはめ込まれて接合されているので、従来に比べて配線基板(10)とリード端子(30)との結合を強固なものにできる。
また、この溝(15)は、配線基板(10)を作製する際に同時に形成することができるため、リード端子(30)と配線基板(10)との接合において工程数の増加を招くことは無い。
よって、本発明によれば、リード端子(30)と配線基板(10)との接合において工程数の増加を招くことなく、当該接合強度を強固なものにすることができる。
ここで、請求項2に記載の発明では、請求項1に記載の電子装置において、リード端子(30)と溝(15)とは、リード端子(30)の長手方向への移動を防止するように互いに引っかかる形状を有するものであることを特徴としている。
また、請求項3に記載の発明では、請求項1に記載の電子装置において、リード端子(30)は溝(15)に圧入されたものであることを特徴としている。
これら請求項2および請求項3に記載の発明によれば、リード端子(30)と溝(15)との接合強度をより強固なものにすることができるため、好ましい。
また、請求項4に記載の発明のように、請求項1〜請求項3に記載の電子装置においては、配線基板(10)はセラミック基板であるものにできる。
また、請求項5に記載の発明のように、請求項1〜請求項4に記載の電子装置において、配線基板(10)は複数の層(11、12、13、14)が積層されてなる積層基板であり、溝(15)は、積層された複数の層(11〜14)のうち外面側に位置する層(11、12)の一部が除去されたものとして構成されているものにできる。
配線基板(1)が積層基板である場合には、本発明のようにすることにより、配線基板(10)の溝(15)を適切に形成することができる。
また、請求項6に記載の発明では、請求項5に記載の電子装置において、溝(15)は、積層された複数の層(11、12、13、14)のうち外面側に位置する2以上の層(11、12、13)の一部が除去されたものとして構成されており、前記一部が除去された2以上の層(11〜13)のうちの所定の2層(12、13)の間から溝(15)内へ引き出された電極(16)が設けられており、電極(16)とリード端子(30)とが導電性接合部材(40)を介して電気的に接続されていることを特徴としている。
それによれば、配線基板(10)の溝(15)におけるリード端子(30)との接続電極を、色々な位置から引き出すことができる。
また、請求項7に記載の発明では、請求項6に記載の電子装置において、所定の2層(12、13)のうちの少なくとも1層(12)の一部が、金属体(18)に置き換えられたものであり、金属体(18)は、電極(16)と熱的および電気的に接続されていることを特徴としている。
それによれば、配線基板(10)の熱を、金属体(18)から電極(16)を介してリード端子(30)に逃がしやすくできるとともに、電極(16)と金属体(18)とが電気的に導通することにより、電極(16)に流れる電流を大きくすることができる。つまり、放熱性の向上および大電流化にとって好ましいものとなる。
また、請求項8に記載の発明では、請求項1〜請求項7に記載の電子装置において、溝(15)は、深さ方向に段差(15d)を有することにより開口部側の開口寸法は底部側の開口寸法よりも大きくなっているものであることを特徴としている。
それによれば、溝(15)は、その開口部側が底部側よりも大径部となる。そのため、リード端子(30)が溝(15)にはめ込まれる際に、導電性接合部材(40)がスペースの大きい上記大径部の部分に溜められることになり、溝(15)の外への導電性接合部材(40)のはみ出しを抑制しやすくなる。
請求項9に記載の発明では、複数の層(11、12、13、14)が積層されてなる積層基板からなる配線基板(10)とリード端子(30)とが導電性接合部材(40)を介して接合されてなる電子装置を製造する製造方法であって、以下の各工程を有することを特徴としている。
・配線基板(10)の周辺部にて、リード端子(30)との接合部に対応した位置に、溝(15)を形成する工程と、リード端子(30)における配線基板(10)との接続端部を、導電性接合部材(40)を介して溝(15)にはめ込むことにより、配線基板(10)とリード端子(30)とを接合する工程とを備えること。
・溝(15)を形成する工程では、配線基板(10)を構成する複数の層(11〜14)のうち外面側に位置する層(11、12)に対して斜め方向から複数回、異なる角度で打ち抜き加工を行うことにより、当該層(11、12)を貫通するとともに打ち抜き加工が行われた層(11、12)において一面側の開口寸法よりも他面側の開口寸法の方が大きい貫通溝(15)を形成すること。本発明はこれらの点を特徴としている。
それによれば、上記請求項3の発明のように、リード端子(30)を溝(15)に圧入する構成における当該溝(15)を適切に形成することができる。
ここで、請求項10に記載の発明のように、請求項9に記載の電子装置の製造方法においては、前記打ち抜き加工は、パンチングによって行うことができる。
また、請求項11に記載の発明のように、請求項9に記載の電子装置の製造方法においては、前記打ち抜き加工は、レーザ照射によって行うことができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
[全体構成等]
図1は、本発明の実施形態に係る電子装置S1の概略構成を示す図であり、(a)は概略平面図、(b)は(a)中のA−A線に沿った概略断面図である。
図1に示される電子装置S1において、配線基板10は、セラミック基板、プリント基板などからなるものであり、また、単層基板であっても、積層基板(多層基板)であってもよい。本例では、配線基板10としては、一般的に知られているセラミック積層基板を採用している。
このセラミック積層基板としての配線基板10は、たとえばアルミナなどからなる複数のセラミック層11、12、13、14が積層されたものである。なお、図1では、配線基板10は4層のセラミック層11〜14からなるものであるが、2層以上であればよく、もちろん5層以上であってもかまわない。
また、図1には示さないが、この配線基板10の表面(図1(b)中、上面)、内部、裏面(図1(b)中、下面)には、それぞれ、表面配線、内層配線、裏面配線が形成されている。
ここで、これら配線は、配線基板10の表面、裏面や各セラミック層11〜14の間に設けられたたとえば導体ペーストを印刷してなる導体パターンであり、さらに各セラミック層11〜14に設けられたビアホールなどにより、当該各配線は互いに電気的に接続されている。
また、配線基板10の表面には、半導体チップ等からなる能動素子20、抵抗やコンデンサ等の受動素子21が搭載されている。
これら能動素子20および受動素子21は、配線基板10の表面上に銀ペーストや半田などの接合材を介して固定されている。また、能動素子20はボンディングワイヤ22により、配線基板10と結線され電気的に接続されている。
また、図示しないが、配線基板10の裏面には、たとえば厚膜抵抗体などの実装部品が実装されている。そして、配線基板10の表面に搭載されている各素子20、21や裏面の実装部品、さらには上記した表面配線、内層配線、裏面配線等の各配線により、配線基板10における回路が構成されている。
ここで、配線基板10の表面側には、リード端子としてのリードフレーム30が導電性接合部材40を介して接続されている。
図1に示されるように、配線基板10の周辺部には、リードフレーム30との接合部に対応した位置に、溝15が形成されている。そして、リードフレーム30における配線基板10との接続端部が、導電性接合部材40を介して溝15にはめ込まれることにより、配線基板10とリードフレーム30との接合がなされている。
ここで、溝15は、配線基板10において積層された複数のセラミック層11〜14のうち外面側に位置する層の一部が除去されたものとして構成されている。図1に示される例では、配線基板10の表面側の2層11、12が、その端部から一部除去されて切り欠き部を形成しており、この切り欠き部により溝15が形成されている。
そして、図1に示される例では、配線基板10の表面側から3層目(図1(b)の上から3層目)のセラミック層13に形成された配線13aが、溝15内に露出し、リードフレーム30との接合電極となっている。そして、この配線13aとリードフレーム30とが導電性接合部材40を介して電気的に接続されている。
ここで、導電性接合部材40としては、配線基板10とリードフレーム30とを電気的・機械的に適切に接合できるものであれば、特に限定されないが、たとえば、はんだ、銀ペースト、樹脂に金属などの導電性のフィラーが含有されてなる導電性接着剤、あるいは、ろう材などを採用することができる。
そして、図1に示されるように、電子装置S1においては、配線基板10、配線基板10上の素子および実装部品、さらには配線基板10とリードフレーム30との接合部が、モールド樹脂50により包み込まれ、封止されている。
[製法等]
次に、本実施形態の電子装置S1の製造方法について、図2、図3、図4を参照して説明する。
本製造方法は、大きくは、配線基板10の周辺部にて、リードフレーム30との接合部に対応した位置に溝15を形成する工程と、リードフレーム30における配線基板10との接続端部を、導電性接合部材40を介して溝15にはめ込むことにより、配線基板10とリードフレーム30とを接合する工程と、樹脂封止工程とからなる。
図2は、本製造方法における配線基板10の製造工程を示す概略断面図、図3は、配線基板10とリードフレーム30との接合工程を示す図であり、(a)、(c)、(e)は概略断面図、(b)、(d)は接合部の拡大斜視図である。また、図4は、配線基板10の溝15へのリードフレーム30の接合方法の種々の例を示す概略断面図である。
まず、図2(a)に示されるように、各セラミック層11〜14となるグリーンシート11g、12g、13g、14gに、上記したビアホールや表面配線、内層配線、裏面配線となる導体パターンを形成する。これらの形成方法は、一般的な積層基板における方法に準じて行うことができる。
そして、溝15となる切り欠き部を形成するために、配線基板10の表面側の層の一部を除去する。図2(a)では、上記図1に示される例に対応して、上側の2層のグリーンシート11g、12gの端部の一部を、レーザーやパンチなどによりカッティングして除去する。
次に、図2(b)、(c)に示されるように、各グリーンシート11g〜14gを積層し、この積層体を焼成する。これにより、周辺部に溝15が形成された配線基板10ができあがる。
なお、この配線基板10においては、必要に応じ、ICなどの実装性を確保するため表面配線や裏面配線にメッキ処理を施したり、裏面に厚膜抵抗体などを印刷・焼成にて形成する。また、必要に応じて保護ガラスを形成したり、抵抗値の調整のため、レーザトリミングを行ったりする。
ここで、図2に示される例では、配線基板10の表面側から3層目(図1(b)の上から3層目)のセラミック層13に形成された配線13aが、リードフレーム30との接合電極として溝15内に露出している。なお、上記したグリーンシートのカッティングは、上側から第1層のみであったり、第3層までであったり、必要な溝15の深さに応じて、どの層でもかまわない。
次に、配線基板10とリードフレーム30とを接合する工程を行う。
まず、図3(a)、(b)に示されるように、配線基板10の溝15内に導電性接合部材40を配設する。この導電性接合部材40の配設は、リードフレーム30側に行ってもよい。その配設方法としては、特に限定するものではないが、印刷やディスペンスなどを採用することができる。
ここで、印刷によって導電性接合部材40の配設を行う場合、リードフレーム30側に導電性接合部材40を配することが好ましい。なぜなら、溝15のような凹みのある配線基板10上に印刷する場合、溝15内にうまく導電性接合部材40が入らないことがあるためである。
そして、図3(c)、(d)に示されるように、リードフレーム30における配線基板10との接続端部を、導電性接合部材40を介して溝15にはめ込む。このとき、図4に示されるような各種の接合治具を用いて、リードフレーム30の溝15へのはめ込みを行うことができる。
図4(a)では、リードフレーム30は、紙面垂直方向へ複数本配列している。この接合治具900は、台910に搭載された配線基板10に対して、複数本のリードフレーム30を一括して押さえることにより、複数本のリードフレーム30を溝15へ同時にはめ込むものである。
このとき、リードフレーム30の溝15へのはめ込み時においては、配線基板10の表面に素子20、21などが搭載されている場合がある。そのような場合、接合治具がこれら表面の素子などに接触しないようにすることが好ましい。
そういった観点から、図4(b)に示されるような接合治具901を採用することが好ましい。これは、図4(a)に示される接合治具900において、配線基板10の表面上の部分を取り去ったものである。
また、個々のリードフレーム30に対する接合治具の押さえ方としては、図4(c)、(d)に示されるような方法を採用することができる。
たとえば、図4(c)に示される接合治具902では、リードフレーム30を押さえる突起が設けられている。それによって、リードフレーム30の厚さが、溝15の深さよりも低いような場合に、上記接合治具902の突起によって溝15の底までリードフレーム30を押さえ込むことができる。
また、図4(d)に示される接合治具903では、個々のリードフレーム30を挟み付ける部位が設けられている。それによって、個々のリードフレーム30がずれないように保持されるため、溝15内へのはめ込みを確実に行うことができる。
こうして、上記図3(c)、(d)に示されるように、リードフレーム30における配線基板10との接続端部を、導電性接合部材40を介して溝15にはめ込んだ後、導電性接合部材40の硬化を行うことにより、配線基板10とリードフレーム30とが電気的・機械的に接合される。
続いて、この配線基板10の表面に、上記の能動素子20および受動素子21を銀ペーストや半田などの接合材を介して搭載・固定し、また、能動素子20にワイヤボンディングを行ってボンディングワイヤ22を形成し、能動素子20と配線基板10とを電気的に接続する。
なお、この能動素子20および受動素子21の配線基板10への搭載・固定およびワイヤボンディングは、リードフレーム30と配線基板10とを接合する前において、行うようにしてもかまわない。
しかる後、金型を用いたトランスファーモールド法などにより、樹脂封止工程を行うことにより、配線基板10、配線基板10上の素子および実装部品、さらには配線基板10とリードフレーム30との接合部をモールド樹脂50により封止する。
なお、ここまでの状態では、図示しないが、リードフレーム30は個々のリードフレーム30がタイバーなどでフレーム部に一体に連結されている。そこで、モールド樹脂50による樹脂封止の後に、リードフレーム30の切り離しを行う。こうして、上記電子装置S1ができあがる。
[効果等]
ところで、本実施形態によれば、配線基板10とリード端子としてのリードフレーム30とが導電性接合部材40を介して接合されてなる電子装置S1において、配線基板10の周辺部にて、リードフレーム30との接合部に対応した位置に溝15が形成されており、リードフレーム30における配線基板10との接続端部が、導電性接合部材40を介して溝15にはめ込まれることにより、配線基板10とリードフレーム30との接合がなされていることを特徴とする電子装置S1が提供される。
それによれば、リードフレーム30が、配線基板10の溝15にはめ込まれて接合されているので、従来に比べて配線基板10とリードフレーム30との結合を強固なものにできる。
また、この溝15は、上述したように、配線基板10を作製する際に同時に形成することができるため、リードフレーム30と配線基板10との接合において工程数の増加を招くことは無い。
よって、本実施形態によれば、リード端子としてのリードフレーム30と配線基板10との接合において工程数の増加を招くことなく、当該接合強度を強固なものにすることができる。
特に、上記した本実施形態の例では、配線基板10はセラミック基板であり、しかも、複数のセラミック層11〜14が積層されてなるセラミック積層基板であった。そして、溝15は、積層された複数の層11〜14のうち外面側に位置する層11、12の一部が除去されたものとして構成されていた。
ここで、上述したように、本実施形態の配線基板10としては、単層基板でもよいが、この場合にも、基板周辺部の一部をカットしたりプレスしたりすることで、同様に溝を形成することができる。
[好ましい例]
次に、本実施形態の種々の好ましい形態について述べておく。
図5(a)〜(d)、図6(a)〜(d)は、リードフレーム30と溝15とが、リードフレーム30の長手方向への移動を防止するように互いに引っかかる形状を有するものとした種々の例を示す図である。
ここで、図5(a)〜(d)は平面図、図6(a)、(d)は断面図、図6(b)、(c)は、リードフレーム30の斜視図である。
図5(a)〜(d)に示される例では、リードフレーム30および溝15の幅方向において、リードフレーム30および溝15に段差や凹凸を設けた形状としている。具体的には、図5において、(a)はリードフレーム30および溝15を台形状とし、(b)は菱形とし、(c)は鍵形とし、(d)はT字型としている。
また、図6(a)、(d)に示される例では、リードフレーム30の厚み方向すなわち溝15の深さ方向において、リードフレーム30および溝15の一方に凸部30a、15aを設け、他方に凹部30b、15bを設けることにより、これらの凹部と凸部とのかみ合わせるようにしている。
これらリードフレーム30および溝15の凸部や凹部は、プレスやハーフエッチングなどにより、形成することができる。
なお、図6(b)、(c)は、リードフレーム30の凹部30bの種々の例を示すもので、図6(b)に示されるように、リードフレーム30の凹部30bは、ハーフエッチングにより形成されたされた窪み部であってもよいし、図6(c)に示されるように、プレス形成された貫通穴であってもよい。
また、図7は、リード端子としてのリードフレーム30を溝15に圧入する構成を説明するための図である。図7において、(a)は平面図、(b)、(c)、(d)はリードフレームの接続端部の断面図、(e)、(f)は溝15の断面図である。
図7(a)に示されるように、リードフレーム30の接続端部よりも溝15の開口寸法を小さくすることにより、リードフレーム30の溝15への圧入による固定が可能となる。それにより、リードフレーム30と溝15との接合強度をより強固なものにすることができ、好ましい。
また、図7(e)、(f)は、当該圧入に適した溝15の形状の例を示している。また、リードフレーム30の接続端部についても、図7(b)〜(d)に示されるような形状とすれば、当該圧入固定に適用して好ましい。
これら図7(b)〜(d)に示されるリードフレーム30では、リードフレーム30における薄肉となった出っ張り部が圧入によって変形したり、溝15に引っかかったりするため、溝15との固定が強固になる。
なお、図7(b)〜(d)に示されるリードフレーム30は、プレスやエッチングにより形成することができる。また、図7(e)、(f)に示されるような圧入に適した溝15の形状は、図8(a)、(b)に示されるようなパンチ加工、レーザ穴あけ加工により形成することができる。
この図8に示されるような溝15の製造方法は、配線基板10が複数の層11〜14が積層されてなる積層基板であるがゆえに、適用できるものである。
まず、図8(a)に示される方法は、溝15を形成する工程において、配線基板10を構成する複数の層11〜14のうち外面側に位置する層(本例では層11または層12)に対して、グリーンシートの状態で、斜め方向から複数回、異なる角度でパンチ920による打ち抜き加工を行う。
そのことにより、当該打ち抜きがなされた層11または12を貫通するとともに打ち抜き加工が行われた層11または12において一面側の開口寸法よりも他面側の開口寸法の方が大きい貫通溝15を形成する。
そして、この貫通溝15が形成された層を、貫通溝15における開口寸法の大きい方の開口部がリードフレーム30がはめ込まれる方の開口部となるように、配線基板10に組み込めば、上記図7(f)に示されるような溝15ができあがる。
また、このような貫通溝15が形成された層を2層、積層させれば、上記図7(e)に示されるような溝15ができあがる。
また、上記したパンチング以外にも、レーザ照射によっても溝15が形成できる。図8(b)では、溝15が形成されるべき層11または12に、レーザ照射装置のノズル930からレーザ光931を照射する。すると、穴が熱伝導によって広がった形状となるため、上記図7(e)や(f)に示されるような溝15を形成することができる。
また、このレーザ照射による打ち抜き加工においても、上記パンチングによる打ち抜き加工と同様に、層に対して斜め方向から複数回、異なる角度で打ち抜き加工を行うようにしてもよい。それにより、上記図7(e)や(f)に示されるような溝15を形成することができる。
また、図9は、本実施形態の溝15におけるリードフレーム30との接合電極の変形例を示す概略断面図である。
上記図1に示される例では、配線基板10の表面側から3層目(図1(b)の上から3層目)のセラミック層13に形成された配線13aが、溝15内に露出し、リードフレーム30との接合電極となっている。
この構成の場合、配線基板10上のすべて溝15において、リードフレーム30との接合電極が、配線基板10の表面側から3層目のセラミック層13における配線13aとなる。つまり、当該接合電極の引き出される層が同一に決まってしまう。
それに対して、図9に示される例では、溝15は、積層された複数の層11、12、13、14のうち外面側に位置する3層11、12、13の一部が除去されたものとして構成されている。
そして、そのうちの所定の2層12、13の間に位置する配線17から溝15内へ引き出された電極16が設けられており、この電極16とリードフレーム30とが導電性接合部材40を介して電気的に接続されている。
つまり、この図9に示されるような構成では、溝15は、積層された複数の層11〜14のうち外面側に位置する2以上の層11〜13の一部が除去されたものとして構成し、当該一部が除去された2以上の層11〜13のうちの所定の2層12、13の間から溝15内へ電極16を引き出し、この電極16とリードフレーム30とを導電性接合部材40を介して接合するものである。
それによれば、リードフレーム30との接合電極を、配線基板10上のそれぞれの溝15で同一の層から引き出す必要はなく、たとえば、ある溝15では第2層から、ある溝15では第4層から引き出すというように、幅広い適用が可能となる。この図9に示される構成の形成方法は、図10に示される。
この図9に示される構成は、図10(a)、(b)に示されるように、溝15に露出するセラミック層11、12、13の端面にメッキを施すことによって、所定の2層12、13の間に位置する配線17につながるように電極16を形成することで、作製することができる。
また、図11は、上記図9に示される変形例をさらに変形した構成を示す概略断面図である。
図11に示される例では、上記図9において、電極16へつながる配線17を挟む所定の2層12、13のうちの1層12の一部が、タングステン(W)やモリブデン(Mo)などの金属体18に置き換えられたものである。
そして、金属体18は、電極16と熱的および電気的に接続されている。なお、上記所定の2層12、13のうちの両方の一部が、この金属体18に置き換えられたものであってもよい。
それによれば、配線基板10の熱を、金属体18から電極16を介してリードフレーム30に逃がしやすくできるとともに、電極16と金属体18とが電気的に導通することにより、電極16に流れる電流を大きくすることができる。つまり、放熱性の向上および大電流化にとって好ましいものとなる。
なお、このように積層基板のセラミックの一部を金属体に置き換えることは、一般に知られていることであり、対象となるセラミック層をパンチングなどで打ち抜いてそこへ金属体18をはめ込めばよい。この金属体は「トラフ」とも呼ばれることがある。
図12は、導電性接合部材40のはみ出し防止に好ましい構成の例を示す概略断面図である。
図12に示されるように、溝15は、深さ方向に段差15dを有することにより開口部側の開口寸法は底部側の開口寸法よりも大きくなっている。それによれば、本例の溝15は、その開口部側が底部側よりも大径部となる。
本例では、図12に示されるように、溝15内に導電性接合部材40を配設して、図12(b)に示されるように、リードフレーム30を溝15にはめ込んだ際に、導電性接合部材40は、スペースの大きい開口部側の大径部の部分に溜められる。
そのため、溝15の外への導電性接合部材40のはみ出しを抑制しやすくなる。このことは、隣り合うリードフレーム30間の短絡を防止することにもつながり、リードフレーム30の間隔が狭い場合にも対応でき、リードフレーム30の多ピン化に伴う高密度実装に対応することができる。
(他の実施形態)
なお、配線基板に搭載される素子や部品は、上記した実施形態に記載されているものに特に限定されるものではない。
また、配線基板に溝を形成し、この溝にリード端子をはめ込むことで配線基板とリード端子との接合を行うことは、この溝にリード端子が入り込む分、従来よりもリード端子と配線基板の面とを同じ高さに近いものにできるという利点もある。
さらには、配線基板からの熱を直接リード端子を介して放熱することができるという点も、この配線基板とリード端子とが導電性接合部材を介して接合されてなる電子装置における特徴点である。
以上のことから、本発明は、上記実施形態に示した構成以外にも、配線基板とリード端子とが導電性接合部材を介して接合されてなる電子装置であれば、適用可能であることはもちろんである。
本発明の実施形態に係る電子装置の概略図であり、(a)は概略平面図、(b)は(a)中のA−A線に沿った概略断面図である。 上記実施形態に係る製造方法における配線基板の製造工程を示す概略断面図である。 上記実施形態に係る製造方法における配線基板とリードフレームとの接合工程を示す図である。 上記実施形態に係る製造方法における配線基板の溝へのリードフレームの接合方法の種々の例を示す概略断面図である。 リードフレームと溝とを互いに引っかかる形状を有するものとした種々の例を示す図である。 リードフレームと溝とを互いに引っかかる形状を有するものとした種々の例を示す図である。 リードフレームを溝に圧入する構成を説明するための図である。 圧入に適した溝を形成する方法を示す図であり、(a)はパンチング方法を示す概略断面図、(b)はレーザ照射方法を示す概略断面図である。 上記実施形態の溝におけるリードフレームとの接合電極の変形例を示す概略断面図である。 図9に示される構成の形成方法を示す概略断面図である。 図9に示される変形例をさらに変形した構成を示す概略断面図である。 導電性接合部材のはみ出し防止に好ましい構成の例を示す概略断面図である。
符号の説明
10…配線基板、11、12、13、14…配線基板のセラミック層、
15…配線基板の溝、16…電極、18…金属体、
30…リード端子としてのリードフレーム、40…導電性接合部材。

Claims (11)

  1. 配線基板(10)とリード端子(30)とが導電性接合部材(40)を介して接合されてなる電子装置において、
    前記配線基板(10)の周辺部にて、前記リード端子(30)との接合部に対応した位置に、溝(15)が形成されており、
    前記リード端子(30)における前記配線基板(10)との接続端部が、前記導電性接合部材(40)を介して前記溝(15)にはめ込まれることにより、
    前記配線基板(10)と前記リード端子(30)との接合がなされていることを特徴とする電子装置。
  2. 前記リード端子(30)と前記溝(15)とは、前記リード端子(30)の長手方向への移動を防止するように互いに引っかかる形状を有するものであることを特徴とする請求項1に記載の電子装置。
  3. 前記リード端子(30)は前記溝(15)に圧入されたものであることを特徴とする請求項1に記載の電子装置。
  4. 前記配線基板(10)はセラミック基板であることを特徴とする請求項1ないし3のいずれか1つに記載の電子装置。
  5. 前記配線基板(10)は複数の層(11、12、13、14)が積層されてなる積層基板であり、前記溝(15)は、前記積層された複数の層(11〜14)のうち外面側に位置する層(11、12)の一部が除去されたものとして構成されていることを特徴とする請求項1ないし4のいずれか1つに記載の電子装置。
  6. 前記溝(15)は、前記積層された複数の層(11、12、13、14)のうち外面側に位置する2以上の層(11、12、13)の一部が除去されたものとして構成されており、
    前記一部が除去された2以上の層(11〜13)のうちの所定の2層(12、13)の間から前記溝(15)内へ引き出された電極(16)が設けられており、前記電極(16)と前記リード端子(30)とが前記導電性接合部材(40)を介して電気的に接続されていることを特徴とする請求項5に記載の電子装置。
  7. 前記所定の2層(12、13)のうちの少なくとも1層(12)の一部が、金属体(18)に置き換えられたものであり、
    前記金属体(18)は、前記電極(16)と熱的および電気的に接続されていることを特徴とする請求項6に記載の電子装置。
  8. 前記溝(15)は、深さ方向に段差(15d)を有することにより開口部側の開口寸法は底部側の開口寸法よりも大きくなっているものであることを特徴とする請求項1ないし7のいずれか1つに記載の電子装置。
  9. 複数の層(11、12、13、14)が積層されてなる積層基板からなる配線基板(10)とリード端子(30)とが導電性接合部材(40)を介して接合されてなる電子装置を製造する製造方法であって、
    前記配線基板(10)の周辺部にて、前記リード端子(30)との接合部に対応した位置に、溝(15)を形成する工程と、
    前記リード端子(30)における前記配線基板(10)との接続端部を、前記導電性接合部材(40)を介して前記溝(15)にはめ込むことにより、前記配線基板(10)と前記リード端子(30)とを接合する工程とを備え、
    前記溝(15)を形成する工程では、前記配線基板(10)を構成する複数の層(11〜14)のうち外面側に位置する層(11、12)に対して斜め方向から複数回、異なる角度で打ち抜き加工を行うことにより、
    当該層(11、12)を貫通するとともに前記打ち抜き加工が行われた層(11、12)において一面側の開口寸法よりも他面側の開口寸法の方が大きい貫通溝(15)を形成することを特徴とする電子装置の製造方法。
  10. 前記打ち抜き加工は、パンチングによって行うことを特徴とする請求項9に記載の電子装置の製造方法。
  11. 前記打ち抜き加工は、レーザ照射によって行うことを特徴とする請求項9に記載の電子装置の製造方法。
JP2004006669A 2004-01-14 2004-01-14 電子装置の製造方法 Expired - Fee Related JP4380334B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004006669A JP4380334B2 (ja) 2004-01-14 2004-01-14 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004006669A JP4380334B2 (ja) 2004-01-14 2004-01-14 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005203487A true JP2005203487A (ja) 2005-07-28
JP4380334B2 JP4380334B2 (ja) 2009-12-09

Family

ID=34820565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004006669A Expired - Fee Related JP4380334B2 (ja) 2004-01-14 2004-01-14 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP4380334B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173629A (ja) * 2005-12-22 2007-07-05 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2011181651A (ja) * 2010-03-01 2011-09-15 Panasonic Corp 放熱基板とその製造方法
JP2011249575A (ja) * 2010-05-27 2011-12-08 Kyocera Corp 配線基板および電子装置
JP2012074667A (ja) * 2010-08-31 2012-04-12 Kyocera Corp 配線基板
JP2012089745A (ja) * 2010-10-21 2012-05-10 Kyocera Corp リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ
US8598597B2 (en) 2005-11-02 2013-12-03 Sony Corporation Semiconductor device and method of manufacturing semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598597B2 (en) 2005-11-02 2013-12-03 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
JP2007173629A (ja) * 2005-12-22 2007-07-05 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP4711823B2 (ja) * 2005-12-22 2011-06-29 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP2011181651A (ja) * 2010-03-01 2011-09-15 Panasonic Corp 放熱基板とその製造方法
JP2011249575A (ja) * 2010-05-27 2011-12-08 Kyocera Corp 配線基板および電子装置
JP2012074667A (ja) * 2010-08-31 2012-04-12 Kyocera Corp 配線基板
JP2012089745A (ja) * 2010-10-21 2012-05-10 Kyocera Corp リード端子およびそれを備えたリード端子付き絶縁基体ならびに素子収納用パッケージ

Also Published As

Publication number Publication date
JP4380334B2 (ja) 2009-12-09

Similar Documents

Publication Publication Date Title
JP4062358B2 (ja) Led装置
JP4270095B2 (ja) 電子装置
JP2006093255A (ja) パワー半導体モジュールおよびその製造方法
JP2006073763A (ja) 多層基板の製造方法
US9806010B2 (en) Package module and method of fabricating the same
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
JP2007207802A (ja) 電子回路モジュールとその製造方法
JP3876250B2 (ja) 表面実装型半導体電子部品および製造方法
JP6165025B2 (ja) 半導体モジュール
JP4380334B2 (ja) 電子装置の製造方法
JP2007234749A (ja) チップ状固体電解コンデンサの製造方法
WO2017131011A1 (ja) インダクタ部品およびその製造方法
JP4942452B2 (ja) 回路装置
JP2001024235A (ja) 表示装置
JP5104020B2 (ja) モールドパッケージ
JPH077033A (ja) 電子部品搭載装置の製造方法
JP6898560B2 (ja) 電子部品接合基板
JP4655300B2 (ja) リードフレーム
JP2001284800A (ja) はんだによるスルーコンタクトを有する出力半導体モジュールのための基板及び該基板の製作法
JP2005072098A (ja) 半導体装置
JPH09214093A (ja) 実装回路装置およびその製造方法
JP4062432B2 (ja) 回路基板とその製造方法
JP2003243562A (ja) 樹脂封止基板とその製造方法および該基板中間製品とその製造方法
JP2008042100A (ja) 半導体装置及びリードフレーム組立体の製法
JP2006186094A (ja) 高信頼性プラスチック基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees